JP2014167973A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014167973A
JP2014167973A JP2013039217A JP2013039217A JP2014167973A JP 2014167973 A JP2014167973 A JP 2014167973A JP 2013039217 A JP2013039217 A JP 2013039217A JP 2013039217 A JP2013039217 A JP 2013039217A JP 2014167973 A JP2014167973 A JP 2014167973A
Authority
JP
Japan
Prior art keywords
support
semiconductor device
resin
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013039217A
Other languages
English (en)
Inventor
Takesato Maeda
竹識 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013039217A priority Critical patent/JP2014167973A/ja
Priority to TW102126732A priority patent/TW201434096A/zh
Priority to CN201310349323.7A priority patent/CN104022117A/zh
Publication of JP2014167973A publication Critical patent/JP2014167973A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Abstract

【課題】製造が容易で、薄型の積層型半導体装置を提供する。
【解決手段】複数の半導体チップ１ａ〜１ｈのチップ積層体１と、このチップ積層体１の最上段の半導体チップ１ｈ上に積層された支持体２０と、この支持体２０の一主面２０Ａ全体を露出させるとともに、この主面２０Ａに隣接する側面２０Ｓを囲むように、チップ積層体１を封止する樹脂パッケージ３０とを備えたことを特徴とする。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
従来、ＮＡＮＤ型フラッシュメモリ等の高容量を要求されるデバイスを形成するに当たり、薄厚加工された半導体チップを多数積層して樹脂封止した積層型の半導体装置技術が開示されている。このような半導体装置においては、高容量化・高機能化・薄型化が要求されている。半導体装置の薄型化を達成する上で、最上段の半導体チップ上と半導体装置表面までの距離（以下チップ上樹脂厚）をより薄くすることが重要となる。
しかしながら、従来技術では、「半導体装置表面にマーキングする際のレーザーによる半導体チップの回路破壊」や「半導体チップ上の封止樹脂充填性」の問題がある。もっとも、熱硬化性樹脂（プラスチック）の代表的な成形方法の一つとして、コンプレッション成形方法がある。コンプレッション成形方法は、計量した成形材料を加熱した金型の凹部（キャビティ）に入れ、圧縮成形機で加圧して硬化させる成形方法である。コンプレッション成形において半導体チップ上樹脂厚は１００μｍが限界とされてきた。また、半導体チップ上樹脂厚による充填性の限界は樹脂充填工法にも起因し、安価な製造方法であるトランスファー成形では２２０〜２３０μｍが限界となる。よって、従来構造において更なる薄型化は困難であった。
特開２００１−２６７４７０号公報 米国特許出願公開第２００６／０２１４２９４号明細書 米国特許出願公開第２００７／００８０４７１号明細書 特開２００８−２６３２４１号公報 米国特許出願公開第２０１１／０２６６５８７号公報 米国特許第６２２５７０３号明細書
本発明の一つの実施形態は、製造が容易で、薄型の積層型半導体装置を提供することを目的とする。
本発明の一つの実施形態によれば、複数の半導体チップの積層体と、前記積層体の最上段の半導体チップ上に積層された支持体と、前記支持体の一主面全体を露出させるとともに、前記主面に隣接する側面を囲むように、前記積層体を封止する樹脂とを備えたことを特徴とする。
図１は、第１の実施形態の半導体装置の構成を模式的に示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は要部拡大断面図である。 図２は、第１の実施形態の半導体装置の製造工程を示す工程断面図であり、（ａ）〜（ｃ）は各工程を示す図である。 図３は、第１の実施形態の半導体装置の製造工程を示す工程断面図であり、（ａ）〜（ｃ）は、図２(ｃ)に続く各工程を示す図である。 図４は、第１の実施形態の半導体装置の製造工程を示す工程断面図であり、（ａ）〜（ｂ）は、図３(ｃ)に続く各工程を示す図である。 図５は、第２の実施形態の半導体装置の構成を模式的に示す図であり、（ａ）は断面図、（ｂ）は上面図である。 図６は、第３の実施形態の半導体装置の構成を模式的に示す図であり、（ａ）は断面図、（ｂ）は上面図である。 図７は、第４の実施形態の半導体装置の構成を模式的に示す図であり、（ａ）は断面図、（ｂ）は上面図である。 図８は、第４の実施形態の半導体装置の製造工程を示す工程断面図であり、（ａ）〜（ｄ）は各工程を示す図である。 図９は、第５の実施形態の半導体装置の構成を模式的に示す図であり、（ａ）は断面図、（ｂ）は上面図、（ｃ）は要部拡大断面図である。
以下に添付図面を参照して、実施形態にかかる半導体装置及びその製造方法を詳細に説明する。本実施の形態は、半導体装置において、最上段の半導体チップ上に、ボンディングワイヤ(ワイヤ)を避ける、もしくは埋め込んだ状態で板状の材料（シリコン、樹脂片、金属片、接着材料等）を積層し、かつ半導体装置表面から露出させるように樹脂封止する。なお、本実施形態では、半導体チップとして、ＮＡＮＤ型フラッシュメモリなどの不揮発性メモリのようなメモリチップを用いた半導体記憶装置について説明するが、これらの実施形態により本発明が限定されるものではない。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態の半導体装置を模式的に示す断面図及び上面図である。図１（ｃ）は、同半導体装置の配線基板の要部拡大断面図である。本実施形態の半導体装置は、配線基板１０と、この配線基板１０上に、８個の半導体チップ１ａ〜１ｈが順次積層されたチップ積層体１と、このチップ積層体１の最上段の半導体チップ１ｈ上に積層された支持体２０と、封止樹脂３０とを備えている。封止樹脂３０は、この支持体２０の一主面２０Ａ全体を露出させるとともに、この主面２０Ａに隣接する４つの側面２０Ｓを囲むように、このチップ積層体１を封止する。この支持体２０は、封止樹脂３０のサイズよりも小さい。また、支持体２０は、最上段の半導体チップ１ｈのワイヤボンディングのためのボンディング領域ＢＡを形成する辺Ｆ１以外の少なくとも１辺を覆っている。また配線基板１０のサイズは封止樹脂３０と同一である。
支持体２０は、マークＭが形成された厚さ３０μｍの金属板を有し、接着剤２１によって最上段の半導体チップ１ｈ上に貼着されている。この支持体２０の膜厚は、チップ積層体１の物性に応じて、反りが発生しないように決定するのが望ましい。この接着剤２１は、液状材料、フィルム材料どちらでもよく、厚みは６０μｍ以下とするのが望ましい。なお、マークＭを銅箔などで形成しておくことで、チップ上樹脂厚が薄くなることにより発生する回路へのダメージの回避が可能となる。
配線基板１０は、図１（ｃ）に示すように、スルーホールｈを有する樹脂基板１１を有し、樹脂基板１１の第１の面１１Ａには、外部接続端子１２が形成されている。半導体装置をＢＧＡパッケージとして使用する場合、外部接続端子１２としては、はんだボール、はんだメッキ、Ａｕメッキ等の突起端子が設けられる。半導体記憶装置をＬＧＡパッケージとして使用する場合には、外部接続端子１２として金属ランドが設けられる。樹脂基板１１の第２の面１１Ｂには、内部接続端子１３が設けられ、ボンディングワイヤ４０を介してチップ積層体１を構成する最下段の半導体チップ１ａの電極パッドｐ１に接続される。内部接続端子１３は、チップ積層体１との接続時に接続部（接続パッド）として機能するものであり、配線基板１０のスルーホールを含む配線網（図示せず）を介して外部接続端子１２と電気的に接続されている。
樹脂基板１１の第２の面１１Ｂ上には、複数の半導体チップ１ａ〜１ｈを有するチップ積層体１が接着剤２を介して順次固着されている。各半導体チップ１ａ〜１ｈは、電極パッドｐ１の形成されたボンディング領域ＢＡを残して、順次ずらして積層されている。この例では、半導体チップ１ａ〜１ｈは、折り返し部で逆方向にずらして積層されている。
また、配線基板１０と最下段の半導体チップ１ａとの間に加え、半導体チップ１ａ〜１ｈ相互間についても、ボンディングワイヤ４０によって電気的に接続されている。２段目以上の半導体チップ１ｂ〜１ｈにも電極パッドｐ１が設けられており、電極パッドｐ１間でのワイヤボンディングによって半導体チップ１ａ〜１ｈ相互間の電気的接続が達成されている。なお、図１（ｂ）では、電極パッドｐ１は省略している。
そして、配線基板１０と支持体２０との間が、支持体２０の一主面２０Ａ全体を露出させるとともに、この主面２０Ａに隣接する４つの側面２０Ｓを囲むように、このチップ積層体１を封止する封止樹脂３０とを備えている。
この構成によれば、支持体２０の主面２０Ａを露出するとともに、周りを封止樹脂で覆うように封止樹脂３０が形成されるため、チップ上樹脂厚をなくすことが可能となり、樹脂パッケージの薄型化が可能となる。また、支持体２０の構成材料の物性値を調整することによって半導体パッケージの反りの抑制も容易となる。また、樹脂封止に際しても、チップ上樹脂厚を考慮しなければならない領域が非常に小さいため、圧縮法を用いることなく、より安価な樹脂封止方式であるトランスファー方式で薄型の半導体パッケージを実現することが可能となる。
次に、本実施形態の半導体装置の製造方法について説明する。図２（ａ）〜(ｃ)、図３（ａ）〜(ｃ)、図４（ａ）〜(ｂ)はこの半導体装置の製造工程を示す工程断面図である。まず、配線基板１０として、ガラスエポキシ基板などの耐熱性を有する樹脂基板１１に、スルーホールｈを形成するとともに、第１および２の面１１Ａ，１１Ｂに表面及び裏面に配線網を形成したものを用意する。このとき、第２の面１１Ｂには電極パッド１３が形成されている。
その配線基板１０上の所定の位置に、積層体の１段目となる半導体チップ１ａを、接着剤２で接着する。１段目の半導体チップ１ａは、配線基板１０の第２の面１１Ｂ上に、所定の間隔で複数配列して搭載される（図２（ａ））。実際には配線基板１０上に銅箔などのパターンを形成しておき、これを目印に半導体チップを搭載する。このパターンはダイシング時にも使用可能である。
その後に、各半導体チップ１ａの上に所定の段数の半導体チップ（１ｂ〜１ｄ）を順時積層する。このとき半導体チップ１ａ〜１ｄは、相互間の接続のためのボンディング領域ＢＡを避けるように順次ずらして配列される。そして積層する半導体チップ１ａ〜１ｄの電極パッドｐ１側を表とした裏面側には、電気的に接続するためのボンディング領域ＢＡ以外の場所に接着剤２が、形成されており、半導体チップ１ａ〜１ｄを積層する際に、相手側の半導体チップの対応する面と接着されて固定される（図２（ｂ））。
この後、配線基板１０と最下段の半導体チップ１ａとの間、半導体チップ１ａ〜１ｄ相互間に、順次ワイヤボンディングを行い、ボンディングワイヤ４０によって電気的に接続する（図２（ｃ））。２段目以上の半導体チップ１ａ〜１ｄにも電極パッドｐ１が設けられており、電極パッドｐ１間でのワイヤボンディングによって半導体チップ１ａ〜１ｄ相互間の電気的接続が達成される。
その後に、半導体チップ１ｄの上に所定の段数の半導体チップ（１ｅ〜１ｈ）を逆方向にずらしながら順時積層して、各チップ積層体１を形成する。このとき半導体チップ１ｅ〜１ｈは、相互間の接続のためのボンディング領域ＢＡを避けるように下層の４つとは順次逆方向にずらして配列される。そして積層する半導体チップ１ｅ〜１ｈの電極パッドｐ１側を表とした裏面側には、電気的に接続するためのボンディング領域ＢＡ以外の場所に接着剤２が、形成されており、半導体チップ１ｅ〜１ｈを積層する際に、相手側の半導体チップの対応する面と接着されて固定される（図３（ａ））。
この後、配線基板１０と最下段の半導体チップ１ａとの間、半導体チップ１ｅ〜１ｈ相互間に、順次ワイヤボンディングを行い、ボンディングワイヤ４０によって電気的に接続する（図３（ｂ））。このようにして５段目以上の半導体チップ１ｅ〜１ｈにも電極パッドｐ１が設けられており、電極パッドｐ１間でのワイヤボンディングによって半導体チップ１ｅ〜１ｈ相互間の電気的接続が達成される。
次いで、支持体２０として金属板表面にマークＭ（図１（ｂ）参照）を形成したものを用意する。そしてチップ積層体１の最上段に位置するメモリチップ(半導体チップ１ｈ)上に、接着剤２１を形成した支持体２０を固着する（図３（ｃ））。
そして、配線基板１０をキャビティが設けられた金型（図示せず）内に設置し、エポキシ樹脂を用いたトランスファー成形により、封止樹脂３０を形成する（図４（ａ））。このとき金型のキャビティの底面に支持体２０の主面２０Ａを密着させるようにして設置することで、主面２０Ａには樹脂の回り込みがほとんどなく、側面２０Ｓを囲むように封止樹脂３０が形成される。
そして、トランスファー成型後の配線基板１０をダイシングテープ（図示せず）に貼着する。支持体２０側から、配線基板１０上にあらかじめ形成された認識マークを基準に位置合わせして、配線基板１０をブレードを用いたブレードダイシング法を用いて切断し、個片化を行う（図４（ｂ））。切断の方法は、ブレードダイシングにより行なう方法に限定されるものではなく、金型を使用する方法、刃物を使用する方法など、いずれを用いても良い。予め配線基板１０の所定の位置に、スリット等を設けた形状を用意しておき、その位置で切断しても良い。
このときブレードダイシングを行う場合には、配線基板１０をダイシングテープに貼着してばらばらにならないようにしておく。こうすることで、封止樹脂３０、配線基板１０を同時に切断することで、最大限に小型化が可能であるとともに切断面が揃った構造を得ることができる。そしてダイシングテープから個片となった積層型半導体装置をコレット（図示せず）などでつかみ、ダイシングテープから剥がす。このようにして図１（ａ）〜図１（ｃ）に示した半導体装置が完成する。
上記方法によれば、支持体２０に金属板を用いている。また、チップ積層体１を構成する最上段の半導体チップ１ｈ上に、ボンディングワイヤ４０を避け接着剤２１を介して支持体２０は貼着され、封止樹脂３０表面から露出される。このため、支持体２０上には封止樹脂３０が存在しない薄型構造を容易に形成することができ、かつより安価な樹脂封止方式である、トランスファー成形によって極めて効率よく容易に樹脂封止を行うことが可能となる。
なお、本実施形態の半導体装置において、支持体２０は、封止樹脂３０のサイズより小さく、半導体チップ間および半導体チップと配線基板１０などをボンディングワイヤ４０で結線する辺以外の少なくとも１辺を覆うように配置すればよい。
また、本実施形態の半導体装置において、支持体２０は、金属板に限定されることなく、シリコン、金属、樹脂片、あるいは半硬化樹脂などいずれの形態をとってもよい。またこの支持体２０を最上段の半導体チップ１ｈに固着する接着剤２１としては、液状材料、フィルム材料どちらでもよい。接着剤２１の厚みは６０μｍ以下とするのが望ましい。接着剤２１の厚みが６０μｍを越えると、積層型半導体装置の厚さが大きくなってしまうためである。また、接着剤２１と支持体２０との合計厚みは２００μｍ以下とするのが望ましい。これはトランスファー成形によって樹脂封止を行う場合のチップ上の樹脂厚の下限であり、本実施形態のように、チップ上樹脂厚をなくすことができるゆえに達成できる厚みである。
また、チップ上樹脂厚をほとんどの領域においてなくすことが可能となり、半導体パッケージの薄型化が可能となり、かつ、板状材料の物性値調整によって半導体装置の反りのコントロールも容易となる。
（第２の実施形態）
図５（ａ）及び図５（ｂ）は、第２の実施形態の半導体装置の構成を模式的に示す断面図及び上面図である。本実施形態の半導体装置は、支持体２０がチップサイズよりも大きい。支持体２０は、最上段の半導体チップ１ｈを覆うように配置される。最上段の半導体チップ１ｈに接続されたボンディングワイヤ４０が接着剤２１中に埋め込まれている。この点以外は、前記実施形態１の半導体装置と同様に形成されている。本実施形態では接着剤２１としては絶縁性の高いものを用いる必要がある。
本実施形態では接着剤２１中にボンディングワイヤ４０が埋め込まれ、支持体２０で保護されいるため、電気的接続が確実となり、信頼性が向上する。また、ボンディングワイヤ４０が接着剤２１で保護された構成をとるため、支持体２０の厚みを小さくすることも可能であり、実質的には封止樹脂３０全体の厚さを小さくすることができる。
（第３の実施形態）
図６（ａ）及び図６（ｂ）は、第３の実施形態の半導体装置の構成を模式的に示す断面図及び上面図である。本実施形態の半導体装置は、第２の実施形態で用いた金属板を用いた支持体２０及び接着剤２１に代えて、チップサイズよりも大きく切断した、フィルム接着剤２３を、最上段の半導体チップ１ｈを覆うように配置する。最上段の半導体チップ１ｈに接続されたボンディングワイヤ４０をフィルム接着剤２３中に埋め込み、フィルム接着剤２３を硬化する。この点以外は、前記実施形態２の半導体装置と同様に形成されている。本実施形態においてもフィルム接着剤２３としては絶縁性の高いものを用いる必要がある。
本実施形態ではフィルム接着剤２３中にボンディングワイヤ４０が埋め込まれ、硬化されたフィルム接着剤２３で保護された構造となっているため、電気的接続が確実となり、信頼性が向上する。また、ボンディングワイヤ４０がフィルム接着剤２３１層のみで保護された構成をとるため、実質的には封止樹脂３０全体の厚さを小さくすることができる。また封止樹脂３０を形成するトランスファーモールド工程に先立ち、よりトランスファーモールド樹脂の流動抵抗を受け易い、最上層のボンディングワイヤ４０が固定されているため、樹脂封止工程における製造歩留まりが向上する。
（第４の実施形態）
図７（ａ）及び図７（ｂ）は、第４の実施形態の半導体装置の構成を模式的に示す断面図及び上面図である。本実施形態の半導体装置は、第２の実施形態で用いた金属板を用いた支持体２０に代えて、支持基板２６を備える。支持基板２６には、チップサイズよりも大きく切断されかつ、周縁部に３μｍ程度の段差２５が設けられたシリコン基板を用いる。この点以外は、前記実施形態２の積層型半導体装置と同様に形成されている。この例においても、支持基板２６は、最上段の半導体チップ１ｈを覆うように配置される。最上段の半導体チップ１ｈに接続されたボンディングワイヤ４０が支持基板２６を接続するための接着剤２１中に埋め込まれた状態で、接着剤２１は硬化される。
次に、本実施形態の半導体装置の製造方法について説明する。図８（ａ）〜図８（ｄ）はこの半導体装置の製造工程を示す工程断面図である。図２（ａ）〜図４（ｂ）に示した、実施の形態１の積層型半導体装置の製造工程とほぼ同様であるが、本実施の形態ではまず、支持基板２６を用意する。
図８（ａ）に示すように、支持基板２６を形成するための材料であるシリコン基板を用意する。そして、フォトリソグラフィ法を用いて、図８（ｂ）に示すように、支持基板２６の周縁部に段差２５を形成する。
そして、第１の実施形態における図２（ａ）〜図３（ｂ）の工程により、各半導体チップ１ａの上に所定の段数の半導体チップ（１ｂ〜１ｈ）と支持基板２６を順時積層するとともにボンディングワイヤ４０によって電気的に接続する（図８（ｃ））。ここでも２段目以上の半導体チップ１ｂ〜１ｈにも電極パッドｐ１が設けられており、電極パッドｐ１間でのワイヤボンディングによって半導体チップ１ａ〜１ｈ相互間の電気的接続が達成される。また、支持基板２６は最上段の半導体チップ１ｈ上に接着剤２１によって固着される。
そして、配線基板１０をキャビティが設けられた金型（図示せず）内に設置し、エポキシ樹脂を用いたトランスファー成形により、封止樹脂３０を形成する（図８（ｄ））。このとき金型のキャビティの底面に支持基板２６の主面２６Ａを密着させるようにして設置することで、主面２６Ａには樹脂の回り込みがほとんどなく、側面２６Ｓを囲むように封止樹脂３０が形成される。この例では支持基板２６の周縁部に段差２５が設けられているため、トランスファー成形において、樹脂に含まれるフィラーが段差２５に引っかかることにより、せき止め効果によって、溶融樹脂の侵入が緩やかになり、支持基板２６の主面２６Ａへの樹脂漏れを低減することができる。従って樹脂ばりを極力少なくし、外観の良好な積層型半導体装置を得ることができる。
なお、この段差は、いかなる形状であってもよく、テーパ面であってもよいが段差は３０ｕｍ以下とするのがのぞましい。３０μｍを越えると、溶融樹脂の流れを緩やかにするという効果が弱くなるためである。
（第５の実施形態）
図９（ａ）及び図９（ｂ）は、第５の実施形態の半導体装置の構成を模式的に示す断面図及び上面図である。図９（ｃ）はこの要部拡大断面図である。第１から第４の実施形態では、ワイヤボンディングを用いて半導体チップ相互間の電気的接続を行い、ボンディング領域ＢＡをずらして積層した例について説明したが、本実施形態の半導体装置は貫通電極、いわゆるシリコン貫通電極（ＴＳＶ）を用いてフリップチップ接続を行い、半導体チップを大きくずらすことなく積層し、より小型化、薄型化を可能にしたものである。
本実施形態の半導体装置は、配線基板１０に相対向して配置され、半導体チップ１と同一サイズの金属板を用いた支持体２０を用いる。複数段の半導体チップ１ａ〜１ｈを有するチップ積層体１は、フリップチップ接続によって相互接続される。複数段の半導体チップ１ａ〜１ｈ相互の電気的接続は、図９（ｃ）に要部拡大断面図を示すように、電極パッドｐを有するシリコン貫通電極１Ｅと、各半導体チップ１ａ〜１ｈ表面には再配線５と、この再配線５に接続されたバンプ電極３とによって実現される。一方、物理的接続は感光性接着剤２Ｐのパターンで実現されている。再配線５は絶縁膜５ａとこの絶縁膜５ａに形成された開口で接続される配線層５ｂと、配線層５ｂを保護する保護膜５ｃとを具備している。従って、ワイヤボンディング領域をずらすことなく、１列に積層することで、電気的及び物理的接続が達成される。なお、この例では、半導体チップ１ａ〜１ｈ相互の間の物理的接続は感光性接着剤２Ｐのパターンで実現されているが、積層後これらの間に液状樹脂を用いた封止樹脂３１を充填している。そして、さらにその外側をトランスファー成形により封止樹脂３０で覆う。
従って、本実施形態の半導体装置では、配線基板１０上に、チップ積層体１と支持体２０とが積層され、電気的及び物理的接続が達成された状態で、封止樹脂３０で封止される。この封止樹脂３０は、支持体２０の主面を露出し、この主面２０Ａに隣接する４つの側面２０Ｓを囲むように、支持体２０及び配線基板１０間、チップ積層体１を構成する半導体チップ１ａ〜１ｈ間、支持体２０、配線基板１０と前記チップ積層体１間を封止している。この封止樹脂３０の外縁は、配線基板１０の外縁に垂直に交わっている。
本実施形態では、支持体２０として、切断の容易な樹脂基板などを用い、配線基板１０上に、半導体チップ１ａ〜１ｈの積層体を積層する。接着樹脂のパターン２Ｐ間に液状樹脂を供給する。その後支持体２０を最上段の半導体チップ１ｈ上に積層する。このようにして、各半導体チップ１ａ〜１ｈ間及びチップ積層体１と前記配線基板間１０との間を樹脂封止し、続いてダイシングブレードで切断して個片化する。
配線基板１０は、樹脂基板１１を用いており、樹脂基板１１の第２の面１１Ｂには、内部接続端子１３が設けられ、最下段の半導体チップ１ａの電極パッドに接続される。内部接続端子１３は、チップ積層体１との接続時に接続部（接続パッド）として機能するものであり、配線基板１０の配線網（図示せず）を介して外部接続端子１２と電気的に接続されている。
なお、本実施形態５においても、支持体２０を金属板に限定されることなく、樹脂などの絶縁性基板、シリコン基板などの半導体基板を用いることも可能である。また実施形態４のように、支持体２０の周縁部に段差２５を設けてもよい。また、シリコン貫通電極を有するシリコン基板を支持体として用い、最上段の半導体チップ１ｈに接続し、このシリコン基板にＢＧＡあるいはＬＧＡなどの外部接続端子を接続し、支持体２０側でも信号の外部取り出しを実現し得るようにすることも可能である。
また、実施形態１〜５においては、チップ積層体を構成する半導体チップは薄くしているため、裏面からの光の回り込みによる誤動作を回避するという観点から、支持体２０及び支持基板２６として樹脂を用いる場合には遮光性樹脂を使用するのが望ましい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ チップ積層体、１ａ〜１ｈ 半導体チップ、１Ｅ シリコン貫通電極、ｐ１ 電極パッド、２ 接着剤、２Ｐ 接着樹脂のパターン（感光性接着剤）、３ バンプ電極、５ 再配線、５ａ 絶縁膜、５ｂ 配線層、５ｃ 保護膜、ｐ 電極パッド、１０ 配線基板、１１ 樹脂基板、１１Ａ 第１の面、１１Ｂ 第２の面、１２ 外部接続端子、１３ 内部接続端子、２０ 支持体、２０Ａ 主面、２０Ｓ 側面、２１ 接着剤、２３ フィルム接着剤、２５ 段差、２６ 支持基板、２６Ａ 主面、２６Ｓ 側面、３０ 封止樹脂、４０ ボンディングワイヤ。

Claims (9)

  1. 複数の半導体チップが順次積層された積層体と、
    前記積層体の最上段の半導体チップに積層された支持体と、
    前記支持体の一主面を露出させるとともに、前記主面に隣接する側面を囲むように、前記積層体を封止する樹脂とを備え、
    前記支持体は、前記主面側の端面に段差を有するとともに、前記樹脂のサイズよりも小さく、
    前記最上段の前記半導体チップのワイヤボンディングのためのボンディング領域を形成する辺以外の少なくとも１辺を覆うことを特徴とする半導体装置。
  2. 複数の半導体チップが順次積層された積層体と、
    前記積層体の最上段の半導体チップに積層された支持体と、
    前記支持体の一主面を露出させるとともに、前記主面に隣接する側面を囲むように、前記積層体を封止する樹脂とを備えた半導体装置。
  3. 前記支持体は、前記樹脂のサイズよりも小さく、
    前記最上段の前記半導体チップのワイヤボンディングのためのボンディング領域を形成する辺以外の少なくとも１辺を覆うように配置される請求項２に記載の半導体装置。
  4. 前記支持体は、前記樹脂のサイズよりも小さく、
    前記最上段の前記半導体チップの４辺を覆うように接着剤を介して積層されており、
    前記最上段の前記半導体チップのボンディング領域に結線されたワイヤを前記接着剤で埋め込む請求項２に記載の半導体装置。
  5. 前記支持体は、前記半導体チップのサイズよりも大きく、前記最上段の前記半導体チップのボンディング領域に結線されたワイヤを埋め込み、
    前記最上段の前記半導体チップの４辺を覆うように積層されたフィルム接着剤である請求項２に記載の半導体装置。
  6. 前記支持体は、前記主面側の端面に段差を有する請求項２〜５のいずれか１項に記載の半導体装置。
  7. 前記支持体は、金属基板と接着剤とを有する請求項２〜４および６のいずれか１項に記載の半導体装置。
  8. 前記支持体は、絶縁性基板と接着剤とを有する請求項２〜４および６のいずれか１項に記載の半導体装置。
  9. 基板上に複数の半導体チップを積層し、
    積層された複数の前記半導体チップのうち、最上段の前記半導体チップ上に支持体を積層し、
    前記支持体の一主面が露出し、かつ前記主面に隣接する側面を囲むように、前記積層体を樹脂封止する半導体装置の製造方法。
JP2013039217A 2013-02-28 2013-02-28 半導体装置およびその製造方法 Pending JP2014167973A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013039217A JP2014167973A (ja) 2013-02-28 2013-02-28 半導体装置およびその製造方法
TW102126732A TW201434096A (zh) 2013-02-28 2013-07-25 半導體裝置及其製造方法
CN201310349323.7A CN104022117A (zh) 2013-02-28 2013-08-12 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039217A JP2014167973A (ja) 2013-02-28 2013-02-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014167973A true JP2014167973A (ja) 2014-09-11

Family

ID=51438790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039217A Pending JP2014167973A (ja) 2013-02-28 2013-02-28 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JP2014167973A (ja)
CN (1) CN104022117A (ja)
TW (1) TW201434096A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997484B2 (en) 2016-03-11 2018-06-12 Toshiba Memory Corporation Semiconductor device and manufacturing method of the same
US10756060B2 (en) 2018-07-12 2020-08-25 Toshiba Memory Corporation Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
CN108152298B (zh) * 2017-12-21 2020-11-03 京信通信系统（中国）有限公司 一种焊点的检测方法及装置
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111965A (ja) * 2002-09-13 2004-04-08 Samsung Electronics Co Ltd 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP2007081127A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
JP2010010174A (ja) * 2008-06-24 2010-01-14 Elpida Memory Inc 半導体装置の製造方法
JP2012028561A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp 半導体装置
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111965A (ja) * 2002-09-13 2004-04-08 Samsung Electronics Co Ltd 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP2007081127A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
JP2010010174A (ja) * 2008-06-24 2010-01-14 Elpida Memory Inc 半導体装置の製造方法
JP2012028561A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp 半導体装置
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997484B2 (en) 2016-03-11 2018-06-12 Toshiba Memory Corporation Semiconductor device and manufacturing method of the same
US10756060B2 (en) 2018-07-12 2020-08-25 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
TW201434096A (zh) 2014-09-01
CN104022117A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
US9099459B2 (en) Semiconductor device and manufacturing method of the same
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI692030B (zh) 半導體封裝件及其製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US20190237374A1 (en) Electronic package and method for fabricating the same
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2007158331A (ja) 半導体デバイスのパッケージング方法
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
WO2014054451A1 (ja) 半導体装置及びその製造方法
KR101059629B1 (ko) 반도체 패키지 제조방법
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
JP2014167973A (ja) 半導体装置およびその製造方法
KR101237587B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009094434A (ja) 半導体装置およびその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
TWI777337B (zh) 半導體裝置及半導體裝置的製造方法
JP5501562B2 (ja) 半導体装置
TWI688067B (zh) 半導體裝置及其製造方法
JP5547703B2 (ja) 半導体装置の製造方法
US20080237831A1 (en) Multi-chip semiconductor package structure
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105