JP2012238725A - 半導体装置とその製造方法、およびそれを用いた半導体モジュール - Google Patents

半導体装置とその製造方法、およびそれを用いた半導体モジュール Download PDF

Info

Publication number
JP2012238725A
JP2012238725A JP2011106875A JP2011106875A JP2012238725A JP 2012238725 A JP2012238725 A JP 2012238725A JP 2011106875 A JP2011106875 A JP 2011106875A JP 2011106875 A JP2011106875 A JP 2011106875A JP 2012238725 A JP2012238725 A JP 2012238725A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring board
protruding electrode
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011106875A
Other languages
English (en)
Inventor
Takeshi Watanabe
武志 渡部
Yuji Karakane
祐次 唐金
Takashi Imoto
孝志 井本
Katsunori Shibuya
克則 澁谷
Yoshimune Kodama
義宗 小玉
Yuuki Kuro
勇旗 黒
Yusuke Domae
佑輔 堂前
Masatoshi Kawato
雅敏 川戸
Naoto Takebe
直人 武部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011106875A priority Critical patent/JP2012238725A/ja
Priority to KR1020120013546A priority patent/KR101376378B1/ko
Priority to TW101104374A priority patent/TW201248808A/zh
Priority to CN201210031263XA priority patent/CN102779813A/zh
Priority to US13/422,437 priority patent/US20120286411A1/en
Publication of JP2012238725A publication Critical patent/JP2012238725A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体モジュールの小型化や入出力数の増大等を妨げることなく、上下のパッケージ間を低コストで接続することを可能にした半導体装置を提供する。
【解決手段】実施形態の半導体装置１は、配線基板２と、配線基板２の第１の面２ａに搭載された半導体チップ６と、配線基板２の第１の面２ａに設けられた第１の突起電極１０と、配線基板２の第２の面２ｂに設けられた第２の突起電極１１と、半導体チップ６を第１の突起電極１０と封止する封止樹脂層１２とを具備する。封止樹脂層１２は第１の突起電極１０の一部を露出させる凹部１３を有する。半導体装置１は複数積層されてＰＯＰ構造の半導体モジュールを構成する。この場合、下段側装置の第１の突起電極と上段側装置の第２の突起電極とが電気的に接続される。
【選択図】図１

Description

本発明の実施形態は、半導体装置とその製造方法、およびそれを用いた半導体モジュールに関する。
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体チップを積層して樹脂封止したスタック型マルチチップパッケージが実用化されている。また、マルチチップパッケージのさらなる高集積化や高機能化等を図る上で、配線基板上に複数の半導体チップを実装して樹脂封止した半導体パッケージを立体的に積層した構造、すなわちＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造を有する半導体モジュールの実用化が進められている。
ＰＯＰ構造を有する半導体モジュールにおいて、複数の半導体パッケージ間の接続には、配線基板上に設けられた半田ボール等からなる突起電極（バンプ電極）や封止樹脂層内に設けられた貫通電極等が使用されている。突起電極は貫通電極に比べて形成が容易であることから、ＰＯＰ構造の半導体モジュールの製造コストの低減等に寄与する。複数の半導体パッケージ間を突起電極で接続する場合、突起電極は半導体チップを封止した封止樹脂層の周囲に配置され、その高さは下段側の半導体パッケージの封止樹脂層の高さ以上に設定する必要がある。このため、突起電極（半田ボール）の直径や形成ピッチが大きくなる傾向がある。これは半導体モジュールの小型化や入出力数の増大、また半導体パッケージにおける半導体チップの積層数の増加等への対応を妨げる要因となる。
特開２００３−３４７４７３号公報 特開２００８−２１８５０５号公報
本発明が解決しようとする課題は、半導体モジュールの小型化や入出力数の増大、また半導体チップの積層数の増加等を妨げることなく、ＰＯＰ構造における上下の装置間を低コストで接続することを可能にした半導体装置とその製造方法、およびそのような半導体装置を用いた半導体モジュールを提供することにある。
実施形態の半導体装置は、チップ搭載領域と第１の配線層とを備える第１の面と、第１の配線層と電気的に接続された第２の配線層を備える第２の面とを有する配線基板と、配線基板の第１の面に搭載され、電極パッドを有する半導体チップと、第１の配線層と電極パッドとを電気的に接続する接続部材と、配線基板の第１の面に設けられ、第１の配線層と電気的に接続された第１の突起電極と、配線基板の第２の面に設けられ、第２の配線層と電気的に接続された第２の突起電極と、半導体チップを接続部材および第１の突起電極と共に封止するように、配線基板の第１の面上に設けられ、かつ第１の突起電極の一部を露出させる凹部を有する封止樹脂層とを具備している。
第１の実施形態による半導体装置を示す断面図である。 第２の実施形態による半導体装置を示す断面図である。 実施形態による半導体装置の製造工程を示す断面図である。 図３に示す半導体装置の製造工程における封止樹脂層の形成工程の第１の例を示すである。 図３に示す半導体装置の製造工程における封止樹脂層の形成工程の第２の例を示すである。 図３に示す半導体装置の製造工程における封止樹脂層の形成工程の第３の例を示すである。 第１の実施形態による半導体モジュールを示す断面図である。 第１の実施形態による半導体モジュールの変形例を示す断面図である。 第１の実施形態による半導体モジュールの他の変形例を示す断面図である。 第２の実施形態による半導体モジュールを示す断面図である。 第３の実施形態による半導体モジュールを示す断面図である。
以下、実施形態の半導体装置とその製造方法、およびそれを用いた半導体モジュールについて、図面を参照して説明する。図１は第１の実施形態による半導体装置を示す断面図、図２は第２の実施形態による半導体装置を示す断面図である。これらの図に示す半導体装置１は、配線基板２を具備している。配線基板２は、チップ搭載面となる第１の面（上面）２ａと、外部接続面となる第２の面（下面）２ｂとを有している。配線基板２の第１の面２ａは、中央部付近がチップ搭載領域とされている。
配線基板２の第１の面２ａには第１の配線層３が、また第２の面２ｂには第２の配線層４が設けられている。なお、必要に応じて、配線基板２の内部にさらに配線層を設けてもよい。第１の配線層３と第２の配線層４とは、ビア５を介して電気的に接続されている。第１の配線層３は、チップ搭載領域の周囲に配置された第１の接続パッドと、第１の接続パッドより外周側に配置された第２の接続パッドとを有している。第２の配線層４は、第２の接続パッドと対応するように配置された第３の接続パッドを有している。第１の接続パッドは、配線基板２上に搭載される半導体チップとの接続部として機能する。第２および第３の接続パッドは、後述する突起電極の形成部として機能するものであり、チップ搭載領域およびそれに対応する領域を除く外周領域に設けられている。
配線基板２のチップ搭載領域には、半導体チップ６が搭載されている。なお、配線基板２に対する半導体チップ６の搭載数は、特に限定されるものではなく、１個または２個以上のいずれであってもよい。図１および図２は配線基板２のチップ搭載領域に複数の半導体チップ６、６…を積層して搭載した半導体装置１を示している。半導体チップ６の具体例としては、ＮＡＮＤ型フラッシュメモリ等の半導体メモリチップが挙げられるが、これに限定されるものではない。複数の半導体チップ６、６…は、それぞれ１つの外形辺に沿って配列された電極パッド（図示せず）を有している。
複数の半導体チップ６は、電極パッドが露出するように階段状に積層されている。図１および図２に示す半導体装置１において、複数の半導体チップ６は第１および第２のチップ群７、８に分けられている。チップ群７、８はそれぞれ４個の半導体チップ６で構成されている。第１のチップ群７を構成する４個の半導体チップ６は、配線基板２のチップ搭載領域上に順に階段状に積層されている。第２のチップ群８を構成する４個の半導体チップ６は、第１のチップ群７上に順に階段状に積層されている。第２のチップ群８の階段方向は、第１のチップ群８の階段方向とは逆方向とされており、パッド配列辺の方向は第１のチップ群７を構成する半導体チップ６のパッド配列辺と逆方向とされている。
半導体チップ６の積層形状は上記した階段形状に限られるものではなく、複数の半導体チップ６を一方向のみに階段状に積層したり、またパッド配列辺が交互に逆方向となるように複数の半導体チップ６を積層する等、各種の積層形状を適用することができる。また、複数の半導体チップ６は外形辺を揃えて積層してもよい。この場合、後述する接続部材としての金属ワイヤは、複数の半導体チップ６間を接着する接着剤層内に埋め込まれる。さらに、半導体チップ６内に設けられた貫通電極を利用して、半導体チップ６間を微細な半田バンプで接続しつつ積層することも可能である。このように、半導体チップ６の積層形状や積層数は特に限定されるものではない。
第１のチップ群７を構成する複数の半導体チップ６の電極パッドは、その近傍に位置する第１の接続パッドと金属ワイヤ（Ａｕワイヤ等）９を介して電気的に接続されている。同様に、第２のチップ群８を構成する複数の半導体チップ６の電極パッドは、その近傍に位置する第１の接続パッドと金属ワイヤ（Ａｕワイヤ等）９を介して電気的に接続されている。第１および第２のチップ群７、８を構成する各半導体チップ６の電極パッドにおいて、電気特性や信号特性等が等しい場合には金属ワイヤ９で順に接続することができる。半導体チップ６の電極パッドと第１の接続パッドとを電気的に接続する接続部材は、金属ワイヤ９に限られるものではなく、インクジェット印刷等で形成した配線層（導体層）等であってもよく、また場合によっては上述した微細な半田バンプであってもよい。
第１の配線層３の第２の接続パッド上には、第１の外部接続端子として第１の突起電極１０が形成されている。また、第２の配線層４の第３の接続パッド上には、第２の外部接続端子として第２の突起電極１１が形成されている。第１および第２の突起電極１０、１１としては、例えば半田ボールが適用される。すなわち、第２および第３の接続パッド上に半田ボールをそれぞれ載置してリフローすることによって、半田ボール（半田バンプ）からなる第１および第２の突起電極１０、１１が形成される。なお、突起電極１０、１１は半田ボールに限られるものではなく、金属メッキ膜の積層体等を適用することも可能であるが、ある程度の高さを有する突起電極１０、１１を低コストで作製できることから、半田ボールからなる突起電極１０、１１を適用することが好ましい。
配線基板２の第１の面２ａ上には、半導体チップ６を金属ワイヤ９や第１の突起電極１０と共に封止する樹脂封止層１２が形成されている。ここで、半導体チップ６や金属ワイヤ９は樹脂封止層１２で完全に封止されているが、第１の突起電極１０は外部接続端として機能させるため、その一部が樹脂封止層１２から露出している。樹脂封止層１２は第１の突起電極１０の一部を露出させる凹部１３を有している。言い換えると、第１の突起電極１０はその大部分が樹脂封止層１２内に埋設されているものの、その一部が樹脂封止層１２の表面から第１の突起電極１０に向けて形成された凹部１３内に露出している。
後に詳述するように、凹部１３は樹脂封止層１２の第１の突起電極１０に相当する部分を切削もしくは溶融させたり、あるいは樹脂封止用の金型に凹部１３に対応する凸部を設けておくことにより形成される。樹脂封止層１２の一部を切削もしくは溶融して凹部１３を形成する場合には、樹脂封止層１２と共に第１の突起電極１０の一部を切削もしくは溶融することによって、第１の突起電極１０の一部を樹脂封止層１２の凹部１３内に露出される。また、凸部を有する金型を用いる場合には、凸部の高さを第１の突起電極１０と接触させて露出面が形成されるような高さに調整しておくことによって、金型の凸部により形成される凹部１３内に第１の突起電極１０の一部が露出される。
図１は一方の側面が開放された凹部１３を有する半導体装置１を示している。すなわち、図１に示す凹部１３は樹脂封止層１２の端面まで除去するように形成されており、これにより一方の側面が開放状態とされている。凹部１３の形状は、図１に示した形状に限られるものではなく、図２の半導体装置１に示すように、両側面が壁面とされた溝であってもよい。このように、凹部１３は半導体チップ６や金属ワイヤ９の樹脂封止状態を阻害することなく、樹脂封止層１２の表面から深さ方向に向けて、第１の突起電極１０の一部が露出する位置まで形成されたものであればよい。
第１および第２の突起電極１０、１１の高さは、後に詳述するように、複数の半導体装置１を積層した際に、上下の半導体装置１間を電気的に接続することが可能な高さに設定されている。すなわち、複数の半導体装置１を積層してＰＯＰ構造の半導体モジュールを構成する場合、下段側の半導体装置１の第１の突起電極１０と上段側の半導体装置１の第２の突起電極１１とを接続することによって、上下の半導体装置１間を電気的に接続する。従って、第１の突起電極１０と第２の突起電極１１との接続高さは、下段側の半導体装置１の樹脂封止層１２の高さ以上に設定される。例えば、第１および第２の突起電極１０、１１の高さは、それぞれ樹脂封止層１２の高さの約１／２に設定される。なお、第１および第２の突起電極１０、１１の高さは、必ずしも同一でなくてもよい。
上述したような第１の突起電極１０と第２の突起電極１１とを使用して、ＰＯＰ構造における上下の半導体装置１間を電気的に接続することで、各突起電極１０、１１の高さ、それに基づく幅（例えば半田ボールの場合には直径）や形成ピッチを減少させることができる。すなわち、上下の半導体装置間を上段側の半導体装置に設けられた突起電極のみで接続する場合に比べて、各突起電極１０、１１の大きさを約１／２にすることができ、また形成ピッチも減少させることができる。従って、半導体モジュールの小型化を妨げることなく、入出力数の増大や半導体チップの積層数の増加等に対応することが可能となる。
また、ＰＯＰ構造の半導体モジュールを構成するにあたって、下段側の半導体装置１の凹部１３の幅は、その中に上段側の半導体装置１の第２の突起電極１１を配置することが可能なように設定される。例えば、第１の突起電極１０と第２の突起電極１１との大きさが略同一とした場合、凹部１３の幅は突起電極１０、１１の大きさ（例えば半田ボールの場合には直径）の１．２倍以上とすることが好ましい。これによって、下段側の半導体装置１の第１の突起電極１０と上段側の半導体装置１の第２の突起電極１１とを、安定して電気的に接続することができる。凹部１３の幅の上限は特に限定されるものではないが、あまり広くしても半導体装置１の形状が大型化するだけであるため、凹部１３の幅は突起電極１０、１１の大きさ３倍以下とすることが好ましい。
上述した実施形態の半導体装置１は、例えば以下のようにして作製される。半導体装置１の製造工程について、図３ないし図６を参照して説明する。図３（ａ）に示すように、第１の配線層３が設けられた第１の面２ａと第２の配線層４が設けられた第２の面２ｂとを有する配線基板２を用意する。配線基板２は半導体装置１に対応する装置形成領域Ｘを複数有している。以下の各工程は複数の装置形成領域Ｘに対してそれぞれ実施される。まず、配線基板２の第１の面２ａに設けられた第１の配線層３の第２の接続パッド上に、第１の突起電極１０を形成する。第１の突起電極１０として半田ボールを適用する場合には、第２の接続パッド上に半田ボールを載置した後にリフローする。
次に、図３（ｂ）および図３（ｃ）に示すように、配線基板２の第１の面２ａに設けられたチップ搭載領域に半導体チップ６を搭載する。半導体チップ６の搭載工程は、半導体チップ６の積層数や積層形状等に応じて適宜に実施される。図３（ｂ）は第１のチップ群７に相当する複数の半導体チップ６を階段状に積層した後、これら半導体チップ６の電極パッドと第１の配線層３の第１の接続パッドとを、Ａｕワイヤ等の金属ワイヤ９で電気的に接続した状態を示している。図３（ｃ）は第１のチップ群７上に第２のチップ群８に相当する複数の半導体チップ６を、第１のチップ群７とは逆方向に階段状に積層した後、これら半導体チップ６の電極パッドと第１の配線層３の第１の接続パッドとを、Ａｕワイヤ等の金属ワイヤ９で電気的に接続した状態を示している。
次いで、図３（ｄ）に示すように、配線基板２の第１の面２ａ上に、半導体チップ６を金属ワイヤ９や第１の突起電極１０と共に封止する封止樹脂層１２を、例えばモールド成型により形成する。図３（ｄ）は半導体チップ６等を封止樹脂層１２で覆った後に、凹部１３を形成する場合を示している。この場合、封止樹脂層１２は半導体チップ６を覆うことが可能な厚さで一様かつ平坦に形成される。封止樹脂層１２は装置形成領域Ｘ間の切断領域を含めて全体的に形成される。封止樹脂層１２の形成と同時に凹部１３を形成する場合、封止樹脂層１２の形状はモールド成型直後に図３（ｅ）に示した形状となる。
次に、図３（ｅ）に示すように、封止樹脂層１２に第１の突起電極１０の一部を露出させる凹部１３を形成する。凹部１３の形成工程は、例えば図４に示すように、封止樹脂層１２の第１の突起電極１０の形成位置（形成領域）に対応する部分を、封止樹脂層１２の表面側からブレード１４で切削加工することにより実施される。この際、凹部１３の深さを第１の突起電極１０の一部が削られるように設定することによって、凹部１３内に第１の突起電極１０の一部が露出する。封止樹脂層１２の切削加工による凹部１３の形成工程は、ブレード加工に代えて、ルータ加工等により実施してもよい。
凹部１３の形成工程は、例えば図５に示すように、封止樹脂層１２の第１の突起電極１０の形成位置（形成領域）に対応する部分を、例えばレーザ１５で溶融加工することにより実施してもよい。この際、第１の突起電極１０の一部が露出する深さまで封止樹脂層１２を溶融除去することによって、第１の突起電極１０の一部を露出させる凹部１３が形成される。すなわち、第１の突起電極１０の一部を凹部１３内に露出させることができる。封止樹脂層１２の溶融加工には、レーザ１５以外の局所加熱を適用してもよい。
封止樹脂層１２を切削加工や溶融加工するにあたって、隣接する装置形成領域Ｘの封止樹脂層１２の加工領域を一括して切削もしくは溶融除去することで、各装置形成領域Ｘに分割した後に、図１に示したような凹部１３が形成される。また、１箇所の装置形成領域Ｘの加工領域のみを切削もしくは溶融除去することによって、各装置形成領域Ｘに分割した後に、図２に示したような凹部１３が形成される。凹部１３の形状は図１および図２のいずれであってもよいが、凹部１３の形成コストを低減する上では、複数の装置形成領域Ｘの封止樹脂層１２の加工領域を一括して切削もしくは溶融除去することが好ましい。
凹部１３の形成工程は、例えば図６に示すように、凹部１３に対応する凸部１６を有する金型１７を用いて封止樹脂層１２を形成することにより実施してもよく、これにより封止樹脂層１２の形成と同時に凹部１３が形成される。すなわち、封止樹脂のモールド成型に用いる上型（金型１７）に、予め凹部１３に対応する凸部１６を形成しておく。このような上型（金型１７）を用いて、封止樹脂層１２をモールド成型することによって、凹部１３を有する封止樹脂層１２を得ることができる。この際、凸部１６の高さを第１の突起電極１０と所定の面積で接触するように調整しておくことによって、凸部１６により形成される凹部１３内に第１の突起電極１０の一部が露出される。
この後、図３（ｆ）に示すように、配線基板２の第２の面２ｂに設けられた第２の配線層４の第４の接続パッド上に、第２の突起電極１１を形成する。第２の突起電極１１は第１の突起電極１０と同様にして形成される。そして、図３（ｇ）に示すように、配線基板２を例えばブレードダイシングにより各装置形成領域３２に沿って切断することによって、個片化された半導体装置１が作製される。なお、図３は図１の半導体装置１の製造工程を示しているが、図２の半導体装置１も凹部１３の形状、すなわち凹部１３を形成するブレード１４の形状、レーザ１５の加工形状、金型１７の凸部１６の形状等が異なることを除いて、図１の半導体装置１と同様にして作製される。
次に、上述した実施形態の半導体装置１を用いた半導体モジュールについて、図７ないし図１１を参照して説明する。これらの図に示すように、実施形態の半導体モジュールは上述した実施形態の半導体装置１を複数具備しており、これら複数の半導体装置１を積層して構成したＰＯＰ構造を有している。図７は第１の実施形態による半導体モジュール２０を示している。半導体モジュール２０は、第１ないし第４の半導体パッケージ１Ａ〜１Ｄを具備している。これら４個の半導体パッケージ１Ａ〜１Ｄは、いずれも実施形態の半導体装置１を用いたものである。半導体装置１の積層数は４個に限定されるものではなく、それ以下またはそれ以上であってもよい。
第１の半導体パッケージ１Ａ上には、第２の半導体パッケージ１Ｂが積層されている。第２の半導体パッケージ１Ｂの第２の突起電極１１は、第１の半導体パッケージ１Ａの凹部１３内に配置されており、その上で第１の半導体パッケージ１Ａの第１の突起電極１０と電気的に接続されている。すなわち、第２の半導体パッケージ１Ｂの第２の突起電極１１は、第１の半導体パッケージ１Ａの第１の突起電極１０の凹部１３内に露出された部分、言い換えると第１の突起電極１０の封止樹脂層１２から露出した部分と電気的に接続されている。第１および第２の突起電極１０、１１を半田ボールで構成した場合、リフロー工程等により半田ボール同士を電気的および機械的に接続する。
第２の半導体パッケージ１Ｂ上には第３の半導体パッケージ１Ｃが積層されており、さらに第３の半導体パッケージ１Ｃ上には第４の半導体パッケージ１Ｄが積層されている。これら第２の半導体パッケージ１Ｂと第３の半導体パッケージ１Ｃ間、および第３の半導体パッケージ１Ｃと第４の半導体パッケージ１Ｄ間も、同様にして電気的および機械的に接続されている。すなわち、上段側の半導体パッケージ（１Ｃ、１Ｄ）の第２の突起電極１１は、下段側の半導体パッケージ（１Ｂ、１Ｃ）の凹部１３内に配置され、かつ第１の突起電極１０の露出部分と電気的に接続されている。
上述したように、上段側の半導体パッケージ（１Ｂ、１Ｃ、１Ｄ）の第２の突起電極１と下段側の半導体パッケージ（１Ａ、１Ｂ、１Ｃ）の第１の突起電極１０とを使用して、ＰＯＰ構造における上下の半導体装置１間を電気的に接続することによって、各突起電極１０、１１の高さ、それに基づく幅（例えば半田ボールの場合には直径）や形成ピッチを減少させることができる。すなわち、上下の半導体パッケージ間を上段側の半導体装置に設けられた突起電極のみで接続する場合に比べて、突起電極１０、１１の大きさを約１／２にすることができ、また形成ピッチも減少させることができる。
上下の半導体装置１間を接続する突起電極１０、１１の大きさや形成ピッチを減少させることで、突起電極１０、１１の設置数を増大させることができる。すなわち、半導体モジュール２０の形状を同一とした場合、多ピン化（入出力数の増大）に対応することが可能となる。また、同一の入出力数を実現するにあたっては、半導体モジュール２０を小型化することが可能となる。さらに、１つの半導体装置１における半導体チップ６の積層数を増加させる場合、言い換えると半導体チップ６の積層数に応じて封止樹脂層１２の高さが高くなる場合においても、突起電極１０、１１の大きさや形成ピッチの増大を抑制することができる。従って、半導体モジュール２０の小型化や多ピン化を妨げることなく、半導体チップ６の積層数の増加に対応することが可能となる。
この実施形態におけるＰＯＰ構造の半導体モジュール２０は、同一構造の半導体装置１を積層して構成しているため、半導体装置１を容易に多段化することができる。従って、半導体モジュール２０における半導体チップ６の積層数（例えば半導体チップ６がメモリチップである場合は記憶容量に対応）を容易に増大させることができる。また、同一構造の半導体装置１を使用することで、各構成材料（配線基板１等）や成型部材（金型等）が１種類でよいため、半導体モジュール２０の製造コストを低減することができる。さらに、半導体装置１間の反り方向を合せることができるため、半導体モジュール２０の製造性や信頼性を向上させることが可能となる。
また、下段側の半導体装置１の接続端子となる第１の突起電極１０は、露出部分を除いて封止樹脂層１２内に埋設されているため、露出した突起電極同士を接続する場合に比べて、第１の突起電極１０と上段側の半導体装置１の接続端子となる第２の突起電極１１との接続性や接続後の強度等を高めることができる。さらに、上段側の半導体装置１の接続端子となる第２の突起電極１１は、下段側の半導体装置１の凹部１３内に配置されるため、第１の突起電極１０に対する位置精度を高めやすい。従って、上下の半導体装置１間の接続精度等を向上させることが可能となる。
半導体モジュール２０を構成する半導体装置１の構成は、種々に変形が可能である。第１および第２の突起電極１０、１１は、半導体チップ６の周囲に１列に設けることに限らず、半導体チップ６の周囲に２列以上に設けてもよい。図８はそれぞれ２列に形成された第１および第２の突起電極１０Ａ、１０Ｂ、１１Ａ、１１Ｂを有する半導体モジュール２０を示している。また、最上段に位置する半導体パッケージ１Ｄは、その上に半導体パッケージが積層されることがないため、図９に示すように第１の突起電極１０と凹部１３を省略してもよい。場合によっては、凹部１３のみを省略してもよい。
図１０は第２の実施形態による半導体モジュール３０を示している。図１０に示す半導体モジュール３０は、第１の半導体パッケージ１Ａと、その上に積層された第２の半導体パッケージ１Ｂとを具備している。第１および第２の半導体パッケージ１Ａ、１Ｂは、第１の実施形態による半導体モジュール２０と同様な構成を有し、かつ半導体パッケージ１Ａ、１Ｂ間は第１の実施形態による半導体モジュール２０と同様にして接続されている。半導体装置１の積層数は、２個以上であれば特に限定されるものではなく、第１の実施形態と同様に４個もしくはそれ以上であってもよい。
第２の実施形態による半導体モジュール３０は、最下段に外部接続端子として半田バンプ等を用いた突起電極３１を有する配線基板３２が配置されている。第１の半導体パッケージ１Ａと最下段の配線基板３２とは、第１の半導体パッケージ１Ａの第２の突起電極１１を配線基板３２の上面側の配線層３３と接合することで電気的に接続されている。配線基板３２の突起電極３１は、半導体モジュール１における第２の突起電極１１とは異なるパターンで配列されている。
ここで、半導体モジュール３０の第２の突起電極１１は、配線基板２の外周領域のみに配置されるため、その配列形状は制約を受けることになる。このような点に対して、最下段に配線基板３２を配置することによって、外部接続端子としての突起電極３１の配列形状の自由度を高めることができる。例えば、突起電極３１の配列形状を既存の配線パターン等に対応させることで、半導体モジュール３０の汎用性を高めることができる。
図１１は第３の実施形態による半導体モジュール４０を示している。図１１に示す半導体モジュール４０は、第２の実施形態の半導体モジュール３０と同様に、第１の半導体パッケージ１Ａと第２の半導体パッケージ１Ｂとを具備している。なお、半導体パッケージ１Ａ、１Ｂの構成、積層数、接続形態等は、第２の実施形態と同様である。第３の実施形態による半導体モジュール４０は、最下段に専用の半導体パッケージ４１が配置されている。最下段専用の半導体パッケージ４１は、第２の実施形態における配線基板３２と同様に、半導体装置１における第２の突起電極１１とは異なるパターンで配列された突起電極４２を有する配線基板４３を具備している。
このように、最下段専用の半導体パッケージ４１を用いることによっても、半導体モジュール４０の汎用性を高めることが可能となる。また、最下段専用の半導体パッケージ４１を用いる場合、半導体パッケージ４１内に半導体チップ６とは異なる半導体チップ４４、例えば半導体チップ６がメモリチップである場合にはコントローラチップ４４を配置することができる。さらに、最下段専用の半導体パッケージ４１には、受動部品等のチップ部品４５を配置してもよい。このような最下段専用の半導体パッケージ４１を用いることによって、半導体モジュール４０の高機能化を図ることができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、１Ａ，１Ｂ，１Ｃ，１Ｄ…半導体パッケージ、２…配線基板、２ａ…第１の面、２ｂ…第２の面、３…第１の配線層、４…第２の配線層、６…半導体チップ、９…金属ワイヤ、１０，１０Ａ，１０Ｂ…第１の突起電極、１１，１１Ａ，１１Ｂ…第２の突起電極、１２…封止樹脂層、１３…凹部、１４…ブレード、１５…レーザ、１６…凸部、１７…金型、２０，３０，４０…半導体モジュール、３１…配線基板、３２…突起電極、４１…最下段専用の半導体パッケージ、４２…突起電極、４３…配線基板、４４…半導体チップ、４５…チップ部品。

Claims (7)

  1. 半導体装置を用いた第１の半導体パッケージと、
    前記半導体装置を用い、前記第１の半導体パッケージ上に積層された第２の半導体パッケージとを具備し、
    前記半導体装置は、
    チップ搭載領域と第１の配線層とを備える第１の面と、前記第１の配線層と電気的に接続された第２の配線層を備える第２の面とを有する配線基板と、
    前記配線基板の第１の面に搭載され、電極パッドを有する半導体チップと、
    前記第１の配線層と前記電極パッドとを電気的に接続する接続部材と、
    前記配線基板の第１の面に設けられ、前記第１の配線層と電気的に接続された第１の突起電極と、
    前記配線基板の第２の面に設けられ、前記第２の配線層と電気的に接続された第２の突起電極と、
    前記半導体チップを前記接続部材および前記第１の突起電極と共に封止するように、前記配線基板の第１の面上に設けられ、かつ前記第１の突起電極の一部を露出させる凹部を有する封止樹脂層とを具備し、
    前記第１および第２の突起電極に半田ボールを用い、
    前記第２の半導体パッケージにおける前記第２の突起電極は、前記第１の半導体パッケージにおける前記凹部内に配置され、かつ前記第１の突起電極の前記封止樹脂層から露出した部分と電気的に接続されており、
    さらに、最下段に配置され、前記第１の半導体パッケージの前記第２の突起電極とは異なるパターンで配列された突起電極を有する配線基板、または前記第１の半導体パッケージの前記第２の突起電極とは異なるパターンで配列された突起電極を有する配線基板を備える最下段専用の半導体装置を具備し、
    前記配線基板または前記最下段専用の半導体装置は、前記第１の半導体パッケージにおける前記第２の突起電極と電気的に接続されていることを特徴とする半導体モジュール。
  2. チップ搭載領域と第１の配線層とを備える第１の面と、前記第１の配線層と電気的に接続された第２の配線層を備える第２の面とを有する配線基板と、
    前記配線基板の第１の面に搭載され、電極パッドを有する半導体チップと、
    前記第１の配線層と前記電極パッドとを電気的に接続する接続部材と、
    前記配線基板の第１の面に設けられ、前記第１の配線層と電気的に接続された第１の突起電極と、
    前記配線基板の第２の面に設けられ、前記第２の配線層と電気的に接続された第２の突起電極と、
    前記半導体チップを前記接続部材および前記第１の突起電極と共に封止するように、前記配線基板の第１の面上に設けられ、かつ前記第１の突起電極の一部を露出させる凹部を有する封止樹脂層と
    を具備することを特徴とする半導体装置。
  3. 前記第１および第２の突起電極に半田ボールを用いたことを特徴とする、請求項２記載の半導体装置。
  4. 配線基板のチップ搭載領域と第１の配線層とを備える第１の面上に、前記第１の配線層と電気的に接続された第１の突起電極を形成する工程と、
    前記配線基板の前記チップ搭載領域に電極パッドを有する半導体チップを搭載すると共に、前記第１の配線層と前記電極パッドとを接続部材を介して電気的に接続する工程と、
    前記配線基板の第１の面上に、前記半導体チップを前記接続部材および前記第１の突起電極と共に封止すると共に、前記第１の突起電極の一部を露出させる凹部を有する封止樹脂層を形成する工程と、
    前記配線基板の前記第１の配線層と電気的に接続された第２の配線層を備える第２の面上に、前記第２の配線層と電気的に接続された第２の突起電極を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記封止樹脂層の形成工程は、前記配線基板の第１の面上に前記半導体チップ、前記接続部材および前記第１の突起電極を封止する樹脂層を平坦に形成する工程と、前記樹脂層の前記第１の突起電極の形成位置に対応する部分を切削または溶融除去して前記凹部を形成する工程とを備える、請求項４記載の半導体装置の製造方法。
  6. 前記封止樹脂層の形成工程は、前記凹部に対応する凸部を有する金型を用いて、前記凹部を有する封止樹脂層を成型する工程を備える、請求項４記載の半導体装置の製造方法。
  7. 請求項２または請求項３記載の半導体装置を用いた第１の半導体パッケージと、
    請求項２または請求項３記載の半導体装置を用い、前記第１の半導体パッケージ上に積層された第２の半導体パッケージとを具備し、
    前記第２の半導体パッケージにおける前記第２の突起電極は、前記第１の半導体パッケージにおける前記凹部内に配置され、かつ前記第１の突起電極の前記封止樹脂層から露出した部分と電気的に接続されていることを特徴とする半導体モジュール。
JP2011106875A 2011-05-12 2011-05-12 半導体装置とその製造方法、およびそれを用いた半導体モジュール Withdrawn JP2012238725A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011106875A JP2012238725A (ja) 2011-05-12 2011-05-12 半導体装置とその製造方法、およびそれを用いた半導体モジュール
KR1020120013546A KR101376378B1 (ko) 2011-05-12 2012-02-10 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
TW101104374A TW201248808A (en) 2011-05-12 2012-02-10 Semiconductor device and manufacturing method thereof, and semiconductor module using the same
CN201210031263XA CN102779813A (zh) 2011-05-12 2012-02-13 半导体装置及其制造方法以及采用它的半导体模块
US13/422,437 US20120286411A1 (en) 2011-05-12 2012-03-16 Semiconductor device and manufacturing method thereof, and semiconductor module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011106875A JP2012238725A (ja) 2011-05-12 2011-05-12 半導体装置とその製造方法、およびそれを用いた半導体モジュール

Publications (1)

Publication Number Publication Date
JP2012238725A true JP2012238725A (ja) 2012-12-06

Family

ID=47124676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011106875A Withdrawn JP2012238725A (ja) 2011-05-12 2011-05-12 半導体装置とその製造方法、およびそれを用いた半導体モジュール

Country Status (5)

Country Link
US (1) US20120286411A1 (ja)
JP (1) JP2012238725A (ja)
KR (1) KR101376378B1 (ja)
CN (1) CN102779813A (ja)
TW (1) TW201248808A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
WO2014203477A1 (ja) * 2013-06-21 2014-12-24 株式会社デンソー 電子装置およびその製造方法
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー， インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071934A (ko) 2013-12-19 2015-06-29 에스케이하이닉스 주식회사 워페이지를 억제할 수 있는 패키지 온 패키지
KR20170082677A (ko) 2016-01-06 2017-07-17 에스케이하이닉스 주식회사 관통 몰드 커넥터를 포함하는 반도체 패키지 및 제조 방법
JP6713289B2 (ja) * 2016-01-28 2020-06-24 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US9806048B2 (en) 2016-03-16 2017-10-31 Qualcomm Incorporated Planar fan-out wafer level packaging
US10566310B2 (en) * 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
WO2021019867A1 (ja) * 2019-07-30 2021-02-04 三菱電機株式会社 チップ部品、チップ部品の製造方法、および電子機器の製造方法
CN110767615A (zh) * 2019-10-14 2020-02-07 华天科技（西安）有限公司 一种ssd存储芯片封装结构及制造方法
CN110707051A (zh) * 2019-10-14 2020-01-17 华天科技（西安）有限公司 一种带有散热盖的ssd存储芯片封装结构及制造方法
KR102517379B1 (ko) * 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
WO2014203477A1 (ja) * 2013-06-21 2014-12-24 株式会社デンソー 電子装置およびその製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー， インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
US10128217B2 (en) 2014-11-21 2018-11-13 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US10727206B2 (en) 2014-11-21 2020-07-28 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US11658154B2 (en) 2014-11-21 2023-05-23 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20120286411A1 (en) 2012-11-15
KR101376378B1 (ko) 2014-03-20
TW201248808A (en) 2012-12-01
KR20120127185A (ko) 2012-11-21
CN102779813A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5598787B2 (ja) 積層型半導体装置の製造方法
US20090045497A1 (en) Semiconductor device and method of manufacturing the same
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2011155203A (ja) 半導体装置
JP2010147070A (ja) 半導体装置
US9972560B2 (en) Lead frame and semiconductor device
JP5501562B2 (ja) 半導体装置
US9299652B2 (en) Device and method of manufacturing the same
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014167973A (ja) 半導体装置およびその製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP2013225638A (ja) 半導体装置
JP2014192171A (ja) 半導体装置及びその製造方法
TW201733076A (zh) 半導體裝置及其製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
JP2016063002A (ja) 半導体装置およびその製造方法
JP5103155B2 (ja) 半導体装置およびその製造方法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805