JP2013201218A - 半導体装置とそれを用いた半導体モジュール - Google Patents
半導体装置とそれを用いた半導体モジュール Download PDFInfo
- Publication number
- JP2013201218A JP2013201218A JP2012067841A JP2012067841A JP2013201218A JP 2013201218 A JP2013201218 A JP 2013201218A JP 2012067841 A JP2012067841 A JP 2012067841A JP 2012067841 A JP2012067841 A JP 2012067841A JP 2013201218 A JP2013201218 A JP 2013201218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- internal
- layer
- internal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Abstract
【課題】半導体パッケージ間や半導体パッケージと配線基板との接続信頼性を維持しつつ、小型化することを可能にした半導体装置を提供する。
【解決手段】実施形態の半導体装置1は、配線基板2の第1の面上に搭載され、第1の配線層4と電気的に接続された半導体チップ6と、配線基板2の第1の面2aから突出し、かつ第1の配線層4と電気的に接続された内部端子11と、半導体チップ6を内部端子11と共に封止する封止樹脂層13と、封止樹脂層上に設けられ、内部端子11と電気的に接続された外部端子14とを具備する。内部端子11には融点が500℃を超える第1の金属材料を用い、外部端子14には融点が500℃以下の第2の金属材料を用いる。
【選択図】図1
【解決手段】実施形態の半導体装置1は、配線基板2の第1の面上に搭載され、第1の配線層4と電気的に接続された半導体チップ6と、配線基板2の第1の面2aから突出し、かつ第1の配線層4と電気的に接続された内部端子11と、半導体チップ6を内部端子11と共に封止する封止樹脂層13と、封止樹脂層上に設けられ、内部端子11と電気的に接続された外部端子14とを具備する。内部端子11には融点が500℃を超える第1の金属材料を用い、外部端子14には融点が500℃以下の第2の金属材料を用いる。
【選択図】図1
Description
本発明の実施形態は、半導体装置とそれを用いた半導体モジュールに関する。
半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体チップを積層して樹脂封止したスタック型マルチチップパッケージが実用化されている。さらに、配線基板上に搭載された半導体チップを樹脂封止して構成した半導体パッケージを立体的に積層した構造、すなわちPOP(Package on Package)構造を有する半導体モジュールの実用化が進められている。POP構造の半導体モジュールにおいては、例えば配線基板のチップ搭載面に形成された半田ボール等からなるバンプ電極を半導体チップと共に樹脂層で封止し、さらにバンプ電極の一部を封止樹脂層から露出させることによって、複数の半導体パッケージ間を電気的に接続している。
POP構造の半導体モジュールにおいて、複数の半導体パッケージ間を封止樹脂層内に配置されたバンプ電極で接続する場合、バンプ電極の高さは封止樹脂層の高さ以上に設定する必要がある。このため、バンプ電極を形成する半田ボールの直径は大きくなることが避けられない。また、半田ボールからなるバンプ電極は、樹脂封止時に軟化して直径が増大しやすいため、バンプ電極の形成ピッチを広く設定する必要がある。これらは半導体パッケージやそれを用いたPOP構造の半導体モジュールの小型化を妨げる要因となっている。さらに、バンプ電極の高さが制約されることで、半導体パッケージ内に搭載する半導体チップの数(積層数)を増加させることも困難となる。
本発明が解決しようとする課題は、半導体パッケージ間や半導体パッケージと配線基板との接続信頼性を維持しつつ、小型化することを可能にした半導体装置とそれを用いた半導体モジュールを提供することにある。
実施形態の半導体装置は、第1の配線層を備える第1の面と第2の面とを有する配線基板と、配線基板の第1の面上に搭載され、電極パッドを有する半導体チップと、第1の配線層と電極パッドとを電気的に接続する接続部材と、配線基板の第1の面から突出するように第1の配線層と電気的に接続しつつ第1の面上に設けられた内部端子と、半導体チップを内部端子と共に封止するように、内部端子の一部を露出させつつ配線基板の第1の面上に設けられた封止樹脂層と、封止樹脂層上に設けられ、内部端子の封止樹脂層から露出した部分と電気的に接続された外部端子とを具備する。内部端子には融点が500℃を超える第1の金属材料を用い、外部端子は融点が500℃以下の第2の金属材料を用いる。
以下、実施形態の半導体装置とそれを用いた半導体モジュールについて説明する。
(第1の実施形態)
図1は第1の実施形態による半導体装置を示す断面図である。図1に示す積層型半導体装置1は、配線基板2を具備している。配線基板2は、例えば絶縁樹脂基板やセラミックス基板等の表面や内部に配線網(図示せず)を設けたものであり、具体的にはガラス−エポキシ樹脂のような絶縁樹脂を使用したプリント配線板が挙げられる。配線基板2としては、プリント配線板(インターポーザ基板)に代えて、シリコンインターポーザのような配線層を有するシリコン基板等を適用してもよい。配線基板2は、チップ搭載面となる第1の面2aと必要に応じて外部接続面となる第2の面2bとを有している。
図1は第1の実施形態による半導体装置を示す断面図である。図1に示す積層型半導体装置1は、配線基板2を具備している。配線基板2は、例えば絶縁樹脂基板やセラミックス基板等の表面や内部に配線網(図示せず)を設けたものであり、具体的にはガラス−エポキシ樹脂のような絶縁樹脂を使用したプリント配線板が挙げられる。配線基板2としては、プリント配線板(インターポーザ基板)に代えて、シリコンインターポーザのような配線層を有するシリコン基板等を適用してもよい。配線基板2は、チップ搭載面となる第1の面2aと必要に応じて外部接続面となる第2の面2bとを有している。
配線基板2の第1の面2aには、第1の内部電極3と第2の内部電極4とを含む第1の配線層が設けられている。配線基板2の第2の面2bには、外部電極5を含む第2の配線層が設けられている。第1の配線層と第2の配線層とは、図示を省略したビア等を介して電気的に接続されている。配線基板2の第1の面2aには、半導体チップ6が搭載されている。配線基板2に対する半導体チップ6の搭載数は、特に限定されるものではなく、1個または2個以上のいずれであってもよい。なお、後述するように半導体装置1を実装基板等に実装するだけであれば、配線基板2は第2の配線層を有していなくてもよい。
図1は配線基板2の第1の面2a上に複数の半導体チップ6、6…(具体的には4個の半導体チップ6)を積層して搭載した半導体装置1を示している。半導体チップ6の具体例としては、NAND型フラッシュメモリ等の半導体メモリチップが挙げられるが、これに限定されるものではない。複数の半導体チップ6は、それぞれチップ本体の1つの外形辺に沿って配列された電極パッド7を有している。複数の半導体チップ6は、電極パッド7が露出するように階段状に積層されている。
図1に示す半導体装置1において、複数の半導体チップ6は第1および第2のチップ群8、9に分けられている。チップ群8、9はそれぞれ2個の半導体チップ6で構成されている。第1のチップ群8を構成する2個の半導体チップ6は、配線基板2の第1の面2a上に順に階段状に積層されている。第2のチップ群9を構成する2個の半導体チップ6は、第1のチップ群8上に順に階段状に積層されている。第2のチップ群9の階段方向は、第1のチップ群8の階段方向とは逆方向とされており、パッド配列辺の方向は第1のチップ群8を構成する半導体チップ6のパッド配列辺と逆方向とされている。
半導体チップ6の積層形状は、上記した階段形状に限られるものではなく、複数の半導体チップ6を一方向のみに階段状に積層したり、またパッド配列辺が交互に逆方向となるように複数の半導体チップ6を積層する等、各種の積層形状を適用することができる。また、複数の半導体チップ6は外形辺を揃えて積層してもよい。この場合、後述する接続部材としての金属ワイヤは、複数の半導体チップ6間を接着する接着剤層内に埋め込まれる。さらに、半導体チップ6内に設けられた貫通電極を利用して、半導体チップ6間を微細な半田バンプで接続しつつ積層することも可能である。このように、半導体チップ6の積層形状や積層数は特に限定されるものではない。
第1のチップ群8を構成する複数の半導体チップ6の電極パッド7は、その近傍に位置する第1の内部電極3と金属ワイヤ(Auワイヤ等)10を介して電気的に接続されている。同様に、第2のチップ群9を構成する複数の半導体チップ6の電極パッド7は、その近傍に位置する第1の内部電極3と金属ワイヤ10を介して電気的に接続されている。半導体チップ6の電極パッド7と第1の内部電極3とを電気的に接続する接続部材は、金属ワイヤ10に限られるものではなく、インクジェット印刷等で形成した配線層(導体層)等であってもよく、また場合によっては上述した微細な半田バンプであってもよい。
第2の内部電極4上には、内部端子11としてスタッドバンプ12が形成されている。内部端子11は、第2の内部電極4から後述する封止樹脂層の表面まで導体パターンが達するように、配線基板2の第1の面2aから上方に向けて突出させて設けられたものである。図1に示す半導体装置1は、そのような突出形状を有する内部端子11として、複数のスタッドバンプ12を積層した多段スタッドバンプを備えている。スタッドバンプ12は、例えばAuワイヤの先端にAuボールを形成し、このAuボールを第2の内部電極4に圧着して接合した後、Auワイヤを切断することにより形成される。例えば、直径が30μmのAuワイヤの先端に形成されたAuボールをバンプ径が80μmとなるように圧着した場合、スタッドバンプ12の高さは約80μmとなる。
上述したような高さのスタッドバンプ12を複数段積層することによって、種々の高さを有する内部端子11を得ることができる。複数のスタッドバンプ12を有する多段スタッドバンプは、高さの調整が容易であると共に、その高さに比べて直径(バンプ径)が小さく、さらに形成ピッチも狭くできるため、半導体装置1の小型化に寄与するものである。例えば、図1に示したように、配線基板2上に厚さが10μmの接着剤を用いてチップ厚が40μm程度の半導体チップ6を4段に積層する場合、最上段の半導体チップ6に接続された金属ワイヤ10まで十分に封止するためには、封止樹脂層の厚さは300μm程度とする必要がある。この場合、バンプ径が80μm程度のスタッドバンプ12を4段に積層することで、高さが320μm程度の多段スタッドバンプが得られる。従って、第2の内部電極4上に形成された内部端子11が封止樹脂層の表面にまで到達する。
内部端子11は、図1に示す多段スタッドバンプに限られるものではない。半導体チップ6の厚さや積層数等に基づく積層高さ(配線基板2の第1の面2aから最上段の半導体チップ6の表面までの高さ)、またワイヤボンディング法等に基づく金属ワイヤ10のループ高さによっては、図2の第1の変形例に示すように、1段のスタッドバンプ12を用いた内部端子11を適用してもよい。内部端子11としてのスタッドバンプ12は1個でもよいし、また複数個を積層したものであってもよい。さらに、内部端子11はスタッドバンプ12に限らず、金属メッキ膜の積層体等を適用することも可能である。ただし、ある程度の高さを有する内部端子11を比較的小さい直径(占有面積)で実現できるため、スタッドバンプ12を用いた内部端子11を適用することが好ましい。
配線基板2の第1の面2a上には、半導体チップ6を金属ワイヤ10や内部端子11と共に封止する樹脂封止層13が形成されている。樹脂封止層13上には、内部端子11と電気的に接続された外部端子14が設けられている。半導体チップ6や金属ワイヤ10は、樹脂封止層13で完全に封止されている。内部端子11は樹脂封止層13上に設けられた外部端子14と電気的に接続するように、その一部が樹脂封止層13から露出している。樹脂封止層13は内部端子11の一部を露出させるように設けられている。このような樹脂封止層13は、例えば内部端子11を含めて全体を絶縁樹脂層で覆った後、絶縁樹脂層の表面をブレード等で研削加工したり、あるいはレーザ等で溶融加工することで、内部端子11の一部(頂部)を露出させることにより得ることができる。
外部端子14には、例えば半田ボールを用いる。このような外部端子14は、内部端子11の樹脂封止層13から露出した部分と電気的に接続するように、樹脂封止層13上に設けられている。内部端子11の露出部分と外部端子14とは、図示を省略した半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。外部端子14に用いる半田材料の代表例としては、Sn−Cu合金、Sn−Ag合金、Sn−Ag−Cu合金等のSn合金からなるPbフリー半田が挙げられる。また、半田ボールに代えて、半田材料のメッキ層等を用いて外部端子14を形成してもよい。
外部端子14は、例えば図3の第2変形例に示すように、樹脂封止層13の表面に設けた凹部15内に配置してもよい。この場合、内部端子11の一部は凹部15内に露出している。外部端子14は凹部15内に配置された半田ペースト等(図示せず)を用いて、内部端子11の露出部分と電気的に接続される。凹部15は外部端子14の位置決め部等として機能するため、外部端子14と内部端子11の露出部分との接続信頼性を高めることができる。凹部15の形状は、図3に示す両側面が壁面とされた溝状に限らず、図4の第2変形例に示すように一方の側面が開放された形状であってもよい。図4に示す凹部15は樹脂封止層13の端面の一部を除去するように形成されており、これにより一方の側面が開放状態とされた形状を有している。
第1の実施形態の半導体装置1においては、内部端子11にAu等からなるスタッドバンプ12を用いていると共に、外部端子14に半田ボールを用いている。このように、内部端子11と外部端子14とを異なる金属材料で形成し、さらに内部端子11に相対的に高融点の金属材料を適用すると共に、外部端子14に相対的に低融点の金属材料を適用することで、後述するPOP構造を形成する際の半導体装置1同士の電気的な接続性、また半導体装置1と実装基板等との電気的な接続性を維持しつつ、半導体装置1の小型化を図ることが可能となる。内部端子11には融点が500℃を超える第1の金属材料を用い、外部端子14には融点が500℃以下の第2の金属材料を用いる。
スタッドバンプ12に用いるAu(あるいはAu合金)は、融点が500℃を超える第1の金属材料の一例である。内部端子11を形成する第1の金属材料には、Au(融点:1063℃)やAu合金に限らず、Ag(融点:961℃)、Al(融点:660℃)、銅(融点:1083℃)、またはこれら金属を主成分として含む合金等を適用することができる。外部端子14を形成する第2の金属材料には、上述したPbフリー半田(融点:おおよそ210〜230℃)に限らず、Sn(融点:232℃)、Pb(融点:328℃)、In(融点:157℃)、Bi(融点:271℃)、Zn(融点:419℃)、またはこれら金属を主成分として含む合金等を適用することができる。
外部端子14を融点が500℃以下の第2の金属材料で形成することで、上述したように半導体装置1同士や半導体装置1と実装基板等との電気的な接続性を高めることができる。一方、内部端子11は融点が500℃を超える第1の金属材料で形成されているため、樹脂封止工程で軟化して直径が増大するようなことはない。さらに、外部端子14を溶融させる接続工程においても、内部端子11が溶融することはない。従って、内部端子11の形成ピッチを狭くすることができ、また内部端子11自体の外径等も小さくすることができる。これらによって、半導体装置1同士や半導体装置1と実装基板等との電気的な接続性を維持した上で、半導体装置1を小型化することが可能となる。
外部端子14を形成する第2の金属材料としては、半導体装置1の電気的な接続性を考慮して、Sn合金、Bi合金、Pb合金等からなる半田材料を使用することが好ましく、さらに環境負荷の低減等を考慮してSn合金やBi合金等を使用することが好ましい。内部端子11を形成する第1の金属材料は融点が500℃を超えるものであればよいが、上述したスタッドバンプ12の形成性等を考慮すると、AuやAu合金を使用することが好ましい。前述したように、スタッドバンプ12は高さの調整が容易であると共に、その高さに比べて直径(バンプ径)が小さく、また形成ピッチも狭くできるため、半導体装置1をより一層小型化することが可能となる。さらに、内部端子11の高さを直径等を増大させることなく高くすることで、半導体モジュールの小型化を妨げることなく、半導体チップ6の積層数の増加や入出力数の増大等に対応することが可能となる。
図5は第1の実施形態による半導体装置1の第4の変形例を示している。図5に示す半導体装置1において、最上段の半導体チップ6はチップ本体の表面に形成された電極パッド7と電気的に接続された再配線層16を有している。図5に示す半導体装置1は、第2の内部電極4上に形成された内部端子11Aに加えて、再配線層16上に形成された内部端子11Bを有している。内部端子11Bは内部端子11Aと同様にスタッドバンプ12を備えている。樹脂封止層13は凹部15A、15Bを有し、凹部15A内には内部端子11Aと電気的に接続された外部端子14Aが設けられ、凹部15B内には内部端子11Bと電気的に接続された外部端子14Bが設けられている。
図5に示す半導体装置1において、半導体チップ6の電極パッド7の一部は配線基板2の第1の配線層と第2の内部電極4上に形成された内部端子11Aとを介して外部端子14Aと電気的に接続されている。電極パッド7の他の一部は、再配線層16とその上に形成された内部端子11B、さらに必要に応じて配線基板2の第1の配線層を介して外部端子14Bと電気的に接続されている。このように、半導体チップ6と封止樹脂層13の表面に設けられる外部端子14とは、配線基板2の第2の内部電極4上に形成された内部端子11を介して電気的に接続されることに限らず、半導体チップ6の再配線層16上に形成された内部端子11を介して電気的に接続されていてもよい。
次に、第1の実施形態の半導体装置1を用いた半導体モジュールについて、図6を参照して説明する。図6に示すように、第1の実施形態の半導体モジュール21は、上述した第1の実施形態の半導体装置1を複数具備しており、これら複数の半導体装置1を積層したPOP構造を有している。図6に示す半導体モジュール21は、第1および第2の半導体装置1A、1Bを具備している。これら2個の半導体装置1A、1Bは、いずれも実施形態の半導体装置1を用いたものである。半導体装置1の積層数は2個に限定されるものではなく、3個もしくはそれ以上であってもよい。
第2の半導体装置1Bは、第1の半導体装置1A上に積層されている。第1および第2の半導体装置1A、1Bは、それぞれ外部端子14を下方に向けて配置されている。第2の半導体装置1Bの外部端子14は、第1の半導体装置1Aの外部電極5と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。このように、上段側の半導体装置1Bの半田ボール等を用いた外部端子14を使用して、POP構造における上下の半導体装置1A、1B間を接続することによって、半導体装置1A、1B間の電気的な接続信頼性を高めることができる。さらに、外部端子14は封止樹脂層13上に形成されているため、その大きさや形成ピッチは封止樹脂層内に半田ボール等を配置する場合に比べて小さくすることができる。
上下の半導体装置1A、1B間を接続する外部端子14の大きさや形成ピッチを減少させることで、外部端子14の設置数を増加させることが可能となる。すなわち、半導体モジュール21の形状を同一とした場合、多ピン化(入出力数の増大)に対応することができる。また、同一の入出力数を実現する場合、半導体モジュール21を小型化することができる。さらに、1つの半導体装置1における半導体チップ6の積層数を増加させる場合、言い換えると半導体チップ6の積層数に応じて封止樹脂層13の高さが高くなる場合においても、半導体モジュール20の小型化や多ピン化が実現可能となる。
半導体モジュール21を構成する半導体装置1の構成は、種々に変形が可能である。外部端子14は1列に設けることに限らず、2列もしくはそれ以上に設けてもよい。さらに、半導体モジュール21は同一構造の半導体装置1を積層したものに限らず、例えば最下段に専用の半導体装置を有していてもよい。最下段専用の半導体装置は、例えば半導体チップ6とは異なる半導体チップ、すなわち半導体チップ6がメモリチップである場合にはメモリコントローラチップ等を備えることができる。さらに、最下段専用の半導体装置には、受動部品等のチップ部品を配置してもよい。このような構成を採用することで、半導体モジュール21の高機能化を図ることができる。
第1の実施形態の半導体装置1は、例えば図7に示すように、単独で実装基板22に実装して使用することも可能である。すなわち、半導体装置1は半導体モジュールの一部として使用する場合に限らず、単独で半導体装置として使用してもよい。図7は半導体装置1を単独で実装基板22上に実装した状態を示しており、半導体装置1の外部端子14は実装基板22の配線層23と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。半導体装置1は通常のBGAパッケージと同様に使用することができる。この場合、配線基板2の第2の面2b側には配線層を設けなくてもよい。なお、接続部となる半田ボール(半導体装置1の外部端子14)は、場合によっては実装基板22の配線層23上に形成されていてもよい。
(第2の実施形態)
次に、第2の実施形態による半導体装置について、図8ないし図10を参照して説明する。図8は第2の実施形態による半導体装置を示す断面図、図9は第2の実施形態による半導体装置の第1の変形例を示す断面図、図10は第2の実施形態による半導体装置の第2の変形例を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図8に示す半導体装置31は、第1の実施形態と同様に配線基板2を具備している。配線基板2の第1の面2aには内部電極3を含む第1の配線層が設けられ、第2の面2bには外部電極5を含む第2の配線層が設けられている。
次に、第2の実施形態による半導体装置について、図8ないし図10を参照して説明する。図8は第2の実施形態による半導体装置を示す断面図、図9は第2の実施形態による半導体装置の第1の変形例を示す断面図、図10は第2の実施形態による半導体装置の第2の変形例を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図8に示す半導体装置31は、第1の実施形態と同様に配線基板2を具備している。配線基板2の第1の面2aには内部電極3を含む第1の配線層が設けられ、第2の面2bには外部電極5を含む第2の配線層が設けられている。
配線基板2の第1の面2a上には、複数の半導体チップ6が積層されている。半導体チップ6の積層構造等は、第1の実施形態と同様である。積層された半導体チップ6のうち、最上段の半導体チップ6Aを除く半導体チップ6の電極パッド7は、第1の実施形態と同様に、内部電極3と金属ワイヤ(Auワイヤ等)10を介して電気的に接続されている。最上段の半導体チップ6Aは、チップ本体の表面に形成された電極パッド7と、電極パッド7と電気的に接続された再配線層16とを有している。再配線層16は、内部電極3と金属ワイヤ(Auワイヤ等)10を介して電気的に接続されている。
最上段の半導体チップ6Aが有する再配線層16上には、第1の実施形態と同様なスタッドバンプ12を備える内部端子11が形成されている。内部端子11は、再配線層16から封止樹脂層13の表面まで導体パターンが達するように、半導体チップ6Aの表面から上方に向けて突出させて設けられたものである。樹脂封止層13は凹部15を有しており、凹部15内に内部端子11と電気的に接続された外部端子14が設けられている。内部端子11は外部端子14と電気的に接続することが可能なように、その一部が樹脂封止層13の凹部15内に露出している。図8に示す半導体装置31において、最上段の半導体チップ6Aを除く半導体チップ6の電極パッド7は、金属ワイヤ10と内部電極3を有する第1の配線層と再配線層16とを介して内部端子11と電気的に接続されており、さらに内部端子11を介して外部端子14と電気的に接続されている。
図8に示す半導体装置31において、外部端子14は凹部15内に露出する内部端子11の一部と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。スタッドバンプ12は、その形成方法に起因して先端が突出した形状を有している。図9の第1の変形例に示すように、スタッドバンプ12の先端突出部を、半田ボール等を用いた外部端子14に差し込むことによって、内部端子11と外部端子14とを接続してもよい。この場合、半田ペーストやフラックス等を用いることなく、内部端子11と外部端子14とを接続することができる。さらに、第2の実施形態においても、図9に示すように内部端子11として複数のスタッドバンプ12を積層した多段スタッドバンプを適用することができる。さらに、図10の第2の変形例に示すように、内部端子11の一部が露出する凹部15内に半田ペースト32を塗布し、半田ペースト32を介して内部端子11と外部端子14とを電気的に接続してもよい。
第2の実施形態の半導体装置31においても、第1の実施形態と同様に、内部端子11は融点が500℃を超える第1の金属材料で形成され、外部端子14は融点が500℃以下の第2の金属材料で形成されている。第1および第2の金属材料の具体例は、第1の実施形態と同様である。外部端子14を融点が500℃以下の第2の金属材料で形成することで、半導体装置31同士や半導体装置31と実装基板等との電気的な接続性を高めることができる。一方、内部端子11は融点が500℃を超える第1の金属材料で形成されているため、樹脂封止工程や外部端子14の接続工程で軟化もしくは溶融して直径が増大するようなことはない。従って、内部端子11の外径や形成ピッチ等を小さくすることができる。これらによって、半導体装置31同士や半導体装置31と実装基板等との電気的な接続性を維持した上で、半導体装置31を小型化することが可能となる。
次に、第2の実施形態の半導体装置31を用いた半導体モジュールについて、図11を参照して説明する。第2の実施形態の半導体モジュール41は、上述した第2の実施形態の半導体装置31を複数具備し、これら複数の半導体装置31を積層したPOP構造を有している。図11に示す半導体モジュール41は、第1および第2の半導体装置31A、31Bを具備している。半導体装置31A、31Bは、いずれも第2の実施形態の半導体装置31を用いたものである。半導体装置31の積層数は2個に限定されるものではなく、3個もしくはそれ以上であってもよい。
第2の半導体装置31Bは、第1の半導体装置31A上に積層されている。第1および第2の半導体装置31A、31Bは、それぞれ外部端子14を下方に向けて配置されている。第2の半導体装置31Bの外部端子14は、第1の半導体パッケージ1Aの外部電極5と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。第2の実施形態による半導体モジュール41も、第1の実施形態と同様に半導体装置31A、31B間の電気的な接続信頼性を高めることができる。さらに、外部端子14の設置数を増加させることが可能となる。これらによって、小型で入出力数の増大に対応させた半導体モジュール41を提供することができる。
第2の実施形態の半導体装置31は、図12に示すように、単独で実装基板22に実装して使用することも可能である。第1の実施形態と同様に、半導体装置31は半導体モジュールの一部として使用する場合に限らず、単独で半導体装置として使用してもよい。図12に示す半導体装置31の外部端子14は、通常のBGAパッケージと同様に、実装基板22の配線層23と半田ペーストやフラックス等を用いて、酸化膜を除去しながら電気的および機械的に接続されている。この場合、配線基板2の第2の面2b側には配線層を設けなくてもよい。なお、接続部となる半田ボール(半導体装置31の外部端子14)は、場合によっては実装基板22の配線層23上に形成されていてもよい。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,31…半導体装置、1A,1B,31A,31B…半導体パッケージ、2…配線基板、2a…第1の面、2b…第2の面、3…第1の内部電極、4…第2の内部電極、5…外部電極、6…半導体チップ、6A…最上段の半導体チップ、7…電極パッド、10…金属ワイヤ、11…内部端子、12…スタッドバンプ、13…封止樹脂層、14…外部端子、16…再配線層、21,41…半導体モジュール。
Claims (5)
- 第1の半導体装置と、
前記第1の半導体装置上に積層された第2の半導体装置とを具備する半導体モジュールであって、
前記第1および第2の半導体装置は、それぞれ
第1の内部電極と第2の内部電極とを含む第1の配線層を備える第1の面と、前記第1の配線層と電気的に接続され、かつ外部電極を含む第2の配線層を備える第2の面とを有する配線基板と、
前記配線基板の前記第1の面上に積層され、それぞれ電極パッドを有する複数の半導体チップと、
前記第1の内部電極と前記複数の半導体チップの前記電極パッドとを電気的に接続する接続部材と、
前記配線基板の前記第1の面から突出するように、前記第2の内部電極上に設けられた内部端子と、
前記複数の半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第1の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子は融点が500℃を超える金属材料を用いたスタッドバンプを備え、前記外部端子は融点が500℃以下の半田材料を用いた半田ボールを備え、
前記第1の半導体装置における前記外部電極と前記第2の半導体装置における前記外部端子とが電気的に接続されていることを特徴とする半導体モジュール。 - 第1の配線層を備える第1の面と、第2の面とを有する配線基板と、
前記配線基板の前記第1の面上に搭載され、電極パッドを有する半導体チップと、
前記第1の配線層と前記電極パッドとを電気的に接続する接続部材と、
前記配線基板の前記第1の面から突出するように、前記第1の配線層と電気的に接続しつつ前記第1の面上に設けられた内部端子と、
前記半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第1の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子には融点が500℃を超える第1の金属材料を用い、前記外部端子には融点が500℃以下の第2の金属材料を用いることを特徴とする半導体装置。 - 第1の配線層を備える第1の面と、第2の面とを有する配線基板と、
前記配線基板の前記第1の面上に搭載され、電極パッドと前記電極パッドと電気的に接続された再配線層とを有する半導体チップと、
前記第1の配線層と前記再配線層とを電気的に接続する接続部材と、
前記再配線層から突出するように前記再配線層上に設けられた内部端子と、
前記半導体チップを前記内部端子と共に封止するように、前記内部端子の一部を露出させつつ前記配線基板の前記第1の面上に設けられた封止樹脂層と、
前記封止樹脂層上に設けられ、前記内部端子の前記封止樹脂層から露出した部分と電気的に接続された外部端子とを具備し、
前記内部端子には融点が500℃を超える第1の金属材料を用い、前記外部端子には融点が500℃以下の第2の金属材料を用いることを特徴とする半導体装置。 - 前記配線基板の前記第2の面には、前記第1の配線層と電気的に接続され、外部電極を有する第2の配線層が設けられていることを特徴とする、請求項2または請求項3に記載の半導体装置。
- 請求項4に記載の第1の半導体装置と、
前記第1の半導体装置上に積層された請求項4に記載の第2の半導体装置とを具備し、
前記第1の半導体装置における前記外部電極と前記第2の半導体装置における前記外部端子とが電気的に接続されていることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067841A JP2013201218A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置とそれを用いた半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067841A JP2013201218A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置とそれを用いた半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201218A true JP2013201218A (ja) | 2013-10-03 |
Family
ID=49521241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067841A Pending JP2013201218A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置とそれを用いた半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201218A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192447A (ja) * | 2015-03-30 | 2016-11-10 | 株式会社東芝 | 半導体装置 |
JP2018503929A (ja) * | 2014-11-21 | 2018-02-08 | マイクロン テクノロジー, インク. | メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法 |
WO2023119450A1 (ja) * | 2021-12-21 | 2023-06-29 | ウルトラメモリ株式会社 | 半導体モジュール及び積層モジュール |
-
2012
- 2012-03-23 JP JP2012067841A patent/JP2013201218A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018503929A (ja) * | 2014-11-21 | 2018-02-08 | マイクロン テクノロジー, インク. | メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法 |
US10128217B2 (en) | 2014-11-21 | 2018-11-13 | Micron Technology, Inc. | Memory devices with controllers under memory packages and associated systems and methods |
US10727206B2 (en) | 2014-11-21 | 2020-07-28 | Micron Technology, Inc. | Memory devices with controllers under memory packages and associated systems and methods |
US11658154B2 (en) | 2014-11-21 | 2023-05-23 | Micron Technology, Inc. | Memory devices with controllers under memory packages and associated systems and methods |
JP2016192447A (ja) * | 2015-03-30 | 2016-11-10 | 株式会社東芝 | 半導体装置 |
US10115704B2 (en) | 2015-03-30 | 2018-10-30 | Toshiba Memory Corporation | Semiconductor device |
WO2023119450A1 (ja) * | 2021-12-21 | 2023-06-29 | ウルトラメモリ株式会社 | 半導体モジュール及び積層モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579690B2 (en) | Semiconductor package structure | |
CN107919345B (zh) | 芯片的叠层封装结构及叠层封装方法 | |
US20070254406A1 (en) | Method for manufacturing stacked package structure | |
KR101376378B1 (ko) | 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈 | |
KR101257218B1 (ko) | 패키지 온 패키지 및 이의 제조방법 | |
US20090045497A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007123595A (ja) | 半導体装置及びその実装構造 | |
JP2009094118A (ja) | リードフレーム、それを備える電子部品及びその製造方法 | |
JP5843803B2 (ja) | 半導体装置とその製造方法 | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
JP5358089B2 (ja) | 半導体装置 | |
KR100961309B1 (ko) | 반도체 패키지 | |
JP6419500B2 (ja) | 半導体パッケージ | |
JP2013201218A (ja) | 半導体装置とそれを用いた半導体モジュール | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
US8618637B2 (en) | Semiconductor package using through-electrodes having voids | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP2013175585A (ja) | 積層型半導体装置 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2006086150A (ja) | 半導体装置 | |
JP4398225B2 (ja) | 半導体装置 | |
JP2013197341A (ja) | 積層型半導体装置とその製造方法 | |
KR102472045B1 (ko) | 반도체 패키지 | |
JP5543071B2 (ja) | 半導体装置およびこれを有する半導体モジュール | |
JP4839384B2 (ja) | 半導体装置の製造方法 |