JP5843803B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5843803B2
JP5843803B2 JP2013061231A JP2013061231A JP5843803B2 JP 5843803 B2 JP5843803 B2 JP 5843803B2 JP 2013061231 A JP2013061231 A JP 2013061231A JP 2013061231 A JP2013061231 A JP 2013061231A JP 5843803 B2 JP5843803 B2 JP 5843803B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor
electrode pad
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013061231A
Other languages
English (en)
Other versions
JP2014187221A (ja
Inventor
昭吾 渡邉
昭吾 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013061231A priority Critical patent/JP5843803B2/ja
Priority to TW102129172A priority patent/TWI511249B/zh
Priority to CN201310364657.1A priority patent/CN104078439B/zh
Publication of JP2014187221A publication Critical patent/JP2014187221A/ja
Application granted granted Critical
Publication of JP5843803B2 publication Critical patent/JP5843803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、半導体装置とその製造方法に関する。
半導体装置の小型化や高機能化を実現するために、１つのパッケージ内に複数の半導体チップを積層して封止した積層型の半導体装置が実用化されている。例えば、半導体記憶装置では高容量化を図るために、メモリチップを配線基板上に多段に積層している。ワイヤボンディングを適用して配線基板とメモリチップとを電気的に接続する場合、各メモリチップの電極パッドを露出させるように、複数のメモリチップを階段状に積層した構造が適用される。さらに、半導体記憶装置自体の小型化を図るために、複数のメモリチップを階段状に積層した複数のチップ群を、例えば階段方向を逆方向にして、もしくはスペーサ等を介在させた上で階段方向を同方向にして積層した構造が採用されている。
複数の半導体チップ群を積層した構造を有する半導体装置では、例えば下側の半導体チップ群を構成する複数の半導体チップの電極パッド間を金属ワイヤで順に接続した後、最下段の半導体チップの電極パッドと配線基板の接続パッドとを金属ワイヤで接続することによって、複数の半導体チップと配線基板とを電気的に接続している。上側の半導体チップ群も同様であり、複数の半導体チップの電極パッド間を金属ワイヤで順に接続すると共に、最下段の半導体チップの電極パッドと配線基板の接続パッドとを金属ワイヤで電気的に接続している。最下段の半導体チップの電極パッドには、ノーマルボンディングおよびリバースボンディングのいずれにおいても、バンプボンディング、バンプ上へのステッチボンディング、ボールボンディングの３回のボンディング工程が実施される。
複数の半導体チップ群を積層した構造において、上側の半導体チップ群における最下段の半導体チップは、下側の半導体チップ群から外側に突出した状態で配置されることになる。このような下側の半導体チップ群からオーバーハングした最下段の半導体チップにバンプボンディング、バンプ上へのステッチボンディング、さらにステッチ上へのボールボンディングの３回のボンディング工程を連続して実施すると、ボンディング時の衝撃が蓄積されるだけでなく、ボンディング時にオーバーハング部分が撓むおそれがあることから、最下段の半導体チップにクラックや割れ等が生じやすくなる。このようなことから、オーバーハング状態の半導体チップのワイヤボンディング時におけるクラックや割れ等の発生を抑制することを可能にしたワイヤボンディング構造が求められている。
特開２０１０−１０９２０６号公報
本発明が解決しようとする課題は、オーバーハング状態の半導体チップのワイヤボンディング時におけるクラックや割れ等の発生を抑制することを可能にした半導体装置とその製造方法を提供することにある。
実施形態の半導体装置は、回路基材と、第１の電極パッドを有する少なくとも１個の第１の半導体チップを備え、前記回路基材上に搭載された第１のチップ群と、第２の電極パッドを有する３個以上の第２の半導体チップを備え、前記３個以上の第２の半導体チップは前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層されている第２のチップ群と、前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層とを具備する。前記第２の金属ワイヤは、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続されており、前記３個以上の前記第２の半導体チップの前記第２の電極パッドは、前記第２の金属ワイヤにより順に電気的に接続されており、前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドのうちの１つは、前記第２の金属ワイヤを介して前記回路基材と電気的に接続されている。
第１の実施形態による半導体装置を示す断面図である。 図１に示す半導体装置における第２のチップ群のワイヤボンディング構造の一部を拡大して示す断面図である。 図１に示す半導体装置の変形例を示す断面図である。 第２の実施形態による半導体装置を示す断面図である。 図４に示す半導体装置の変形例を示す断面図である。 第３の実施形態による半導体装置を示す断面図である。 図６に示す半導体装置の変形例を示す断面図である。 第４の実施形態による半導体装置の第１の例を示す断面図である。 第４の実施形態による半導体装置の第２の例を示す断面図である。
以下、実施形態の半導体装置とその製造方法について、図面を参照して説明する。
（第１の実施形態）
図１は第１の実施形態による半導体装置の構成を示す図である。図１に示す半導体装置１は、回路基材として配線基板２を具備している。配線基板２は、例えば絶縁樹脂基板やセラミックス基板等の表面や内部に配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂のような絶縁樹脂を使用したプリント配線板が挙げられる。回路基材としては、配線基板２に代えて、シリコンインターポーザやリードフレーム等を使用してもよい。配線基板２は、外部端子の形成面となる第１の表面２ａと、半導体チップの搭載面となる第２の表面２ｂとを有している。図１では図示を省略したが、配線基板２の第１の表面２ａにはＢＧＡパッケージ用の外部端子（半田ボール等による突起状端子）やＬＧＡパッケージ用の外部端子（金属めっき等による金属ランド）が形成される。
配線基板２の第２の表面２ｂには、ワイヤボンディング時のボンディング部となる接続パッド３Ａ、３Ｂが設けられている。接続パッド３Ａ、３Ｂの少なくとも一部は配線基板２の配線網（図示せず）を介して、配線基板２の第１の表面２ａに設けられる外部端子（図示せず）と電気的に接続されている。配線基板２の第２の表面２ｂには、第１の半導体チップ４Ａ、４Ｂ、４Ｃ、４Ｄが搭載されている。第１の半導体チップ４Ａ〜４Ｄは、第１のチップ群５を構成している。第１の半導体チップ４の搭載数は、特に限定されるものではなく、１個または２個以上のいずれであってもよい。第１の半導体チップ４Ａ〜４Ｄとしては、例えばＮＡＮＤ型フラッシュメモリのようなメモリチップが用いられるが、これに限られるものではない。後述する第２の半導体チップ９も同様である。
第１の半導体チップ４Ａ〜４Ｄは、それぞれ矩形状の同一形状を有し、トランジスタを含む回路等が形成された素子形成面に設けられた第１の電極パッド６を備えている。第１の電極パッド６は、第１の半導体チップ４の１つの外形辺に沿って配列されている。複数の第１の半導体チップ４Ａ〜４Ｄは、第１の電極パッド６が露出するように階段状に積層されている。すなわち、半導体チップ４Ａは配線基板２の第１の表面２ａに接着層７を介して接着されている。半導体チップ４Ｂ〜４Ｄは、それぞれ下段側の半導体チップ（４Ａ〜４Ｃ）の電極パッド６が露出するように、パッド配列辺と直交する方向にずらして下段側の半導体チップ（４Ａ〜４Ｃ）上に順に接着されている。
第１のチップ群５を構成する第１の半導体チップ４Ａ〜４Ｄの電極パッド６は、第１の金属ワイヤ（Ａｕワイヤ等）８を介して順に接続されている。さらに、第１のチップ群５における最下段の第１の半導体チップ４Ａの電極パッド６は、その近傍に位置する接続パッド３Ａと第１の金属ワイヤ８を介して電気的に接続されている。すなわち、第１の半導体チップ４Ａ〜４Ｄの電極パッド６は、金属ワイヤ８で順に中継ボンディングされ、さらに配線基板２の接続パッド３Ａと金属ワイヤ８を介して電気的に接続されている。
図１は第１の金属ワイヤ８による電極パッド６間および電極パッド６と接続パッド３Ａとの接続にリバースボンディングを適用した構造を示しているが、これに限られるものではない。第１の金属ワイヤ８はノーマルボンディングにより接続してもよい。リバースボンディングとは、下側に配置された接続部にボールボンディングし、金属ワイヤをルーピングした後に上側に配置された接続部にステッチボンディングする工程である。ノーマルボンディングとは、上側に配置された接続部にボールボンディングし、金属ワイヤをルーピングした後に下側に配置された接続部にステッチボンディングする工程である。
第１のチップ群５上には、複数の第２の半導体チップ９Ａ、９Ｂ、９Ｃ、９Ｄが積層されて搭載されている。第２の半導体チップ９Ａ〜９Ｄは、第２のチップ群１０を構成している。第２の半導体チップ９の積層数は複数であればよく、その数に限定されるものではない。ただし、半導体チップ９の積層数の増加による高容量化等の高機能化、さらに後述する中継ボンディングの構成的な特徴や効果等を得る上で、半導体チップ９の積層数は３個以上であることが好ましい。第２の半導体チップ９Ａ〜９Ｄは、それぞれ矩形状の同一形状を有し、素子形成面に設けられた第２の電極パッド１１を備えている。第２の電極パッド１１は、第２の半導体チップ９の１つの外形辺に沿って配列されている。
第２の半導体チップ９Ａ〜９Ｄは、第２の電極パッド１１が露出するように階段状に積層されている。第２のチップ群１０の階段方向は、第１のチップ群５の階段方向とは逆方向とされている。第２の半導体チップ９Ａ〜９Ｄのパッド配列辺は、第１のチップ群５を構成する半導体チップ４Ａ〜４Ｄのパッド配列辺とは反対方向を向いている。すなわち、半導体チップ９Ａはパッド配列辺を第１のチップ群５とは反対方向に向けて、第１のチップ群５上に接着層１２を介して接着されている。半導体チップ９Ｂ〜９Ｄは、それぞれ下段側の半導体チップ（９Ａ〜９Ｃ）の電極パッド１１が露出するように、パッド配列辺を半導体チップ９Ａと同方向に向け、かつパッド配列辺と直交する方向にずらして、下段側の半導体チップ（９Ａ〜９Ｃ）上に順に接着されている。
複数の第２の半導体チップ９Ａ〜９Ｄを第１のチップ群５上に階段方向を逆方向にして積層する場合、第１のチップ群５における最上段の第１の半導体チップ４Ｄの電極パッド６が露出するように、第２のチップ群１０はそのうちの最下段の第２の半導体チップ９Ａの電極パッド１１が設けられたパッド配列辺側の端部を、第１のチップ群５から外側に庇状に突出させた状態、いわゆるオーバーハングさせた状態で配置される。電極パッド１１の形成部位が第１のチップ群５、具体的にはそのうちの最上段の第１の半導体チップ４Ｄからオーバーハングした第２の半導体チップ９Ａは、電極パッド１１の下側が中空状態であり、電極パッド１１にワイヤボンディングした際に撓みやすいため、クラックや割れ等が生じる可能性が他の第２の半導体チップ９Ｂ〜９Ｄに比べて高い。
第１の実施形態の半導体装置１においては、最下段の半導体チップ９Ａのワイヤボンディング時におけるクラックや割れ等を抑制するために、最下段の半導体チップ９Ａの電極パッド１１には１度のボールボンディングにより第２の金属ワイヤ１３が接続されている。具体的には、図２にワイヤボンディング構造の一部を拡大して示すように、最下段の半導体チップ９Ａの電極パッド１１へのワイヤボンディングの前工程として、２段目の半導体チップ９Ｂの電極パッド１１にバンプボンディングを実施して、電極パッド１１上にバンプ（Ａｕ等の金属ワイヤ１３の構成材料からなるバンプ）１４を形成する。次いで、最下段の半導体チップ９Ａの電極パッド１１に金属ワイヤ１３をボールボンディング（Ｂ）し、金属ワイヤ１３をルーピングした後に、２段目の半導体チップ９Ｂの電極パッド１１上に形成されたバンプ１３にステッチボンディング（Ｓ）する。
最下段の半導体チップ９Ａと２段目の半導体チップ９Ｂとの接続工程と同様に、３段目の半導体チップ９Ｃの電極パッド１１上にバンプ１４を形成する。次いで、金属ワイヤ１３がステッチボンディング（Ｓ）された２段目の半導体チップ９Ｂの電極パッド１１に金属ワイヤ１３をボールボンディング（Ｂ）し、金属ワイヤ１３をルーピングした後に、３段目の半導体チップ９Ｃの電極パッド１１上に形成されたバンプ１３にステッチボンディング（Ｓ）する。さらに、３段目の半導体チップ９Ｃの電極パッド１１と４段目の半導体チップ９Ｄの電極パッド１１とを、同様にして金属ワイヤ１３で接続する。
このように、最下段の半導体チップ９Ａの電極パッド１１から最上段の半導体チップ９Ｄの電極パッド１１まで順にリバースボンディングを実施することによって、半導体チップ９Ａ〜９Ｄの電極パッド１１を金属ワイヤ１３で順に接続する。すなわち、最下段の半導体チップ９Ａの電極パッド１１から最上段の半導体チップ９Ｄの電極パッド１１までを、金属ワイヤ１３で中継ボンディングする。ここで、ボールボンディングとは金属ワイヤ１３の先端に形成されたボール部を接続する工程である。ステッチボンディングとは、金属ワイヤ１３をバンプ１２に接続する工程である。バンプボンディングとは、金属ワイヤ１３の先端に形成されたボール部を接続した後に金属ワイヤ１３をボール部から切断してバンプ１３を形成する工程である。
中継ボンディングされた半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続は、最下段の半導体チップ９Ａを除く半導体チップ９Ｂ〜９Ｄの電極パッド１１を介して実施する。図１に示す半導体装置１において、配線基板２との接続用の金属ワイヤ１３の一端は、３段目の半導体チップ９Ｃからの金属ワイヤ１３がステッチボンディング（Ｓ）された４段目の半導体チップ９Ｄの電極パッド１１にボールボンディング（Ｂ）されており、他端は配線基板２の接続パッド３Ｂにステッチボンディング（Ｓ）されている。図１は半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続にノーマルボンディングを適用した状態を示している。
半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続は、ノーマルボンディングに限られるものではない。図３に示すように、半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続にリバースボンディングを適用してもよい。図３に示す半導体装置１において、配線基板２との接続用の金属ワイヤ１３の一端は、配線基板２の接続パッド３Ｂにボールボンディング（Ｂ）されており、他端は４段目の半導体チップ９Ｄの電極パッド１１のステッチボンディング（Ｓ）上に形成されたバンプ１３にステッチボンディング（Ｓ）されている。
第１および第２のチップ群５、１０が搭載された配線基板２の第２の表面２ｂ上には、例えばエポキシ樹脂のような熱硬化性樹脂を用いた封止樹脂層１５がモールド成形されている。すなわち、第１のチップ群５を構成する第１の半導体チップ４Ａ〜４Ｄおよび第２のチップ群１０を構成する第２の半導体チップ９Ａ〜９Ｄは、第１および第２の金属ワイヤ８、１３等と共に封止樹脂層１５で一体的に封止されている。これら各構成要素によって、第１の実施形態の半導体装置１が構成されている。
第１の実施形態の半導体装置１においては、半導体チップ９Ａの電極パッド１１から半導体チップ９Ｄの電極パッド１１までの中継ボンディングにリバースボンディングを適用し、その上で中継ボンディングされた半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続に、最下段の半導体チップ９Ａを除く半導体チップ９Ｂ〜９Ｄのいずれかの電極パッド１１、具体的には最上段の半導体チップ９Ｄの電極パッド１１を使用している。第１のチップ群５からオーバーハングした最下段の半導体チップ９Ａの電極パッド１１には、中継ボンディング時における１度のボールボンディングが実施されている。すなわち、金属ワイヤ１３は最下段の半導体チップ９Ａの第２の電極パッド１１に１度のボールボンディングにより接続されている。
オーバーハングした最下段の半導体チップ９Ａの電極パッド１１に対する金属ワイヤ１３のボンディング工程（ボールボンディング、ステッチボンディング、およびバンプボンディングを含む金属ワイヤ１３の全てのボンディング工程）を１度とすることによって、最下段の半導体チップ９Ａのボンディング時における衝撃が緩和される。さらに、ボンディング時における最下段の半導体チップ９Ａの撓みの影響も小さくなる。すなわち、ボンディング時に半導体チップ９Ａが繰り返し撓むことで、疲労等が蓄積することが防止される。従って、ワイヤボンディング時における最下段の半導体チップ９Ａのクラックや割れ等の発生を抑制することが可能となる。言い換えると、階段方向が逆方向の複数のチップ群５、１０を備える半導体装置１を歩留りよく製造することができ、さらに半導体装置１の信頼性を高めることが可能になる。
加えて、ワイヤボンディング時における半導体チップ９Ａの撓みは、その厚さを５０μｍ以下、さらには３０μｍ程度というように薄肉化した場合に顕著になる。そこで、オーバーハングチップ（第２の半導体チップ９Ａ）のワイヤボンディング時における撓みを抑制するために、第２のチップ群１０内のオーバーハングチップ９Ａの厚さのみを厚くする場合がある。ただし、オーバーハングチップ９Ａの厚さを厚くすることで、第２のチップ群１０の厚さ、ひいては半導体装置１の厚さも厚くなる。これは半導体装置１の小型化や薄型化を阻害する要因となる。実施形態の半導体装置１においては、オーバーハングした半導体チップ９Ａのボンディング時における衝撃や撓みが軽減されるため、半導体チップ９Ａの厚さを他の半導体チップ９Ｂ〜９Ｄと同等（例えば３０〜５０μｍ程度）とした場合においても、半導体チップ９Ａのクラックや割れ等を抑制することができる。従って、半導体装置１のより一層の小型化や薄型化を図ることが可能になる。
（第２の実施形態）
次に、第２の実施形態による半導体装置２１の構成を、図４および図５を参照して説明する。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。第２の実施形態による半導体装置２１は、第１の実施形態と同様に、中継ボンディングされた半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続を、最下段の半導体チップ９Ａを除く半導体チップ９Ｂ〜９Ｄのいずれかの電極パッド１１を介して実施している。ただし、第２の実施形態では配線基板２の接続パッド３Ｂとの電気的な接続に、最下段の半導体チップ９Ａと最上段の半導体チップ９Ｄとの間の半導体チップ（９Ｂ、９Ｃ）の電極パッド１１を使用している。
図４および図５は２段目の半導体チップ９Ｂの電極パッド１１を配線基板２の接続パッド３Ｂと金属ワイヤ１３を介して電気的に接続した状態を示している。３段目の半導体チップ９Ｂの電極パッド１１を使用する場合も、後述する中継ボンディングにおけるリバースボンディングとノーマルボンディングの切替え位置が変わるだけで、基本的には同様な構成を適用して３段目の半導体チップ９Ｃの電極パッド１１と配線基板２の接続パッド３Ｂとを電気的に接続することができる。第２の実施形態の半導体装置２１において、配線基板２や第１のチップ群５の構成は第１の実施形態と同一である。
第２の実施形態の半導体装置２１は、第１の実施形態と同様に、第２の電極パッド１１を露出させるように、階段状に積層された複数の第２の半導体チップ９Ａ〜９Ｄを有する第２のチップ群１０を備えている。第２のチップ群１０における半導体チップ９Ａ〜９Ｄの積層構造等は第１の実施形態と同様であり、第２のチップ群１０の階段方向は第１のチップ群５の階段方向とは逆方向とされている。第２のチップ群１０における最下段の半導体チップ９Ａは、電極パッド１１が設けられたパッド配列辺側の端部が第１のチップ群５から外側に庇状に突出した状態、いわゆるオーバーハングした状態で配置されている。従って、最下段の半導体チップ９Ａにおける電極パッド１１の形成部位は、第１のチップ群５（最上段の第１の半導体チップ４Ｄ）からオーバーハングしている。
第２の実施形態の半導体装置２１においても、最下段の半導体チップ９Ａのワイヤボンディング時におけるクラックや割れ等を抑制するために、最下段の半導体チップ９Ａの電極パッド１１には１度のボールボンディングにより第２の金属ワイヤ１３が接続されている。すなわち、最下段の半導体チップ９Ａの電極パッド１１と２段目の半導体チップ９Ｂの電極パッド１１とは、リバースボンディングにより接続されている。最上段の半導体チップ９Ｄの電極パッド１１から２段目の半導体チップ９Ｂの電極パッド１１までは、ノーマルボンディングで順に接続されている。その上で、２段目の半導体チップ９Ｂの電極パッド１１と配線基板２の接続パッド３Ｂとが電気的に接続されている。
最下段の半導体チップ９Ａの電極パッド１１と２段目の半導体チップ９Ｂの電極パッド１１とのリバースボンディングは、第１の実施形態と同様に実施する。具体的には、２段目の半導体チップ９Ｂの電極パッド１１にバンプボンディングを実施して、電極パッド１１上にバンプ１４を形成する。最下段の半導体チップ９Ａの電極パッド１１に金属ワイヤ１３をボールボンディング（Ｂ）し、金属ワイヤ１３をルーピングした後に、２段目の半導体チップ９Ｂの電極パッド１１上に形成されたバンプ１４にステッチボンディング（Ｓ）する。４段目の半導体チップ９Ｄの電極パッド１１から２段目の半導体チップ９Ｂの電極パッド１１までのノーマルボンディングは以下のように実施する。
すなわち、３段目の半導体チップ９Ｃの電極パッド１１にバンプボンディングしてバンプ１４を形成する。次いで、４段目の半導体チップ９Ｂの電極パッド１１に金属ワイヤ１３をボールボンディング（Ｂ）し、金属ワイヤ１３をルーピングした後に、３段目の半導体チップ９Ｃの電極パッド１１上に形成されたバンプ１４にステッチボンディング（Ｓ）する。３段目の半導体チップ９Ｃの電極パッド１１と２段目の半導体チップ９Ｂの電極パッド１１とを、同様にして金属ワイヤ１３で接続する。２段目の半導体チップ９Ｂの電極パッド１１に対するステッチボンディング（Ｓ）は、最下段の半導体チップ９Ａの電極パッド１１に接続された金属ワイヤ１３のステッチボンディング（Ｓ）上に実施する。最下段の半導体チップ９Ａからのステッチボンディング（Ｓ）上にバンプを形成した後に、３段目の半導体チップ９Ｂからのステッチボンディング（Ｓ）を実施してもよい。
最下段の半導体チップ９Ａの電極パッド１１と２段目の半導体チップ９Ｂの電極パッド１１との間をリバースボンディングで接続し、４段目の半導体チップ９Ｄの電極パッド１１から２段目の半導体チップ９Ｂの電極パッド１１までをノーマルボンディングにより順に接続することによって、最下段の半導体チップ９Ａの電極パッド１１から４段目の半導体チップ９Ｄの電極パッド１１までを中継ボンディングする。そして、中継ボンディングされた半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとを、２段目の半導体チップ９Ｂの電極パッド１１を介して電気的に接続する。
図４に示す半導体装置２１において、配線基板２との接続用の金属ワイヤ１３の一端は、最下段の半導体チップ９Ａからの金属ワイヤ１３および３段目の半導体チップ９Ｃからの金属ワイヤ１３がステッチボンディング（Ｓ）された２段目の半導体チップ９Ｂの電極パッド１１にボールボンディング（Ｂ）されており、他端は配線基板２の接続パッド３Ｂにステッチボンディング（Ｓ）されている。図４は半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続にノーマルボンディングを適用した状態を示している。図５に示すように、半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続にリバースボンディングを適用してもよい。
第１および第２のチップ群５、１０が搭載された配線基板２の第２の表面２ｂ上には、例えばエポキシ樹脂のような熱硬化性樹脂を用いた封止樹脂層１５がモールド成形されている。すなわち、第１のチップ群５を構成する第１の半導体チップ４Ａ〜４Ｄおよび第２のチップ群１０を構成する第２の半導体チップ９Ａ〜９Ｄは、第１および第２の金属ワイヤ８、１３等と共に封止樹脂層１５で一体的に封止されている。これら各構成要素によって、第２の実施形態の半導体装置２１が構成されている。
第２の実施形態の半導体装置２１においては、半導体チップ９Ａの電極パッド１１から半導体チップ９Ｄの電極パッド１１までを中継ボンディングし、その上で中継ボンディングされた半導体チップ９Ａ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとの電気的な接続に、最下段の半導体チップ９Ａを除く半導体チップ９Ｂ〜９Ｄのいずれかの電極パッド１１、具体的には２段目の半導体チップ９Ｂの電極パッド１１を使用している。第１のチップ群５からオーバーハングした最下段の半導体チップ９Ａの電極パッド１１には、中継ボンディング時における１度のボールボンディングが実施されている。
オーバーハングした半導体チップ９Ａの電極パッド１１に対する金属ワイヤ１３のボンディング工程を１度とすることによって、最下段の半導体チップ９Ａのボンディング時における衝撃が緩和され、さらに撓みの繰り返しによる疲労の蓄積が防止される。従って、ワイヤボンディング時における最下段の半導体チップ９Ａのクラックや割れ等の発生を抑制することが可能となる。言い換えると、階段方向が逆方向の複数のチップ群５、１０を備える半導体装置２１を歩留りよく製造することができ、さらに半導体装置２１の信頼性を高めることが可能になる。加えて、最下段の半導体チップ９Ａの厚さを他の半導体チップ９Ｂ〜９Ｄと同等（例えば３０〜５０μｍ程度）とした場合においても、半導体チップ９Ａのクラックや割れ等を抑制することができる。従って、半導体装置２１のより一層の小型化や薄型化を図ることが可能になる。
（第３の実施形態）
次に、第３の実施形態による半導体装置３１の構成を、図６および図７を参照して説明する。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。第３の実施形態による半導体装置３１は、２段目の半導体チップ９Ｂの電極パッド１１から４段目の半導体チップ９Ｄの電極パッド１１までを中継ボンディングし、最下段の半導体チップ９Ａの電極パッド１１と中継ボンディングした半導体チップ９Ｂ〜９Ｄの電極パッド１１とを、別々に配線基板２の接続パッド３Ｂとの電気的に接続した構造を有している。なお、第２の実施形態と同様に、第３の実施形態の半導体装置３１における配線基板２や第１のチップ群５の構成、さらに第２のチップ群１０におけるオーバーハング構造を含む半導体チップ９Ａ〜９Ｄの積層構造等は、第１の実施形態と同一である。
図６に示す半導体装置３１において、最下段の半導体チップ９Ａの電極パッド１１と配線基板２の接続パッド３Ｂとは、金属ワイヤ１３のノーマルボンディングにより接続されている。すなわち、金属ワイヤ１３の一端は、最下段の半導体チップ９Ａの電極パッド１１にボールボンディング（Ｂ）されており、他端は配線基板２の接続パッド３Ｂにステッチボンディング（Ｓ）されている。一方、４段目の半導体チップ９Ｄの電極パッド１１から２段目の半導体チップ９Ｂの電極パッド１１までは、金属ワイヤ１３のノーマルボンディングにより中継ボンディングされている。中継ボンディングにおけるノーマルボンディングは、第２の実施形態と同様にして実施される。
中継ボンディングされた半導体チップ９Ｂ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとは、２段目の半導体チップ９Ｂの電極パッド１１を介して電気的に接続される。図６に示す半導体装置３１において、２段目の半導体チップ９Ｂの電極パッド１１と配線基板２の接続パッド３Ｂとは、ノーマルボンディングされた金属ワイヤ１３により接続されている。すなわち、半導体チップ９Ｄ〜９Ｂの電極パッド１１および配線基板２の接続パッド３Ｂは、金属ワイヤ１３のノーマルボンディングで順に接続されている。配線基板２の接続パッド３Ｂと半導体チップ９Ｂ〜９Ｄの電極パッド１１との接続には、図７に示すように金属ワイヤ１３のリバースボンディングを適用してもよい。図７に示す半導体装置３１において、配線基板２の接続パッド３Ｂおよび半導体チップ９Ｂ〜９Ｄの電極パッド１１は、金属ワイヤ１３のリバースボンディングで順に接続されている。
第１および第２のチップ群５、１０が搭載された配線基板２の第２の表面２ｂ上には、例えばエポキシ樹脂のような熱硬化性樹脂を用いた封止樹脂層１５がモールド成形されている。すなわち、第１のチップ群５を構成する第１の半導体チップ４Ａ〜４Ｄおよび第２のチップ群１０を構成する第２の半導体チップ９Ａ〜９Ｄは、第１および第２の金属ワイヤ８、１３等と共に封止樹脂層１５で一体的に封止されている。これら各構成要素によって、第３の実施形態の半導体装置３１が構成されている。
第３の実施形態の半導体装置３１においては、最下段の半導体チップ９Ａの電極パッド１１と配線基板２の接続パッド３Ｂとを金属ワイヤ１３のノーマルボンディングにより接続し、その上で中継ボンディングされた半導体チップ９Ｂ〜９Ｄの電極パッド１１と配線基板２の接続パッド３Ｂとを、最下段の半導体チップ９Ａとは別に金属ワイヤ１３で接続している。第２のチップ群１０におけるオーバーハングした最下段の半導体チップ９Ａの電極パッド１１には、配線基板２の接続パッド３Ｂとのワイヤボンディング時における１度のボールボンディングが実施されている。
オーバーハングした半導体チップ９Ａの電極パッド１１に対する金属ワイヤ１３のボンディング工程を１度とすることによって、最下段の半導体チップ９Ａのボンディング時における衝撃が緩和され、さらに撓みの繰り返しによる疲労の蓄積が防止される。従って、最下段の半導体チップ９Ａのクラックや割れ等の発生を抑制することが可能となる。言い換えると、階段方向が逆方向の複数のチップ群５、１０を備える半導体装置３１を歩留りよく製造することができ、さらに半導体装置３１の信頼性を高めることが可能になる。加えて、半導体チップ９Ａの厚さを他の半導体チップ９Ｂ〜９Ｄと同等（例えば３０〜５０μｍ程度）とした場合においても、半導体チップ９Ａのクラックや割れ等が抑制される。従って、半導体装置３１のより一層の小型化や薄型化を図ることが可能となる。
（第４の実施形態）
次に、第４の実施形態による半導体装置４１の構成を、図８および図９を参照して説明する。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。第１ないし第３の実施形態では、第２のチップ群１０の階段方向を第１のチップ群５の階段方向を逆にした構造を説明したが、第２のチップ群１０における最下段の半導体チップ９Ａが第１のチップ群５からオーバーハングする構造は、これに限られるものではない。第４の実施形態による半導体装置４１は、第１のチップ群５上にスペーサ層４２（４２Ａ、４２Ｂ）を介して第２のチップ群１０を積層した構造を備えている。
図８に示す半導体装置４１はスペーサ層４２として、第１の半導体チップ４Ａ〜４Ｄの電極パッド１１（特に最上段の半導体チップ４Ｄの電極パッド１１）に接続された金属ワイヤ８を取り込むことが可能な絶縁樹脂層４２Ａを備えている。絶縁樹脂層４２Ａはスペーサ層としての機能に加えて、第２のチップ群１０における最下段の半導体チップ９Ａの接着層として機能を併せ持つものである。スペーサ層４２は、図８に示す絶縁樹脂層４２Ａに代えて、図９に示すように一般的なチップスペーサ４２Ｂであってもよい。第４の実施形態による半導体装置４１は、スペーサ層４２（４２Ａ、４２Ｂ）を介在させることによって、第１のチップ群５と第２のチップ群１０との階段方向を同一としている。
上述したチップ群５、１０の積層構造においても、第２のチップ群１０における最下段の半導体チップ９Ａは、電極パッド１１が設けられたパッド配列辺側の端部が第１のチップ群５から外側にオーバーハングした状態で配置される。第１ないし第３の実施形態で詳述した構造、すなわちオーバーハングした半導体チップ９Ａの電極パッド１１に１度のボールボンディングが実施されるボンディング構造は、第１のチップ群５と第２のチップ群１０とを、スペーサ層４２を介して積層した場合においても有効に適用される。従って、第１ないし第３の実施形態と同様な効果を得ることができる。なお、図８および図９には第２のチップ群１０のボンディング構造として第１の実施形態と同様な構造を示したが、当然ながら第２および第３の実施形態のボンディング構造であってもよい。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２１，３１，４１…半導体装置、２…配線基板、３Ａ，３Ｂ…接続パッド、４Ａ，４Ｂ，４Ｃ，４Ｄ…第１の半導体チップ、５…第１のチップ群、６，１１…電極パッド、８…第１の金属ワイヤ、９Ａ，９Ｂ，９Ｃ，９Ｄ…第２の半導体チップ、１０…第２のチップ群、１３…第２の金属ワイヤ、１４…バンプ。

Claims (5)

  1. 回路基材と、
    第１の電極パッドを有する少なくとも１個の第１の半導体チップを備え、前記回路基材上に搭載された第１のチップ群と、
    第２の電極パッドを有する３個以上の第２の半導体チップを備え、前記３個以上の第２の半導体チップは前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層されている第２のチップ群と、
    前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、
    前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層とを具備し、
    前記第２の金属ワイヤは、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続されており、
    前記３個以上の前記第２の半導体チップの前記第２の電極パッドは、下段側の第２の半導体チップの前記第２の電極パッドにボールボンディングされ、かつ上段側の第２の半導体チップの前記第２の電極パッドにバンプを介してステッチボンディングされた前記第２の金属ワイヤにより順に電気的に接続されており、
    前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドのうちの１つは、前記第２の金属ワイヤを介して前記回路基材と電気的に接続されている、半導体装置。
  2. 回路基材と、
    第１の電極パッドを有する少なくとも１個の第１の半導体チップを備え、前記回路基材上に搭載された第１のチップ群と、
    第２の電極パッドを有する３個以上の第２の半導体チップを備え、前記３個以上の第２の半導体チップは前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層されている第２のチップ群と、
    前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、
    前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層とを具備し、
    前記第２の金属ワイヤは、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続されており、
    前記３個以上の前記第２の半導体チップの前記第２の電極パッドは、前記第２の金属ワイヤにより順に電気的に接続されており、
    前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドのうちの１つは、前記第２の金属ワイヤを介して前記回路基材と電気的に接続されている、半導体装置。
  3. 回路基材と、
    第１の電極パッドを有する少なくとも１個の第１の半導体チップを備え、前記回路基材上に搭載された第１のチップ群と、
    第２の電極パッドを有する３個以上の第２の半導体チップを備え、前記３個以上の第２の半導体チップは前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層されている第２のチップ群と、
    前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、
    前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層とを具備し、
    前記第２の金属ワイヤは、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続されており、
    前記最下段の第２の半導体チップの前記第２の電極パッドは、前記第２の金属ワイヤを介して前記回路基材と電気的に接続されており、
    前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドは、前記第２の金属ワイヤにより順に電気的に接続されており、かつ前記第２の電極パッドのうちの１つが前記第２の金属ワイヤを介して前記回路基材と電気的に接続されている、半導体装置。
  4. 回路基材を用意する工程と、
    第１の電極パッドを有する少なくとも１個の第１の半導体チップを備える第１のチップ群を、前記回路基材上に搭載する工程と、
    前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを第１の金属ワイヤを介して電気的に接続する工程と、
    第２の電極パッドを有する３個以上の第２の半導体チップを備える第２のチップ群を、前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層する工程と、
    前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを第２の金属ワイヤを介して電気的に接続する工程と、
    前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層を形成する工程とを具備し、
    前記第２の金属ワイヤを、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続し、
    前記３個以上の前記第２の半導体チップの前記第２の電極パッドを、前記第２の金属ワイヤにより順に電気的に接続し、
    前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドのうちの１つを、前記第２の金属ワイヤを介して前記回路基材と電気的に接続する、半導体装置の製造方法。
  5. 回路基材を用意する工程と、
    第１の電極パッドを有する少なくとも１個の第１の半導体チップを備える第１のチップ群を、前記回路基材上に搭載する工程と、
    前記回路基材と前記第１の半導体チップの前記第１の電極パッドとを第１の金属ワイヤを介して電気的に接続する工程と、
    第２の電極パッドを有する３個以上の第２の半導体チップを備える第２のチップ群を、前記第２の電極パッドが露出し、かつ最下段の第２の半導体チップが前記第１のチップ群から突出するように、前記第１のチップ群上に階段状に積層する工程と、
    前記回路基材と前記第２の半導体チップの前記第２の電極パッドとを第２の金属ワイヤを介して電気的に接続する工程と、
    前記第１および第２のチップ群を前記第１および第２の金属ワイヤと共に封止する封止樹脂層を形成する工程とを具備し、
    前記第２の金属ワイヤを、前記最下段の第２の半導体チップの前記第２の電極パッドに対して、１度のボールボンディングのみにより接続し、
    前記最下段の第２の半導体チップの前記第２の電極パッドを、前記第２の金属ワイヤを介して前記回路基材と電気的に接続し、
    前記最下段の第２の半導体チップを除く第２の半導体チップの前記第２の電極パッドを、前記第２の金属ワイヤにより順に電気的に接続し、かつ前記第２の電極パッドのうちの１つを前記第２の金属ワイヤを介して前記回路基材と電気的に接続する、半導体装置の製造方法。
JP2013061231A 2013-03-25 2013-03-25 半導体装置とその製造方法 Active JP5843803B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013061231A JP5843803B2 (ja) 2013-03-25 2013-03-25 半導体装置とその製造方法
TW102129172A TWI511249B (zh) 2013-03-25 2013-08-14 Semiconductor device and manufacturing method thereof
CN201310364657.1A CN104078439B (zh) 2013-03-25 2013-08-20 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061231A JP5843803B2 (ja) 2013-03-25 2013-03-25 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2014187221A JP2014187221A (ja) 2014-10-02
JP5843803B2 true JP5843803B2 (ja) 2016-01-13

Family

ID=51599619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061231A Active JP5843803B2 (ja) 2013-03-25 2013-03-25 半導体装置とその製造方法

Country Status (3)

Country Link
JP (1) JP5843803B2 (ja)
CN (1) CN104078439B (ja)
TW (1) TWI511249B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
JP6293694B2 (ja) * 2015-03-16 2018-03-14 東芝メモリ株式会社 半導体記憶装置
KR102499954B1 (ko) 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
CN109755182A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 芯片堆叠封装结构及其形成方法
JP7042713B2 (ja) 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2020035957A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 半導体装置
CN109872982A (zh) * 2019-03-08 2019-06-11 东莞记忆存储科技有限公司 半导体多层晶粒堆叠模块及其焊接方法
CN112198598A (zh) * 2020-11-13 2021-01-08 亨通洛克利科技有限公司 一种光模块结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
TW201123320A (en) * 2009-12-29 2011-07-01 Powertech Technology Inc Making method and device of outer lead type semiconductor package for reducing thickness of die pad
TWM412461U (en) * 2011-04-11 2011-09-21 Kun Yuan Technology Co Ltd Stacked multi-chip package structure
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
KR101909203B1 (ko) * 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
CN102790042B (zh) * 2012-07-12 2015-11-18 日月光半导体制造股份有限公司 半导体芯片堆叠构造

Also Published As

Publication number Publication date
TW201438165A (zh) 2014-10-01
CN104078439B (zh) 2017-04-19
CN104078439A (zh) 2014-10-01
TWI511249B (zh) 2015-12-01
JP2014187221A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5843803B2 (ja) 半導体装置とその製造方法
JP5840479B2 (ja) 半導体装置およびその製造方法
TW200919700A (en) Semiconductor device
JP2009054747A (ja) 半導体装置及びその製造方法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
JP2012129464A (ja) 半導体装置およびその製造方法
JP2012216644A (ja) 半導体装置及びその製造方法
US20120241935A1 (en) Package-on-package structure
US20080224284A1 (en) Chip package structure
JP2013175585A (ja) 積層型半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
CN110858573A (zh) 半导体封装件
JP2011222901A (ja) 半導体装置
US20140284803A1 (en) Semiconductor package and fabrication method thereof
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
US20160104652A1 (en) Package structure and method of fabricating the same
TWM534895U (zh) 多層晶片封裝結構
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP4339032B2 (ja) 半導体装置
JP2013197341A (ja) 積層型半導体装置とその製造方法
JP2013157363A (ja) 積層型半導体装置
JP2009246313A (ja) 半導体装置及びその製造方法
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R151 Written notification of patent or utility model registration

Ref document number: 5843803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350