TWM534895U - 多層晶片封裝結構 - Google Patents

多層晶片封裝結構 Download PDF

Info

Publication number
TWM534895U
TWM534895U TW105214223U TW105214223U TWM534895U TW M534895 U TWM534895 U TW M534895U TW 105214223 U TW105214223 U TW 105214223U TW 105214223 U TW105214223 U TW 105214223U TW M534895 U TWM534895 U TW M534895U
Authority
TW
Taiwan
Prior art keywords
circuit board
opening
chip
layer
wafer
Prior art date
Application number
TW105214223U
Other languages
English (en)
Inventor
xiu-hui Ye
Original Assignee
xiu-hui Ye
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by xiu-hui Ye filed Critical xiu-hui Ye
Priority to TW105214223U priority Critical patent/TWM534895U/zh
Publication of TWM534895U publication Critical patent/TWM534895U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

多層晶片封裝結構
本創作係有關於晶片封裝結構，尤其是一種多層晶片封裝結構。
習知的半導體多層晶片封裝結構，係在電路板及晶片上方製造焊墊，再由焊墊之間的連接達到信號的連通。最後再形成封裝層達到整體封裝的目的。習知技術的結構為了適應不同板材之間的焊點位置，連接導線必須繞線而且配置在整個電路結構的不同方位。繞線將會導致作業上的困難且增加工時，另外封裝時必須在不同的面上封裝環氧樹脂，所以整體結構的厚度增加，一方面增加成本及工時，再者也會降低散熱效果。
發明人為改進習知封裝結構的缺點，因此構想出在上層電路板上形成開口，而使得信號連接線經由該開口而連接下層的晶片及上層的電路板，如中華民國第M472946號專利案，係應用打線製程來形成晶圓級封裝架構，可適用於大型晶片的封裝結構，使得整體結構可以簡化，而可以節省封裝成本。 經發明人從事此一行業，經過多方的思考，發現實際上很多電路架構比該專利所描述的電路結構複雜很多，所以發明人亟思應用此一電路結構以解決更複雜之晶片封裝架構的問題。
故本案希望提出一種嶄新的多層晶片封裝結構，以解決上述先前技術上的缺陷。
所以本創作的目的係為解決上述習知技術上的問題，本創作中提出一種多層晶片封裝結構，將欲封裝的晶片上配置多層電路板的堆疊架構，其中各層電路板上皆配置有連線開口及晶片組開口，其中該晶片組開口內置有晶片組如控制器。其中該晶片與上一層的電路板之間，以及各層電路板與其下一層的電路板及晶片組之間皆經由各層電路板對應的開口形成電性連接，因此透過此一模組化的方式可以輕易組成不同複雜結構的多層晶片封裝結構，且本案之封裝結構相當的簡單，所以可以有效降低整體封裝的成本。
為達到上述目的本創作中提出一種多層晶片封裝結構，包含：一晶片電路層，包含：一第一晶片，其上表面配置多個焊墊，用於連接外部的導線；一第一電路板，位於該第一晶片上方，該第一電路板具有至少一連線開口及至少一晶片組開口；其中該連線開口使得該第一電路板及該第一晶片結 合後，該第一晶片上的焊墊由該連線開口曝露出來；一第一晶片組係置於該晶片組開口中，其比如為一控制器；該第一晶片組上配置有多個焊墊；其中該晶片組開口使得該第一電路板及該第一晶片結合後，該第一晶片組由該晶片組開口曝露出來；其中該第一電路板上靠近該連線開口處配置有多個焊墊，其係經由導線連接該第一晶片上對應的焊墊，使得該第一晶片與該第一電路板形成電性連接，以達到信號連通的目的；其中該第一電路板上靠近該晶片組開口處配置有多個焊墊，其係經由導線連接該第一晶片組上對應的焊墊，使得該第一電路板與該第一晶片組形成電性連接，以達到信號連通的目的。
本案尚包含一封裝層，位於該晶片電路層上方；該封裝層係包覆住該晶片電路層，而對該晶片電路層提供保護作用。
其中該晶片電路層尚包含：至少一第二電路板，位於該第一電路板上方，該第二電路板具有至少一連線開口及至少一晶片組開口；其中該第二電路板的該連線開口使得該第二電路板及該第一電路板結合後，該第一電路板上的焊墊由該第二電路板的該連線開口曝露出來；一第二晶片組係置於該第二電路板的該晶片組開口中；該第二晶片組上配置有多個焊墊；其中該第二電路板的該晶片組開口使得該第二電路板 及該第一電路板結合後，該第二晶片組由該第二電路板的該晶片組開口曝露出來；其中該第二電路板上靠近該第二電路板的該連線開口處配置有多個焊墊，其係經由導線連接該第一電路板上對應的焊墊，使得該第二電路板與該第一電路板形成電性連接，以達到信號連通的目的；其中該第二電路板上靠近該第二電路板的該晶片組開口處配置有多個焊墊，其係經由導線連接該第二晶片組上對應的焊墊，使得該第二電路板與該第二晶片組形成電性連接，以達到信號連通的目的。
本案中該至少一第二電路板尚可為多個第二電路板，各個第二電路板互相堆疊形成多層結構，而上方之第二電路板的焊墊與下方之第二電路板的焊墊經由位在上方第二電路板其本身的該至少一連線開口及至少一晶片組開口相連接，其方式如上所述不再贅述。
由下文的說明可更進一步瞭解本創作的特徵及其優點，閱讀時並請參考附圖。
10‧‧‧第一晶片
20‧‧‧第一電路板
21‧‧‧連線開口
22‧‧‧晶片組開口
25‧‧‧第一晶片組
30‧‧‧第二電路板
31‧‧‧連線開口
32‧‧‧晶片組開口
35‧‧‧第二晶片組
35’‧‧‧晶片組
100‧‧‧晶片電路層
101‧‧‧焊墊
200‧‧‧封裝層
201‧‧‧焊墊
211‧‧‧焊墊
215‧‧‧導線
221‧‧‧焊墊
225‧‧‧導線
251‧‧‧焊墊
300‧‧‧外接導線
301‧‧‧焊墊
311‧‧‧焊墊
315‧‧‧導線
321‧‧‧焊墊
325‧‧‧導線
351‧‧‧焊墊
圖1顯示本案第一實施例之元件組合示意圖。
圖2顯示本案第一實施例之晶片電路層示意圖。
圖3顯示圖1中A-A方向之截面示意圖。
圖4顯示本案第二實施例之元件組合示意圖。
圖5顯示本案第二實施例之晶片電路層示意圖。
圖6顯示圖4中B-B方向之截面示意圖。
圖7顯示本案第二實施例另一說明例之截面示意圖。
茲謹就本案的結構組成，及所能產生的功效與優點，配合圖式，舉本案之一較佳實施例詳細說明如下。
請參考圖1至圖3所示，顯示本創作之多層晶片封裝結構之第一實施例，包含下列元件：一晶片電路層100，包含：一第一晶片10，其上表面配置多個焊墊101，用於連接外部的導線。比如該第一晶片10為NAND Flash晶片。
一第一電路板20，位於該第一晶片10上方，該第一電路板20具有至少一連線開口21及至少一晶片組開口22。其中該連線開口21可使得該第一電路板20及該第一晶片10結合後，該第一晶片10上的焊墊101可由該連線開口21曝露出來。
一第一晶片組25係置於該晶片組開口22中，其比如為一控制器。該第一晶片組25上配置有 多個焊墊251。
其中該晶片組開口22可使得該第一電路板20及該第一晶片10結合後，該第一晶片組25可由該晶片組開口22曝露出來。如圖2中所示，該晶片組開口22位於該連線開口21的一側，圖中顯示之配置方式僅為說明方便之用，實際上在實作時該連線開口21及該晶片組開口22在該第一電路板20上可具有不同的配置方式。
其中該第一電路板20上靠近該連線開口21處配置有多個焊墊211，其係經由導線215連接該第一晶片10上對應的焊墊101，使得該第一晶片10可與該第一電路板20形成電性連接，以達到信號連通的目的。
其中該第一電路板20上靠近該晶片組開口22處配置有多個焊墊221，其係經由導線225連接該第一晶片組25上對應的焊墊251，使得該第一電路板20與該第一晶片組25形成電性連接，以達到信號連通的目的。
至少一外接導線300，該外接導線300的一端連接該第一電路板20，另一端延伸出該第一電路板20外，以導接外部的其他元件。本例中該外接導線300與該第一電路板20的連接位置為該焊墊211、221。圖式顯示的連接位置僅為其一特例，本案中該外接導線300與該第一電路板20的連接位置 可在該第一電路板20上的任意位置。較佳者該外接導線300為金線，其延展性較好，具有耐磨的功效。
一封裝層200，位於該晶片電路層100上方。該封裝層200係包覆住該晶片電路層100，而對該晶片電路層100提供保護作用。
如圖4至圖7所示為本案之另一實施例，本實施例包含與第一實施例相同的元件，所以其細部不再贅述。
其中該晶片電路層100尚包含：至少一第二電路板30，位於該第一電路板20上方，該第二電路板30具有至少一連線開口31及至少一晶片組開口32。其中該第二電路板30的該連線開口31可使得該第二電路板30及該第一電路板20結合後，該第一電路板20上的焊墊201可由該第二電路板30的該連線開口31曝露出來。
一第二晶片組35係置於該第二電路板30的該晶片組開口32中。該第二晶片組35上配置有多個焊墊351。
其中該第二電路板30的該晶片組開口32可使得該第二電路板30及該第一電路板20結合後， 該第二晶片組35可由該第二電路板30的該晶片組開口32曝露出來。如圖2中所示，該第二電路板30的該晶片組開口32位於該第二電路板30的該連線開口31的一側，圖中顯示之配置方式僅為說明方便之用，實際上在實作時該第二電路板30的該連線開口31及該第二電路板30的該晶片組開口32在該第二電路板30上可具有不同的配置方式。
其中該第二電路板30上靠近該第二電路板30的該連線開口31處配置有多個焊墊311，其係經由導線315連接該第一電路板20上對應的焊墊201，使得該第二電路板30可與該第一電路板20形成電性連接，以達到信號連通的目的。
其中該第二電路板30上靠近該第二電路板30的該晶片組開口32處配置有多個焊墊321，其係經由導線325連接該第二晶片組35上對應的焊墊351，使得該第二電路板30與該第二晶片組35形成電性連接，以達到信號連通的目的。
至少一外接導線300，該外接導線300的一端連接該第二電路板30，另一端延伸出該第二電路板30外，以導接外部的其他元件。本例中該外接導線300與該第二電路板30的連接位置為該焊墊311、321。圖式顯示的連接位置僅為其一特例，本案中該外接導線300與該第二電路板30的連接位置 可在該第二電路板30上的任意位置。較佳者該外接導線300為金線，其延展性較好，具有耐磨的功效。
較佳者，本案中該導線215、225、315、325為銅線，具有成本較低的優點。
其中如圖7所示，其中該至少一第二電路板30為多個第二電路板30，各個第二電路板30互相堆疊形成多層結構，而上方之第二電路板30的焊墊311與下方之第二電路板30上之顯露於上方之第二電路板30的該連線開口31內的焊墊301經由位在上方第二電路板30其本身的該至少一連線開口31及至少一晶片組開口32相連接，其方式如上所述不再贅述。其中位在上方之第二電路板30其本身的該晶片組開口32內置有另外之晶片組35’。
本案的優點在於將欲封裝的晶片上配置多層電路板的堆疊架構，其中各層電路板上皆配置有連線開口及晶片組開口，其中該晶片組開口內置有晶片組如控制器。其中該晶片與上一層的電路板之間，以及各層電路板與其下一層的電路板及晶片組之間皆經由各層電路板對應的開口形成電性連接，因此透過此一模組化的方式可以輕易組成不同複雜結構的多層晶片封裝結構，且本案之封裝結構相當的簡單，所以可以有效降低整體封裝的成本。
再者本案可以在適當的焊墊處形成開口，而使得導線的 走線達到極短，因此不必在電路板上繞線而使得導線的距離拉長，以致增加作業的複雜度及困難度。
本案中該導線均位在上側，所以封裝時僅需要對整個電路結構的上方進行封裝(如在上方封裝環氧樹脂)，而非在不同的面均需要封裝。所以整個封裝結構可以薄化，簡化作業且降低成本。再者因為封裝材料少而且很多電路元件直接暴露在外，所以具有極佳的散熱效果。
綜上所述，本案人性化之體貼設計，相當符合實際需求。其具體改進現有缺失，相較於習知技術明顯具有突破性之進步優點，確實具有功效之增進，且非易於達成。本案未曾公開或揭露於國內與國外之文獻與市場上，已符合專利法規定。
上列詳細說明係針對本創作之一可行實施例之具體說明，惟該實施例並非用以限制本創作之專利範圍，凡未脫離本創作技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
10‧‧‧第一晶片
20‧‧‧第一電路板
21‧‧‧連線開口
22‧‧‧晶片組開口
25‧‧‧第一晶片組
100‧‧‧晶片電路層
200‧‧‧封裝層

Claims (10)

  1. 一種多層晶片封裝結構，包含：一晶片電路層，包含：一第一晶片，其上表面配置多個焊墊，用於連接外部的導線；一第一電路板，位於該第一晶片上方，該第一電路板具有至少一連線開口及至少一晶片組開口；其中該連線開口使得該第一電路板及該第一晶片結合後，該第一晶片上的焊墊由該連線開口曝露出來；一第一晶片組係置於該晶片組開口中；該第一晶片組上配置有多個焊墊；其中該晶片組開口使得該第一電路板及該第一晶片結合後，該第一晶片組由該晶片組開口曝露出來；其中該第一電路板上靠近該連線開口處配置有多個焊墊，其係經由導線連接該第一晶片上對應的焊墊，使得該第一晶片與該第一電路板形成電性連接，以達到信號連通的目的；其中該第一電路板上靠近該晶片組開口處配置有多個焊墊，其係經由導線連接該第一晶片組上對應的焊墊，使得該第一電路板與該第一晶片組形成電性連接，以達到信號連通的目的。
  2. 如申請專利範圍第1項之多層晶片封裝結構，尚包含一封裝層，位於該晶片電路層上方；該封裝層係包覆住該晶片電路層，而對該晶片電路層提供保護作用。
  3. 如申請專利範圍第1項之多層晶片封裝結構，其中該晶片電路層尚包含：至少一第二電路板，位於該第一電路板上方，該第二電路板具有至少一連線開口及至少一晶片組開口；其中該第二電路板的該連線開口使得該第二電路板及該第一電路板結合後，該第一電路板上的焊墊由該第二電路板的該連線開口曝露出來；一第二晶片組係置於該第二電路板的該晶片組開口中；該第二晶片組上配置有多個焊墊；其中該第二電路板的該晶片組開口使得該第二電路板及該第一電路板結合後，該第二晶片組由該第二電路板的該晶片組開口曝露出來；其中該第二電路板上靠近該第二電路板的該連線開口處配置有多個焊墊，其係經由導線連接該第一電路板上對應的焊墊，使得該第二電路板與該第一電路板形成電性連接，以達到信號連通的目的；其中該第二電路板上靠近該第二電路板的該晶片組開口處配置有多個焊墊，其係經由導線連接該第二晶片組上對應的焊墊，使得該第二電路板與該第二晶片組形成電性連接， 以達到信號連通的目的。
  4. 如申請專利範圍第3項之多層晶片封裝結構，其中該至少一第二電路板為多個第二電路板，各個第二電路板互相堆疊形成多層結構，而上方之第二電路板的焊墊與下方之第二電路板上之顯露於上方之第二電路板的該連線開口內的焊墊經由位在上方第二電路板其本身的該至少一連線開口及至少一晶片組開口相連接。
  5. 如申請專利範圍第4項之多層晶片封裝結構，其中位在上方之第二電路板其本身的該晶片組開口內置有另外之晶片組。
  6. 如申請專利範圍第1項之多層晶片封裝結構，其中該第一晶片為NAND Flash晶片。
  7. 如申請專利範圍第1或3項之多層晶片封裝結構，其中該導線為銅線。
  8. 如申請專利範圍第1項之多層晶片封裝結構，尚包含至少一外接導線，該外接導線的一端連接該第一電路板，另一端延伸出該第一電路板外，以導接外部的其他元件；其中該外接導線為金線。
  9. 如申請專利範圍第3項之多層晶片封裝結構，尚包含至少一外接導線，該外接導線的一端連接該第二電路板，另一端延伸出該第二電路板外，以導接外部的其他元件；其中該外接導線為金線。
  10. 如申請專利範圍第1項之多層晶片封裝結構，其中該第一晶片組為一控制器。
TW105214223U 2016-09-14 2016-09-14 多層晶片封裝結構 TWM534895U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105214223U TWM534895U (zh) 2016-09-14 2016-09-14 多層晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105214223U TWM534895U (zh) 2016-09-14 2016-09-14 多層晶片封裝結構

Publications (1)

Publication Number Publication Date
TWM534895U true TWM534895U (zh) 2017-01-01

Family

ID=58399581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105214223U TWM534895U (zh) 2016-09-14 2016-09-14 多層晶片封裝結構

Country Status (1)

Country Link
TW (1) TWM534895U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878408A (zh) * 2017-05-10 2018-11-23 叶秀慧 薄型化双芯片的叠接封装结构
TWI734779B (zh) * 2017-05-05 2021-08-01 葉秀慧 薄型化雙晶片之疊接封裝結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734779B (zh) * 2017-05-05 2021-08-01 葉秀慧 薄型化雙晶片之疊接封裝結構
CN108878408A (zh) * 2017-05-10 2018-11-23 叶秀慧 薄型化双芯片的叠接封装结构

Similar Documents

Publication Publication Date Title
TWI408785B (zh) 半導體封裝結構
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP5467959B2 (ja) 半導体装置
US20090045497A1 (en) Semiconductor device and method of manufacturing the same
JP5843803B2 (ja) 半導体装置とその製造方法
JP5096683B2 (ja) 半導体装置
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
US20060284298A1 (en) Chip stack package having same length bonding leads
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
JP2008103685A (ja) 半導体装置及びその製造方法
US7199469B2 (en) Semiconductor device having stacked semiconductor chips sealed with a resin seal member
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP2001156251A (ja) 半導体装置
TWM534895U (zh) 多層晶片封裝結構
JP5259369B2 (ja) 半導体装置及びその製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2011222901A (ja) 半導体装置
TWI582905B (zh) 晶片封裝結構及其製作方法
TW201508881A (zh) 一種無基板器件及其製造方法
JP5302234B2 (ja) 半導体装置
KR100650769B1 (ko) 적층형 패키지
JP2006086150A (ja) 半導体装置
JP4278568B2 (ja) 半導体装置
KR100891649B1 (ko) 반도체 패키지 제조방법