CN108878408A - 薄型化双芯片的叠接封装结构 - Google Patents

薄型化双芯片的叠接封装结构 Download PDF

Info

Publication number
CN108878408A
CN108878408A CN201710324179.XA CN201710324179A CN108878408A CN 108878408 A CN108878408 A CN 108878408A CN 201710324179 A CN201710324179 A CN 201710324179A CN 108878408 A CN108878408 A CN 108878408A
Authority
CN
China
Prior art keywords
chip
weld pad
circuit board
hollow hole
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710324179.XA
Other languages
English (en)
Inventor
叶秀慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710324179.XA priority Critical patent/CN108878408A/zh
Publication of CN108878408A publication Critical patent/CN108878408A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

一种薄型化双芯片的叠接封装结构，包括一第一芯片，其一第一侧边包括多个焊垫；一第二芯片应用黏胶附着在该第一芯片上方，其一第一侧边包括多个焊垫；一电路板，其形成一中央镂空孔及一第一侧边镂空孔；该中央镂空孔及该第一侧边镂空孔之间的电路板上方部位形成第一侧边焊垫；在组装状态下该第一芯片上方附着在该电路板下方，使得该第二芯片位于该中央镂空孔内部；该第一芯片的第一侧边的焊垫位于该电路板的该第一侧边镂空孔内部且外露在该第一侧边镂空孔内；连接时应用第一导线连接该第一芯片的第一侧边的焊垫及该电路板上方部位的第一侧边焊垫，再应用第二导线连接该电路板上方部位的第一侧边焊垫及该第二芯片的第一侧边的焊垫。

Description

薄型化双芯片的叠接封装结构
技术领域
本发明涉及半导体封装结构，尤其是一种薄型化双芯片的叠接封装结构。
背景技术
现有技术中(如图5所示)一般对于DSP(数字处理器)的芯片组结构为将一DRAM10’置于一电路板30’上，再将DSP 20’置于DRAM 10’上，而应用导线51’连通DRAM 10’及电路板30’，且应用另一组导线52’连通DSP 20’及DRAM 10’。
此一结构的厚度方向包括电路板30’、DRAM 10’、DSP 20’及连接的导线52’的高度。而且必须在上述结构的外围加上一封装结构60’。所以整体厚度除了必要的DRAM 10’及DSP 20’外，还包括电路板30’及导线52’高度的厚度。所以整体的芯片组结构形成一定的高度。
在电子装置的应用中，一般要求越来越薄，相对地里面的组件的厚度也必须大量的缩减。因此在许多的应用中，电子装置的厚度往往受限于上述芯片组的厚度。发明人基于长久对于封装的了解，所以希望提出一种崭新的封装形式，应用封装的技术减少整个芯片组的厚度，相对的可减少安装该芯片组的电子装置的厚度。
发明内容
所以本发明的目的在于，解决上述现有技术上的问题，本发明中提出一种薄型化双芯片的叠接封装结构，将位于第一芯片上方的第二芯片置于电路板的中央镂空孔内，所以减少整体芯片组封装结构的厚度，并且信号传导的导线的高度也大幅地降低。所以应用本发明的技术所形成的芯片组整体厚度已大大的降低，而在许多半导体芯片的应用上亟需要减少整体的厚度，而本发明中同时减少第二芯片的厚度及接点接线高度所呈现的厚度，此为现有技术中所未能达成的。
为达到上述目的，本发明中提出一种薄型化双芯片的叠接封装结构，包括：一第一芯片，其一第一侧边包括多个焊垫，用于输入或输出信号或电力；一第二芯片，应用黏胶附着在该第一芯片的上方，其一第一侧边包括多个焊垫，用于输入或输出信号或电力；一电路板，其中该电路板形成一中央镂空孔及一第一侧边镂空孔；在该中央镂空孔及该第一侧边镂空孔之间的电路板上方部位形成第一侧边焊垫；其中在组装状态下该第一芯片的上方附着在该电路板的下方，而使得该第二芯片位于该中央镂空孔的内部；且该第一芯片的第一侧边的焊垫位于该电路板的该第一侧边镂空孔内部，且外露在该第一侧边镂空孔内；连接时，应用第一导线将该第一芯片的第一侧边的焊垫连接到该电路板上方部位的第一侧边焊垫，再应用第二导线将该电路板上方部位的第一侧边焊垫连接到该第二芯片的第一侧边的焊垫，而使得该第一芯片的信号或电力可以通过此一连接而连接到该第二芯片。其中该第一芯片的一第二侧边包括多个焊垫，用于输入或输出信号或电力；该第二芯片的一第二侧边包括多个焊垫，用于输入或输出信号或电力；该电路板形成一第二侧边镂空孔；在该中央镂空孔及该第二侧边镂空孔之间的电路板上方部位形成第二侧边焊垫；其中在组装状态下，该第一芯片的第二侧边的焊垫位于该电路板的该第二侧边镂空孔内部，且外露在该第二侧边镂空孔内；连接时，应用第三导线将该第一芯片的第二侧边的焊垫连接到该电路板上方部位的第二侧边焊垫，再应用第四导线将该电路板上方部位的第二侧边焊垫连接到该第二芯片的第二侧边的焊垫，而使得该第一芯片的信号或电力可以通过此一连接而连接到该第二芯片。其中在该第二芯片的前方或后方另外配置焊垫，且该电路板的前方或后方也配置焊垫；应用第五导线将该第二芯片前方的焊垫连接该电路板前方的焊垫，或应用第六导线将该第二芯片后方的焊垫连接该电路板后方的焊垫。一封装层，用于将该中央镂空孔、第一侧边镂空孔填充封装材料，而使得整体形成一芯片组，便利于其他电子电路的使用。
其中，该第一芯片为一DRAM，而该第二芯片为一DSP芯片。
其中，该DRAM的尺寸为7.7mm × 7.4mm，而该DSP芯片的尺寸为5.2mm × 5.2mm，该电路板的尺寸为8mm × 8mm。
附图说明
图1显示本发明组件组合示意图。
图2显示本发明组件组合截面图。
图3显示本发明的第一芯片、第二芯片及电路板的组合示意图。
图4显示本发明另一组件组合示意图。
图5显示现有技术的芯片组结构的截面示意图。
附图标记说明
10-第一芯片
10’-DRAM
15-焊垫
20-第二芯片
20’-DSP
25-焊垫
26-焊垫
30-电路板
30’-电路板
32-左侧焊垫
34-右侧焊垫
36-焊垫
40-中央镂空孔
42-左侧镂空孔
44-右侧镂空孔
51-第一导线
51’-应用导线
52-第二导线
52’-导线
53-第三导线
54-第四导线
55-第五导线
56-第六导线
60-封装层
70-黏胶。
具体实施方式
由下文的说明可更进一步了解本发明的特征及其优点，阅读时并请参考附图。
现就本发明的结构组成，及所能产生的功效与优点，配合附图，举本发明的一较佳实施例详细说明如下。
请参考图1至图4所示，显示本发明的薄型化双芯片的叠接封装结构，包括下列组件：
一第一芯片10，其左右两侧边包括多个焊垫15(如图3所示)，用于输入或输出信号或电力。
一第二芯片20，应用黏胶70附着在该第一芯片10的上方(如图2所示)，其左右两侧边包括多个焊垫25(如图3所示)，用于输入或输出信号或电力。
一电路板30，其中该电路板30形成一中央镂空孔40、一左侧镂空孔42、及一右侧镂空孔44。在该中央镂空孔40及该左侧镂空孔42之间的电路板30上方部位形成左侧焊垫32；且在该中央镂空孔40及该右侧镂空孔44之间的电路板30上方部位形成右侧焊垫34。
其中在组装状态下该第一芯片10的上方附着在该电路板30的下方，而使得该第二芯片20位于该中央镂空孔40的内部。且该第一芯片10左侧的焊垫15位于该电路板30的该左侧镂空孔42内部，且外露在该左侧镂空孔42内；而该第一芯片10右侧的焊垫15位于该电路板30的该右侧镂空孔44内部，且外露在该右侧镂空孔44内。
连接时，应用第一导线51将该第一芯片10左侧的焊垫15连接到该电路板30上方部位的左侧焊垫32，再应用第二导线52将该电路板30上方部位的左侧焊垫32连接到该第二芯片20左侧的焊垫25，而使得该第一芯片10的信号或电力可以通过此一连接而连接到该第二芯片20。
同样的，应用第三导线53将该第一芯片10右侧的焊垫15连接到该电路板30上方部位的右侧焊垫34，再应用第四导线54将该电路板30上方部位的右侧焊垫34连接到该第二芯片20右侧的焊垫25，而使得该第一芯片10的信号或电力可以通过此一连接而连接到该第二芯片20。
如图4所示，本发明也可以在该第二芯片20的前方及后方另外配置焊垫26，且该电路板30的前方及后方也配置焊垫36。应用第五导线55将该第二芯片20前方的焊垫26连接该电路板30前方的焊垫36，且应用第六导线56将该第二芯片20后方的焊垫连接该电路板30后方的焊垫36，因此可以将该第二芯片20的信号通过该电路板30的前方及后方所配置的焊垫36往外传送或由外部输入。而该第一芯片10的电力或信号也可以应用此路径进行传输。
如图1及图4所示，本发明还包括一封装层60，用于将该中央镂空孔40、左侧镂空孔42及右侧镂空孔44填充封装材料，而使得整体形成一芯片组，便利于其他电子电路的使用。
本发明的较佳实施例中，其结构同于上一说明例，其中该第一芯片10为一DRAM(如LPDDRDRAM)，而该第二芯片20为一DSP芯片。因此整体组合成一可实际使用的芯片组。其中该DRAM的尺寸为7.7mm × 7.4mm，而该DSP芯片的尺寸为5.2mm ×5.2mm，该电路板30的尺寸为8mm × 8mm。适当的切割该中央镂空孔40、左侧镂空孔42及右侧镂空孔44的部位则可配置成上述说明的结构。
本发明的优点为，将位于第一芯片上方的第二芯片置于电路板的中央镂空孔内，所以减少整体芯片组封装结构的厚度，并且信号传导的导线的高度也大幅地降低。所以应用本发明的技术所形成的芯片组整体厚度已大大的降低，而在许多半导体芯片的应用上亟需要减少整体的厚度，而本发明中同时减少第二芯片的厚度及接点接线高度所呈现的厚度，此为现有技术中所未能达成的。
综上所述，本发明人性化的体贴设计，相当符合实际需求。其具体改进现有技术的缺陷，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。本发明未曾公开或揭露于国内与国外的文献与市场上，已符合专利法的规定。
上述详细说明是针对本发明的一可行实施例的具体说明，但该实施例并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所为的等效实施或变更，均应包含于本发明的保护范围中。

Claims (6)

1.一种薄型化双芯片的叠接封装结构，其特征在于，包括：
一第一芯片，其一第一侧边包括多个焊垫，用于输入或输出信号或电力；
一第二芯片，应用黏胶附着在该第一芯片的上方，其一第一侧边包括多个焊垫，用于输入或输出信号或电力；
一电路板，其中，该电路板形成一中央镂空孔及一第一侧边镂空孔；在该中央镂空孔及该第一侧边镂空孔之间的电路板上方部位形成第一侧边焊垫；
其中，在组装状态下该第一芯片的上方附着在该电路板的下方，而使得该第二芯片位于该中央镂空孔的内部；且该第一芯片的第一侧边的焊垫位于该电路板的该第一侧边镂空孔内部，且外露在该第一侧边镂空孔内；
连接时，应用第一导线将该第一芯片的第一侧边的焊垫连接到该电路板上方部位的第一侧边焊垫，再应用第二导线将该电路板上方部位的第一侧边焊垫连接到该第二芯片的第一侧边的焊垫，而使得该第一芯片的信号或电力能够通过此一连接而连接到该第二芯片。
2.如权利要求1所述的薄型化双芯片的叠接封装结构，其特征在于，该第一芯片的一第二侧边包括多个焊垫，用于输入或输出信号或电力；
其中，该第二芯片的一第二侧边包括多个焊垫，用于输入或输出信号或电力；
其中，该电路板形成一第二侧边镂空孔；在该中央镂空孔及该第二侧边镂空孔之间的电路板上方部位形成第二侧边焊垫；
其中，在组装状态下，该第一芯片的第二侧边的焊垫位于该电路板的该第二侧边镂空孔内部，且外露在该第二侧边镂空孔内；
连接时，应用第三导线将该第一芯片的第二侧边的焊垫连接到该电路板上方部位的第二侧边焊垫，再应用第四导线将该电路板上方部位的第二侧边焊垫连接到该第二芯片的第二侧边的焊垫，而使得该第一芯片的信号或电力能够通过此一连接而连接到该第二芯片。
3.如权利要求1所述的薄型化双芯片的叠接封装结构，其特征在于，在该第二芯片的前方或后方另外配置焊垫，且该电路板的前方或后方也配置焊垫；应用第五导线将该第二芯片前方的焊垫连接该电路板前方的焊垫，或应用第六导线将该第二芯片后方的焊垫连接该电路板后方的焊垫。
4.如权利要求1所述的薄型化双芯片的叠接封装结构，其特征在于，还包括一封装层，用于将该中央镂空孔、第一侧边镂空孔填充封装材料，而使得整体形成一芯片组，便利于其他电子电路的使用。
5.如权利要求1或2或3或4所述的薄型化双芯片的叠接封装结构，其特征在于，该第一芯片为一DRAM，而该第二芯片为一DSP芯片。
6.如权利要求5所述的薄型化双芯片的叠接封装结构，其特征在于，该DRAM的尺寸为7.7mm × 7.4mm，而该DSP芯片的尺寸为5.2mm × 5.2mm，该电路板的尺寸为8mm × 8mm。
CN201710324179.XA 2017-05-10 2017-05-10 薄型化双芯片的叠接封装结构 Withdrawn CN108878408A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710324179.XA CN108878408A (zh) 2017-05-10 2017-05-10 薄型化双芯片的叠接封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710324179.XA CN108878408A (zh) 2017-05-10 2017-05-10 薄型化双芯片的叠接封装结构

Publications (1)

Publication Number Publication Date
CN108878408A true CN108878408A (zh) 2018-11-23

Family

ID=64287908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710324179.XA Withdrawn CN108878408A (zh) 2017-05-10 2017-05-10 薄型化双芯片的叠接封装结构

Country Status (1)

Country Link
CN (1) CN108878408A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069165A (ko) * 1998-02-05 1999-09-06 구본준 반도체 베어칩의 적층구조 및 적층방법
JP2001345236A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 複合積層電子部品
US20020064905A1 (en) * 1999-12-20 2002-05-30 Park Young Kuk Wire bonding method and semiconductor package manufactured using the same
CN1354518A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 多晶片集成电路封装结构
KR20020047746A (ko) * 2000-12-14 2002-06-22 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
KR20030020707A (ko) * 2001-09-04 2003-03-10 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
CN1466197A (zh) * 2002-06-18 2004-01-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
CN2662448Y (zh) * 2003-10-21 2004-12-08 相互股份有限公司 具有混合线路的电路模块
CN103247650A (zh) * 2013-05-09 2013-08-14 格科微电子（上海）有限公司 一种板载芯片模组及其制造方法
TWM534895U (zh) * 2016-09-14 2017-01-01 xiu-hui Ye 多層晶片封裝結構
CN206806338U (zh) * 2017-05-10 2017-12-26 叶秀慧 薄型化双芯片的叠接封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069165A (ko) * 1998-02-05 1999-09-06 구본준 반도체 베어칩의 적층구조 및 적층방법
US20020064905A1 (en) * 1999-12-20 2002-05-30 Park Young Kuk Wire bonding method and semiconductor package manufactured using the same
JP2001345236A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 複合積層電子部品
CN1354518A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 多晶片集成电路封装结构
KR20020047746A (ko) * 2000-12-14 2002-06-22 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
KR20030020707A (ko) * 2001-09-04 2003-03-10 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
CN1466197A (zh) * 2002-06-18 2004-01-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
CN2662448Y (zh) * 2003-10-21 2004-12-08 相互股份有限公司 具有混合线路的电路模块
CN103247650A (zh) * 2013-05-09 2013-08-14 格科微电子（上海）有限公司 一种板载芯片模组及其制造方法
TWM534895U (zh) * 2016-09-14 2017-01-01 xiu-hui Ye 多層晶片封裝結構
CN206806338U (zh) * 2017-05-10 2017-12-26 叶秀慧 薄型化双芯片的叠接封装结构

Similar Documents

Publication Publication Date Title
JPH03169062A (ja) 半導体装置
CN101071810A (zh) 半导体器件
KR101647863B1 (ko) 반도체 장치
JP2007281129A (ja) 積層型半導体装置
WO2013098929A1 (ja) 半導体チップ及びそれを搭載した半導体モジュール
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP2008147226A (ja) 半導体装置及びその製造方法
JP2001156251A (ja) 半導体装置
JP4866143B2 (ja) 電力用半導体装置
CN104167403B (zh) 多脚封装的引线框架
JP2008124072A (ja) 半導体装置
KR20130104430A (ko) 멀티-칩 패키지 및 그의 제조 방법
CN108878408A (zh) 薄型化双芯片的叠接封装结构
CN206806338U (zh) 薄型化双芯片的叠接封装结构
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN112420649B (zh) 芯片封装结构及电子产品
CN107516654A (zh) 一种集成电路封装结构
JPH0582582A (ja) 半導体装置
CN207009432U (zh) 一种集成电路封装结构
KR20010073345A (ko) 적층 패키지
US20110228487A1 (en) Integrated Circuit Card
JP4370993B2 (ja) 半導体装置
TW200933868A (en) Stacked chip package structure
TWM549956U (zh) 薄型化雙晶片之疊接封裝結構
TWI734779B (zh) 薄型化雙晶片之疊接封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181123