JP2007053121A - 半導体装置、積層型半導体装置、及び配線基板 - Google Patents

Abstract

【課題】 電解メッキ線を配線できない場合に効率よくワイヤボンド端子間を配線することで、安価でかつ安定した品質の配線基板を作製することが可能な半導体装置及び配線基板を提供する。
【解決手段】 本発明の半導体装置は、半導体チップ１と配線パターン１３が形成された配線基板８とを備えている。配線パターン１３は、半導体チップ１に設けられたパッド２とワイヤ７により電気的に接続したワイヤボンド端子３，４，５を有する。そして、複数のパッド２と対向するように、ワイヤボンド端子３，４，５が複数の列をなして配置されており、複数の列を、パッド２側から順に、第１列から第３列としたとき、第１列、第２列、及び第３列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２である。
【選択図】 図１

Description

本発明は、半導体装置、積層型半導体装置、及び配線基板に関するものであり、より詳しくは高密度実装に適した半導体装置、積層型半導体装置、及び配線基板に関する。

近年の電子機器の小型化の傾向に添うものとして、また組立工程の自動化に適合するものとしてＱＦＰ(Quad Flat Package) 型やＢＧＡ(Ball Grid Allay) 型のＣＳＰ(Chip Size Package/Chip Scale Package)構造を有する半導体装置が広く用いられている。

これら半導体装置の中に入っている半導体素子の信号処理が高速化・高機能化するのに伴って、より多くの外部端子が必要になってきている。このような場合、外部接続端子が半導体装置の底面に２次元的に配置されているＢＧＡ型のパッケージが多く採用されている。このＢＧＡ型パッケージの一つとして、半導体チップの回路形成面を上にして、ワイヤボンド方式にて配線基板に結線し配線パターンを経由して外部接続端子と導通させているものがある。

図６に、従来の、ＢＧＡ(Ball Grid Allay) 型の樹脂封止型半導体装置の構造図を示す。この構造は、現在、ＢＧＡ型の半導体パッケージの主流となっている。図６に示すように、半導体装置１００は、半導体チップ１１、Ａｕワイヤ１７、配線基板１８、半田ボール１９、及び樹脂１１０を備えている。半導体銅箔により配線した絶縁基板上に半導体チップ１１が搭載されている。半導体チップ１１と配線基板１８とはＡｕワイヤ１７により接続されている。そして、半導体チップ１１及びＡｕワイヤ１７は、樹脂１１０により封止されている。また、配線基板１８における半導体チップ１１が搭載されている側と反対側の面には、半導体チップ１１とリフロー接続する外部接続用端子としての半田ボール１９が設けられている。

また、このような半導体装置のうち、携帯機器等へのメモリ等の付加価値や容量の増大のために、１つの半導体装置内に複数の半導体チップを搭載した半導体装置がある。このような半導体装置のとしては、例えば、複数個の半導体チップを横に配列し搭載したマルチチップモジュールが挙げられる。しかしながら、マルチチップモジュールでは、チップが横に並べて配列されているために、搭載する半導体チップの総面積よりも小さい半導体装置の作製は不可能になる。

一方、搭載する半導体チップの総面積をより小さくするために、複数個の半導体チップを積層させ１つの半導体装置内に搭載した半導体装置（以下、スタックドパッケージと記す）がある。このスタックドパッケージでは、複数個の半導体チップが積層されているため、実装密度を高めている構造になっている。

上記のスタックドパッケージは、例えば特許文献１に記載されている。特許文献１に記載の半導体装置は、電気絶縁基板上に半導体チップを搭載し、その裏面にマトリックス状に外部接続用の端子を備えたものである、この半導体装置は、ほぼ半導体チップサイズのＣＳＰ構造である。

このような構造を有する半導体装置では、配線基板上に、第１の半導体チップがその回路形成面が上になるようにダイボンドされている。そして、さらに第１の半導体チップ上に第２の半導体チップがダイボンドされている。また、各半導体チップと配線基板とはワイヤボンド法によりＡｕワイヤで接続されている。さらに、第１の半導体チップ、第２の半導体チップ、及びＡｕワイヤは、トランスファーモールド法により樹脂封止されている。また、配線基板における第１の半導体チップ（第２の半導体チップ）と反対側の面には、外部接続用端子として半田ボールが設けられており、この半田ボールと各半導体チップとがリフローにより接続するようになっている。

また、複数の半導体チップを搭載した半導体装置としては、１つのパッケージ内部に複数の半導体チップを積層された構成以外にも、複数のパッケージを積層した構造を有する半導体装置がある。このような半導体装置の構成を図４に示す。

図４に示すように、半導体チップ搭載領域の外に設けた外部端子同士を接続して示した複数のパッケージを積層した構造のパッケージの場合、上下のパッケージ間の電気的な導通を確保するため、パッケージの上面に上段パッケージ搭載用のランドを設ける必要がある。
特開平１１−２０４７２０号公報（平成１１年７月３０日公開）

近年、電子機器の高機能化に伴い、半導体装置に搭載する半導体チップのピン数が増加する傾向がある。半導体チップのピン数が増加した場合には、従来の半導体装置では、以下の(i) ，(ii)のような構成になる。
(i) 実装基板側に設けられた半田ボール数が増加するため、ワイヤボンド端子のピッチが狭くなった構成になる。
(ii)従来では、搭載された半導体チップに設けられた複数の接続端子に対向して、ワイヤボンド端子が一列に配列された構成であった。しかしながら、ワイヤボンド端子の数が増加することにより、樹脂封止領域内にワイヤボンド端子を配置できなくなる。それゆえ、ワイヤボンド端子が一列に配列された構成から、千鳥状に配置された構成（以下、千鳥配置と記す）になる。

以下、ワイヤボンド端子が千鳥状に配置された構成（千鳥配置）について、図３に基づいて説明する。図３は、ワイヤボンド端子が、半導体チップに対向して、２列に千鳥配置された構成を示す平面図であり、図３（ａ）は、配線基板の配線パターンを示し、図３（ｂ）は、図３（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。

図３（ａ）に示すように、配線パターン１１２は、第１ワイヤボンド端子１３と第２ワイヤボンド端子１５とを有している。図３（ｂ）に示すように、第１ワイヤボンド端子１３及び第２ワイヤボンド端子１５は、半導体チップ１１のパッド１２と対向するように、列をなして配置されている。また、第１ワイヤボンド端子１３の列は、第２ワイヤボンド端子１５の列よりも、半導体チップ側に配置されている。そして、第１ワイヤボンド端子１３と第２ワイヤボンド端子１５とは、互いに千鳥状に配置されている。また、半導体チップ１１に設けられたパッド１２は、第１ワイヤボンド端子１３及び第２ワイヤボンド端子１４とボンディングワイヤ１７で電気的に接続している。

また、配線パターン１１２では、第１ワイヤボンド端子１３及び第２ワイヤボンド端子１５それぞれから、引き出し配線１６・１６’が引き出されている。ワイヤボンド端子からの引き出し配線のうち、パッケージ中央側に配置された第１ワイヤボンド端子１３からの引き出し配線１６は、パッケージ中央方向へ引き出されるようになっている。一方、パッケージ外側に配置された第２ワイヤボンド端子１５からの引き出し配線１６’は、パッケージ外側方向へ引き出されるようになっている。

通常、電解メッキをかける基板であれば、給電のための電解メッキラインが必要になる。配線パターン１１２において、引き出し配線１６はパッケージ中央側へ引き出されている。ワイヤボンド端子が形成された面側では、第１ワイヤボンド端子１３より引き出し配線１６を引き出すエリアがない。このため、引き出し配線１６は、一旦ＶＩＡホールなどを経由して、ボールランド面（半田ボールが形成された面）側に引き回した後、ボールランド面側で引き回されることになる。

しかしながら、多ピンの半導体チップを有する半導体装置パッケージである場合、ボールランド間のピッチが狭くなる傾向になる。このため、ボールランド間に配線可能な配線本数に制約がでてくる。それゆえ、半導体チップのピン数が増加した場合、パッケージ外周部への電解メッキ用引き出し配線を配線することができなくなる。

より具体的には、必要なワイヤボンド端子のピッチに比べ、実現可能な配線基板の配線パターンのデザインルールがラフである。このため、ワイヤボンド可能なワイヤボンド端子幅を確保しようとした場合、ワイヤボンド端子を１列に並べると、ワイヤボンド角度が大きくなる傾向がある。また、ワイヤボンド可能なワイヤボンド角度を確保しようとした場合には、半導体チップからワイヤボンド端子までの距離を大きくとる必要性が生じる。なお、ワイヤボンド角度とは、チップエッジの辺に対し９０°の時をワイヤ角度０°としチップエッジ面に近づくほど角度が大きくなっていく角度を示す。

現状の半導体装置においては、実現可能なワイヤボンド端子ピッチは、半導体チップに設けられたパッド同士のピッチの２倍から４倍くらいの範囲にあることが多い。ワイヤボンド角度が大きくなってくると、ワイヤ間距離が小さくなる。それゆえ、樹脂封止した場合に、ワイヤ流れが起きる恐れがある。そして、ワイヤ間ショートが発生する危険性が高くなってくる。

そのため、ワイヤボンド角度が小さくなるように、ワイヤボンド端子を配置する必要がある。ワイヤボンド角度を小さくするためには、半導体チップのパッドピッチと基板側のワイヤボンド端子間ピッチとが近くなる（略等しくなる）ように、ワイヤボンド端子が配置されることが望ましい。

このように、半導体チップのパッドピッチと基板のワイヤボンド端子ピッチが近く、かつワイヤボンド角度が小さい場合には、ワイヤボンド端子が、半導体チップに比較的近い場所に配置されるので、ワイヤを短くすることが可能になる。

さらに、ワイヤを短くすることができれば、半導体チップサイズに対し樹脂封止領域を小さくすることができるため、パッケージ積層型のパッケージなどのように樹脂封止エリアの外側に上段パッケージ搭載用のランドを設ける必要のあるパッケージでは有効になってくる。

よって、半導体チップのパッドピッチとワイヤボンド端子ピッチとを略同一にするためには、ワイヤボンド端子ピッチを狭くして半導体チップのパッドピッチと略同一にするか、あるいは、ワイヤボンド端子の配置を半導体チップに対して、前後に配置してピッチを狭くするなどの方法が取られる。

半導体チップのパッドピッチが十分に広い場合、必要なワイヤボンド領域を確保したままでワイヤボンド端子を配列することができる。しかしながら、近年の半導体チップの微細化、高機能化により、半導体チップのパッドピッチは非常に小さくなってきている。それゆえ、このような半導体チップを搭載した半導体装置では、ワイヤボンド端子ピッチを狭くして半導体チップのパッドピッチと略同一にすることは不可能である。

一方、配線基板のワイヤボンド端子を半導体チップに対して、前後にずらした形で配置した（すなわち、千鳥配置）場合、半導体チップのパッドピッチに近づけた形で配置することが可能となってくる。

このような千鳥配置の最もシンプルな構成として、図３に示すような、前後２列に配置されたワイヤボンド端子配列がある。この場合、半導体チップのパッドピッチに対し配線基板のワイヤボンド端子ピッチが２倍程度であれば、半導体チップからワイヤボンド端子までのワイヤをほとんど角度がつかないようにすることができる。

より具体的に、半導体チップのパッドピッチが６０μｍであり、基板側のライン＆スペースが２０μｍ／２０μｍまで配線可能な配線基板を用いた場合について説明する。この半導体チップに対し、ワイヤボンド端子を前後２列の千鳥状に配置すると、各列のワイヤボンド端子ピッチが１２０μｍであり、かつワイヤボンド端子幅は１００μｍとなる。これらワイヤボンド端子ピッチ及びワイヤボンド端子幅は、現状のワイヤボンドすることが可能なレベルになる。

しかしながら、上記の構成では、ワイヤボンド端子からの引き出し配線は、ワイヤボンド端子間を配線することができない。このため、図３に示された千鳥配置の構成では、半導体チップ１１に近い側の列にあるワイヤボンド端子（第１ワイヤボンド端子１３）から、半導体チップ１１側（パッケージ中央側）に引き出し配線１６を引き出す一方、半導体チップ１１から遠い側の列にあるワイヤボンド端子（第２ワイヤボンド端子１５）から、パッケージ外周へ引き出し配線１６’を引き出すようになる。仮にワイヤボンド端子間に引き出し配線が通過するように設計した場合、ワイヤボンド端子幅は６０μｍまで細くなる。しかしながら、ワイヤボンド端子幅を６０μｍまで細くした場合、半導体チップのパッドとワイヤボンド端子とをワイヤボンドをすることが困難になる。このため、パッケージを作成することができなくなる。従って、図３（ａ）に示すように、ワイヤボンド端子からの引き出し配線は、パッケージ内側に配置された第１ワイヤボンド端子１３では、半導体チップ１１側へ引き出される一方、パッケージ外側に端子は外側へ引き出すことになる。それぞれのワイヤボンド端子から引き出された配線は外部端子ランドへ接続される。

このとき、半導体チップ１１側（パッケージ中心側）に配置された第１ワイヤボンド端子１３から引き出された引き出し配線１６は、パッケージ中央付近に配置された外部接続用ランドに接続することになる。しかしながら、この引き出し配線１６に電解メッキをつけるために、そこからパッケージ外周部まで引き出していく必要がある。外部端子数が多い場合は外部端子ピッチを小さくする必要が出てくる。このため、外部端子ピッチが小さいパッケージでは外部端子接続用のランド間に配線できる配線数が限られてくるため、すべてのワイヤボンド端子からの引き出し配線をパッケージ外周部まで引き出すことができない。

このような場合、メッキ品質の安定した電解メッキをやめ、不安定要素の高い無電解メッキにしてメッキ用引き出し配線をなくすか、基板の配線層数増やして引き出し配線をつける部分を確保するかもしくは電解メッキラインを部分的にショートさせメッキ実施後ショートした部分をエッチングで取り去るエッチバック方式などを採用することになる。しかしながら、これらの方法は、コストアップにつながる方法であり、安価で基板およびパッケージを作るためには不適である。

以上のように、ワイヤボンド端子が半導体チップ外周に沿って２列で千鳥配置された配線パターンでは、最も半導体チップ側に配されたワイヤボンド端子からの引き出し配線が、ＶＩＡホールなどを経由して、配線基板裏面に引き回され、外部端子と接続することになる。この場合、外部端子ピッチが小さいパッケージでは、外部端子接続用のランド間に配線できる配線数が限られてくるので、全てのワイヤボンド端子からの引き出し配線を引き出すことが困難になる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電解メッキ線を配線できない場合に効率よくワイヤボンド端子間を配線することで、安価でかつ安定した品質の配線基板を作製することが可能な半導体装置及び配線基板を提供することにある。

本願発明者は、上記課題に鑑み鋭意検討した結果、ワイヤボンド端子を特定の配置にすることにより、最も半導体チップ側に配されたワイヤボンド端子からの引き出し配線を効率的に引き出すことができることを見出し、本発明を完成させるに至った。

すなわち、本発明の半導体装置は、上記の課題を解決するために、半導体素子と、配線パターンが形成された配線基板とを備え、上記配線パターンは、上記半導体素子に設けられた接続端子とボンディングワイヤにより電気的に接続されたワイヤボンド端子を有し、複数の接続端子と対向するように、複数のワイヤボンド端子が複数の列をなして配置されている半導体装置であって、上記複数の列を、上記接続端子側から順に、第１列から第ｎ列（ｎは３以上の整数）としたとき、第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２であることを特徴としている。

本発明の半導体装置では、半導体素子に設けられた接続端子とボンディングワイヤにより電気的に接続したワイヤボンド端子とにより、半導体素子と配線パターンとが導通状態になっている。そして、そのワイヤボンド端子から、外部接続端子と接続するために、引き出し配線が引き出されている。

複数の接続端子と対向するように、複数のワイヤボンド端子が複数の列をなして配置されている構成として、従来では、ワイヤボンド端子が複数の接続端子と対向するように千鳥配置された構成が一般的に採用されていた。

従来のワイヤボンド端子が千鳥配置された構成では、最も半導体素子側に配されたワイヤボンド端子から引き出された引き出し配線が、配線基板裏面に引き回されて、半導体装置外周部まで引き出されることになる。外部端子ピッチが小さい半導体装置では、外部端子接続用のランド間に配線できる配線数が限られてくるので、全てのワイヤボンド端子からの引き出し配線を引き出すことが困難になるという問題がある。

しかしながら、上記の構成によれば、第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２であるので、第ｎ−２列に属するワイヤボンド端子同士の間隔、第ｎ−１列に属するワイヤボンド端子同士の間隔、及び第ｎ列に属するワイヤボンド端子同士の間隔が広くなり、ワイヤボンド端子間スペースに複数の引き出し配線（３本以上）を引き出すことが可能になる。つまり、上記の構成により、従来のワイヤボンド端子が千鳥配置された構成よりも、複数の引き出し配線が通過可能なワイヤボンド端子間スペースを確保することが可能になる。

したがって、上記の構成によれば、接続端子側に配されたワイヤボンド端子からの引き出し配線を、効率良く半導体装置外周部へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になる。

さらに、本発明の半導体装置では、第１列から第ｎ列のうち、第ｍ列（ｍは３以上の整数）に属するワイヤボンド端子同士のピッチをＰ_ｍとしたとき、Ｐ_ｍは、下記式（１）
Ｐ_ｍ＝Ｐ_１ｘ２^ｍ−１（ｍ＝２，３，‥‥，ｎ−１），Ｐ_ｎ＝Ｐ_１ｘ２^ｎ−２ …（１）
で表される関係が成立するように設定されていることが好ましい。

上記の構成によれば、第１列からｎ列の各列に属するワイヤボンド端子が、上記式（１）を満たすように配置されているので、第１列からｎ列の各列に属するワイヤボンド端子全てを規則正しく配置することが可能になる。そして、上記の構成によれば、接続端子側に配されたワイヤボンド端子からの引き出し配線を、より効率良く半導体装置外周部へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になる。

また、本発明の半導体装置では、上記第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子の数の比率が、２：１：１であることが好ましい。

さらに、第１列から第ｎ列のうち、第ｍ列に属するワイヤボンド端子の数をａ_ｍとしたとき、ａ_ｍは、下記式（２）
ａ_ｍ＝ａ_ｍ＋１＋ａ_ｍ＋２＋‥‥＋ａ_ｎ−１＋ａ_ｎ …（２）
で表される関係が成立するように設定されていることが好ましい。

本発明の半導体装置では、第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、第２列から第ｎ列の各列に属するワイヤボンド端子を通過する直線が、少なくとも１つ存在するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されていることが好ましい。

上記の構成は、すなわち、第１列に属するワイヤボンド端子間に、第２列から第ｎ列の各列に属するワイヤボンド端子のうち少なくとも１つが配置された構成である。

特に、第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、各直線が、第２列から第ｎ列の何れかの列に属するただ１つのワイヤボンド端子を通過するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されていることが好ましい。

さらに、第２列から第ｎ列の各列に属するワイヤボンド端子は、第１列に属するワイヤボンド端子に対して、上記接続端子同士のピッチ分だけずれて配置されていることが好ましい。

これにより、ワイヤボンド端子と電気的に接続したボンディングワイヤのピッチと半導体素子に設けられた接続端子のピッチとが比較的近くなるようになる。そして、ボンディングワイヤを短くすることが可能になる。その結果、ワイヤボンド端子が半導体素子に比較的近い場所に配され、半導体装置の小型化を実現することが可能になる。

特に、第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、各直線が、第２列から第ｎ列の何れかの列に属するただ１つのワイヤボンド端子を通過するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されている場合、ワイヤボンド端子と電気的に接続したボンディングワイヤが全て重ならないようになる。

本発明の半導体装置では、さらに、上記配線基板は、外部接続端子と電気的に接続するためのランド部を備え、上記半導体素子と上記ボンディングワイヤとを封止する封止部材によって封止されており、上記ランド部は、上記封止部材によって封止されたエリア外における基板面に配置されていることが好ましい。

本発明の半導体装置は、上述のように、接続端子側に配されたワイヤボンド端子からの引き出し配線を、効率良く導体装置外周部へ引き出すことが可能である。それゆえ、上記の構成のように、外部接続端子と電気的に接続するためのランド部が、上記封止部材によって封止されたエリア外における基板面に配置されている半導体装置では、本発明の半導体装置を適用することが有効になってくる。なお、ここでいう「基板面」とは、配線基板における半導体素子が設けられた側の面のことをいう。

また、本発明の積層型半導体装置は、上述の半導体装置が複数個積層されたことを特徴としている。この場合、配線基板は外部接続端子と電気的に接続するためのランド部を備え、上記ランド部は、積層された半導体装置間の導通を確保するために設けられている積層型半導体装置では、本発明の半導体装置を適用することが有効になってくる。

本発明の配線基板は、上記の課題を解決するために、搭載する半導体素子に設けられた接続端子と電気的に接続するワイヤボンド端子を有する配線パターンが形成されており、複数の接続端子と対向するように、複数のワイヤボンド端子が複数の列をなして配置されている配線基板であって、上記複数の列を、上記接続端子側から順に、第１列から第ｎ列（ｎは３以上の整数）としたとき、第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２であることを特徴としている。

上記の構成によれば、接続端子側に配されたワイヤボンド端子からの引き出し配線を、効率良く半導体装置外周部へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になる。

また、本発明の配線基板では、上記第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子の数の比率が、２：１：１であることが好ましい。

さらに、外部接続端子と電気的に接続するためのランド部を備え、上記半導体素子と上記ボンディングワイヤとを封止する封止部材によって封止されており、上記ランド部は、上記封止部材によって封止されたエリア外における基板面に配置されていることが好ましい。

本発明の半導体装置または配線基板は、以上のように、複数の列を、上記接続端子側から順に、第１列から第ｎ列（ｎは３以上の整数）としたとき、第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２である構成である。さらに、本発明の積層型半導体装置は、上述の半導体装置が複数個積層された構成である。

それゆえ、接続端子側に配されたワイヤボンド端子からの引き出し配線を、効率良く半導体装置外周部へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になるという効果を奏する。

〔実施の形態１〕
本発明の実施の一形態について図１に基づいて説明すれば、以下の通りである。図１は、本実施形態の半導体装置における配線基板のワイヤボンド端子の配置を示したものであり、図１（ａ）は、配線基板の配線パターンを示し、図１（ｂ）は、図１（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。なお、図１では、ワイヤボンド端子が半導体チップの外周に沿って３列に配置された場合を示しているが、本発明はこれに限定されるものではない。

図１（ａ）に示すように、本発明の半導体装置（以下、本半導体装置）は、半導体チップ（半導体素子）１と配線基板８とを備えている。半導体チップ１には、複数のパッド（接続端子）２が設けられている。また、配線基板８には、配線パターン１３が形成されている。

配線パターン１３は、第１ワイヤボンド端子（第ｎ−２列に属するワイヤボンド端子）３と第２ワイヤボンド端子（第ｎ−１列に属するワイヤボンド端子）４と第３ワイヤボンド端子（第ｎ列に属するワイヤボンド端子）５とを有している。図１（ｂ）に示すように、第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５はそれぞれ、半導体チップ１に設けられた複数のパッド２と対向するように、列をなして配置されている。また、パッド２側から、第１ワイヤボンド端子３の列３ａ（第１列）、第２ワイヤボンド端子４の列４ａ（第２列）、第３ワイヤボンド端子５の列５ａ（第３列）が、この順序で配置されている。

第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５はそれぞれ、所定のピッチＰ_１、Ｐ_２、Ｐ_３で配列されている。また、列３ａに属する第１ワイヤボンド端子３のピッチＰ_１、列４ａに属する第２ワイヤボンド端子４のピッチＰ_２、及び列５ａに属する第３ワイヤボンド端子５のピッチＰ_３の比率が、１：２：２になっている。

さらに、列３ａ、列４ａ、及び列５ａそれぞれに属するワイヤボンド端子（第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５）の数の比率は、２：１：１となっている。

また、本半導体装置では、第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５それぞれから、引き出し配線６が引き出されている。これらワイヤボンド端子からの引き出し配線６は、パッケージ外側方向へ引き出されるようになっている。

従来の半導体装置では、ワイヤボンド端子が千鳥配置されている場合、半導体チップとワイヤボンド端子との間のワイヤボンドが重ならない（交差しないように）前後のワイヤボンド端子が交互に配置されている。このような構成では、最も半導体チップ側に配されたワイヤボンド端子からの引き出し配線が、半導体チップ側へ引き出される。そして、ＶＩＡホールなどを経由して、配線基板裏面に引き回され、外部端子と接続することになる。この場合、外部端子ピッチが小さいパッケージでは、外部端子接続用のランド間に配線できる配線数が限られてくるので、全てのワイヤボンド端子からの引き出し配線を引き出すことが困難になる。

これに対し、本半導体装置では、図１に示すように、列３ａ、列４ａ、及び列５ａに属するワイヤボンド端子数の比率が２：１：１である。また、列３ａ、列４ａ、及び列５ａに属するワイヤボンド端子のピッチの比率が１：２：２である。このような構成にすることにより、列４ａに属する第２ワイヤボンド端子４間の間隔、及び、列５ａに属する第３ワイヤボンド端子５間の間隔が広くなり、ワイヤボンド端子間スペースに複数の引き出し配線（３本以上）を引き出すことが可能になる。つまり、本半導体装置におけるワイヤボンド端子の配置によって、従来の半導体装置よりも、複数の引き出し配線を通過するワイヤボンド端子間スペースを確保することが可能になる。したがって、本半導体装置では、最も半導体チップ側に配されたワイヤボンド端子（列３ａに属する第１ワイヤボンド端子３）からの引き出し配線を効率良くパッケージ外周側へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になる。

また、本半導体装置における配線パターンでは、第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、各直線が、第２列から第ｎ列の何れかの列に属するただ１つのワイヤボンド端子を通過するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されている。すなわち、図１（ａ）に示すように、配線パターン１３では、列３ａに属し互いに隣接する第１ワイヤボンド端子３間に直線Ｍを引いたとき、直線Ｍが、列５ａ列に属するただ１つのワイヤボンド端子５を通過するように、第３ワイヤボンド端子５が配置されている。ワイヤボンド端子３と直線Ｍとの間隔が半導体素子側の接続端子のピッチ等しい場合に、列３ａ〜列５ａに属するワイヤボンド端子（第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５）それぞれと電気的に接続したワイヤ７が全て重ならないようになる。

なお、本半導体装置における配線パターンでは、第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、第２列から第ｎ列の各列に属するワイヤボンド端子を通過する直線が、少なくとも１つ存在するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されているような構成であってもよい。この構成であっても、ワイヤボンド端子と電気的に接続したボンディングワイヤが重なる（交差する）ことが低減される。

さらに、配線パターン１３では、パッド２は、所定のピッチＰａで配置されており、列４ａまたは列５ａに属するワイヤボンド端子は、列３ａに属する第１ワイヤボンド端子３に対して、ピッチＰａ分だけずれて配置されている。これにより、ワイヤ７のピッチとパッド２のピッチとが比較的近くなるようになる。そして、ワイヤ７を短くすることが可能になる。その結果、第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５が半導体チップ１に比較的近い場所に配され、半導体装置の小型化を実現することが可能になる。

以下、半導体チップ側からワイヤボンド端子が３列に千鳥配置された構成を比較例として、本半導体装置の効果について、さらに詳述する。

まず、比較例としてのワイヤボンド端子が３列に千鳥配置された構成について説明する。ワイヤボンド端子を千鳥状に配置する場合、半導体チップからのワイヤボンドが重ならない（交差しないように）前後のワイヤボンド端子を交互に配置していくのが一般的である。パッケージ外側の列のワイヤボンド端子間に内側のワイヤボンド端子からの配線を通すスペースを確保する必要がある。このため、ワイヤボンド端子を千鳥状に配置する場合、パッケージ外側の列のワイヤボンド端子のみをさらに前後に配置された３列千鳥配置の構成になる。

すなわち、半導体チップ側からワイヤボンド端子が３列に千鳥配置された構成は、図２に示された構成になる。図２は、ワイヤボンド端子が３列に千鳥配置された構成を示す平面図であり、図２（ａ）は、配線基板の配線パターンを示し、図２（ｂ）は、図２（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。

図２（ａ）及び図２（ｂ）に示すように、配線パターン１３’は、第１ワイヤボンド端子３’と第２ワイヤボンド端子４’と第３ワイヤボンド端子５’とを有している。図２（ｂ）に示すように、第１ワイヤボンド端子３’、第２ワイヤボンド端子４’、及び第３ワイヤボンド端子５’はそれぞれ、半導体チップ１’に設けられたパッド２’と対向するように、列をなして配置されている。また、パッド２’側から、第１ワイヤボンド端子３’の列３ａ’、第２ワイヤボンド端子４’の列４ａ’、第３ワイヤボンド端子５’の列５ａ’が、この順序で配置されている。

第１ワイヤボンド端子３’、第２ワイヤボンド端子４’、及び第３ワイヤボンド端子５’はそれぞれ、所定のピッチＰ_１’、Ｐ_２’、Ｐ_３’で配列されている。また、列３ａに属する第１ワイヤボンド端子３’のピッチＰ_１’、列４ａに属する第２ワイヤボンド端子４のピッチＰ_２’、及び列５ａに属する第３ワイヤボンド端子５のピッチＰ_３’の比率が、１：１：１になっている。

さらに、列３ａ’、列４ａ’、及び列５ａ’それぞれに属するワイヤボンド端子（第１ワイヤボンド端子３’、第２ワイヤボンド端子４’、及び第３ワイヤボンド端子５’）の数の比率は、１：１：１となっている。

図２（ａ）及び図２（ｂ）に示された構成を、具体的な数値を例にして説明すると、以下のようになる。ここでは、半導体チップ１’のパッドピッチが６０μｍであり、配線基板側のライン＆スペースが２０μｍ／２０μｍまで配線可能な配線基板を用いた場合について説明する。

半導体チップ１’のパッド２’のピッチが６０μｍである場合、ワイヤボンド端子のピッチも６０μｍで配置する必要がある。ワイヤボンド端子の配置を前後２列の千鳥状にする場合、製造可能な基板の配線ルールのライン／スペースを２０μｍ／２０μｍとするとワイヤボンド端子幅は１００μｍとなり、ワイヤボンド可能な数値となる。しかしながら、この２列千鳥配置では、ワイヤボンド端子外側へ配線可能な引き出し配線は、パッケージ外側の列のワイヤボンド端子に接続された配線のみとなる（ボールランド面側の配線を考えない場合）。

次に、ワイヤボンド端子が前後３列に千鳥状に配置された場合を考える。図２（ａ）及び図２（ｂ）に示すように、最内列（列３ａ’）、中央列（列４ａ’）、及び最外列（列５ａ’）それぞれに属するワイヤボンド端子（第１ワイヤボンド端子３’、第２ワイヤボンド端子４’、及び第３ワイヤボンド端子５’）の数の比率は、１：１：１となっている。この構成で、すべてのワイヤボンド端子から引き出した配線をパッケージ外側方向に引き出すためには、最外列（列５ａ’）のワイヤボンド端子間に２本の配線を通す必要がある。

しかしながら、基板側のライン＆スペースが２０μｍ／２０μｍまで配線可能な配線基板では、最外列（列５ａ’）の第３ワイヤボンド端子５’間のピッチＰ_３’は、パッド２’のピッチの３倍の１８０μｍとなる。この結果、第３ワイヤボンド端子５’間スペースは、８０μｍということになる。第３ワイヤボンド端子５’間スペースが８０μｍであれば、ライン／スペースが２０μｍ／２０μｍの引き出し配線を１本までしか配線することができなくなる。このため、図２（ａ）及び図２（ｂ）に示された構成では、中央列（列４ａ’）の第２ワイヤボンド端子５’からの引き出し配線１本が引き出し可能なワイヤボンド端子間スペースは確保できる一方、最内列（列３ａ’）の第１ワイヤボンド端子３’からの引き出し配線と合わせた２本が引き出し可能なスペースを確保できなくなる。その結果、最内列（列３ａ’）に属する第１ワイヤボンド端子３’からの引き出し配線のみが、半導体チップ１’側へ引き出された構成となり、全てのワイヤボンド端子からの引き出し配線が効率良くパッケージ外周側へ引き出されなくなる。

このため、最内列（列３ａ’）の第１ワイヤボンド端子３’からの引き出し配線は、半導体チップ１’側（パッケージ中心側）へ配線を引き出される一方、中央列（列４ａ’）及び最外列（列５ａ’）のワイヤボンド端子からの引き出し配線は、外側（パッケージ周辺側）へ引き出されることになる。しかしながら、半導体チップ１’側に配されたワイヤボンド端子からの引き出し配線は、ＶＩＡホールなどを経由して、配線基板裏面に引き回され、外部端子と接続することになる。すなわち、最内列（列３ａ’）の第１ワイヤボンド端子３’からの引き出し配線を、配線基板裏面にて、外側（パッケージ周辺側）へ引き出し、電界メッキ用の引き出し配線を外部端子ランド間に配線する必要性が出てくる。この場合、外部端子ピッチが小さいパッケージでは、外部端子接続用のランド間に配線できる配線数が限られてくるので、全てのワイヤボンド端子からの引き出し配線を引き出すことが困難になる。

これに対し、本半導体装置では、図１に示すように、ワイヤボンド端子を３列に配置した場合であっても、全てのワイヤボンド端子からの引き出し配線が効率良くパッケージ外周側へ引き出されるようになっている。以下、図１に示された構成について、具体的な数値を例に挙げて、説明する。なお、半導体チップ１のパッドピッチが６０μｍであり、配線基板側のライン＆スペースが２０μｍ／２０μｍまで配線可能な配線基板を用いた場合について説明する。

配線基板のワイヤボンド端子ピッチが、半導体チップのパッドピッチの２倍程度であれば、半導体チップからワイヤボンド端子までのワイヤをほとんど角度がつかないようにすることができる。それゆえ、列３ａに属する第１ワイヤボンド端子３のピッチＰ_１が、半導体チップ１のパッドピッチの２倍の１２０μｍに設定される。また、図１に示されるように、列３ａに属する第１ワイヤボンド端子３の数は、１２になっている。

本半導体装置では、上述のように、列３ａに属する第１ワイヤボンド端子３のピッチＰ_１、列４ａに属する第２ワイヤボンド端子４のピッチＰ_２、及び列５ａに属する第３ワイヤボンド端子５のピッチＰ_３の比率が、１：２：２になっている。さらに、列３ａ、列４ａ、及び列５ａそれぞれに属するワイヤボンド端子（第１ワイヤボンド端子３、第２ワイヤボンド端子４、及び第３ワイヤボンド端子５）の数の比率は、２：１：１となっている。

それゆえ、列４ａに属する第２ワイヤボンド端子４の数は６となり、第２ワイヤボンド端子４のピッチＰ_２は、２４０μｍとなる。また、列５ａに属する第３ワイヤボンド端子５の数も６となり、第３ワイヤボンド端子５のピッチＰ_３は、２４０μｍとなる。

図１に示された構成において、全てのワイヤボンド端子からの引き出し配線をパッケージ外周側へ引き出すためには、最外列（列５ａ）に属する第３ワイヤボンド端子５間スペースが、３本の引き出し配線が引き出し可能なスペースとなっている必要がある。

上記のように、列５ａに属する第３ワイヤボンド端子５のピッチＰ_３は、２４０μｍとなっているため、第３ワイヤボンド端子５間スペースが１４０μｍになる。基板側のライン＆スペースが２０μｍ／２０μｍまで配線可能な配線基板では、第３ワイヤボンド端子５間スペースが１４０μｍであれば、引き出し配線６を３本引き出すことが可能になる。このため、本半導体装置では、すべてのワイヤボンド端子からの引き出し配線をパッケージ外側方向へ引き出すことが可能になる。

つまり、ワイヤボンド端子からの引き出し配線をパッケージ外周方向に引き出すために３列配置にした場合、最内列（列３ａ）側から２：１：１の比率になるようにワイヤボンド端子数を配置し、かつ、各列に属するワイヤボンド端子のピッチを１：２：２にすることにより、効率良くパッケージ外周部へ引き出し配線を配置することが可能となる。

次に、本半導体装置に備えられた各種部材、及びその構成について、図４に基づいて説明する。図４は、図１に示された配線基板（配線基板８）を備えた半導体装置の構成を示す断面図である。

本半導体装置は、複数のパッケージを積層した構造を有する半導体装置である。すなわち、図４に示すように、本半導体装置は、下段半導体パッケージ２０と上段半導体パッケージ２１とを備えている。

図４に示すように、下段半導体パッケージ２０は、半導体チップ１、Ａｕワイヤ７、配線基板８、半田ボール９、及び封止樹脂（封止部）１０を備えている。配線基板８上には、半導体チップ１が搭載されている。また、配線基板８における半導体チップ１側と反対側の面には、配線基板８との導通を確保するために、外部接続端子としての半田ボール９が設けられている。

配線基板８における半導体チップ１側及び半田ボール９側の両面には、配線パターンが形成されている。そして、その両面に形成された配線パターン間の導通を取るために、配線基板８には、ＶＩＡホールが開口されている。そして、ＶＩＡホール内部には、導体が設けられている。

このような配線基板８上に、半導体チップ１が接着材により固定されている。そして、半導体チップ１と配線基板８とはＡｕワイヤ７により接続され、半導体チップ１と配線基板８とが導通している。さらに、半導体チップ１及びＡｕワイヤ７は、封止樹脂１０により封止されている。また、配線基板８における半導体チップ１が搭載されている側と反対側の面には、外部接続用端子としての半田ボール９が設けられている。下段半導体パッケージ２０では、樹脂封止する封止樹脂１０のエリアは、配線基板８のサイズに比べ小さいエリアになっている。

また、上段半導体パッケージ２１では、配線基板８’上に、図示しない半導体チップとＡｕワイヤとを封止する封止樹脂１１が設けられている。

また、配線基板８’における封止樹脂１１側と反対側の面には、配線基板８’との導通を確保するために、外部接続端子としての半田ボール９’が設けられている。

パッケージ上にパッケージを積層するタイプのパッケージにおいて、基板の半導体チップ搭載面側の樹脂封止領域外側には上段にパッケージを搭載するためのランドとして設けられている。すなわち、半導体チップ搭載領域の外に設けた外部端子どうしを接続して複数のパッケージを積層した構造のパッケージの場合、上下のパッケージ間の電気的な導通を確保するため、下段パッケージ上面における半田ボール９’と対応する位置に上段パッケージ搭載用のランドを設ける必要がある。

本半導体装置においては、配線基板８（配線基板８’）は、２層配線基板でもよいし、１層配線基板であってもよい。

また、配線基板８（配線基板８’）の構成としては、例えば、基材がポリイミドやガラスエポキシなどの絶縁材からなっており、その基材表面に銅箔がラミネートした構成が挙げられる。また、配線基板としては、配線パターン上の表面がソルダーレジストによりコーティングされた基板あってもよい。

また、本半導体装置は、樹脂封止領域外部に上段パッケージ積層用のランドを設けて積層用パッケージとしてもよい。

特に、積層用ランドが樹脂封止部の外側に配置されている場合には、樹脂封止領域のサイズに制約があるため、本発明のような外部接続用ランドを前後に振り分けた構造のものが適している。

さらに、実装基板側の外部端子が多いパッケージでは、特にワイヤボンド端子面側から引き出し配線を引き出すことが有効になってくる。その理由は、外部端子が多い場合、外部端子ピッチを小さくしてパッケージ領域内部に必要な外部端子数を確保する必要があるため、外部端子ピッチを小さくする必要がある。その結果、外部端子ピッチが小さくなれば、外部端子間に通せる配線本数が少なくなるため、パッケージ中央方向に引き出した配線をパッケージ周辺部まで引き回すことが困難になってくるためである。

また、本半導体装置における配線パターンは、複数のパッケージを積層した構造を有する半導体装置以外にも、チップサイズが小さくかつ多ピンの半導体装置に適用可能である。

また、多ピンのパッケージで樹脂封止エリアが限定されるパッケージにおいて、本実施形態におけるワイヤボンド端子配列を取ることにより、低コストで品質の安定した基板を作成することが可能である。特に今後増加が見込まれる積層型パッケージでは効果がある。

〔実施の形態２〕
本発明の実施の他の形態について説明する。

上記実施の形態１の半導体装置では、半導体チップに設けられたパッド側から、ワイヤボンド端子が３列に配置された場合について説明した。しかしながら、本発明の半導体装置は、パッド側からワイヤボンド端子が３列に配置された構成に限定されるものではない。すなわち、本発明の半導体装置は、半導体チップのパッド側から順に第１列から第ｎ列（ｎは３以上の整数）に配置された構成であってもよい。

より具体的には、ワイヤボンド端子が半導体チップのパッド側から順に第１列から第４列に振り分けて配置されている場合、第１列から第４列の各列に属するワイヤボンド端子の数の比率は、パッド側から４：２：１：１となる。このとき、第１列から第４列の各列に属するワイヤボンド端子のピッチの比率は、パッド側から１：２：４：４となる。

また、ワイヤボンド端子が半導体チップのパッド側から順に第１列から第５列に振り分けて配置されている場合、第１列から第５列の各列に属するワイヤボンド端子の数の比率は、パッド側から８：４：２：１：１となる。このとき、第１列から第５列の各列に属するワイヤボンド端子のピッチの比率は、パッド側から１：２：４：８：８となる。

さらに、ワイヤボンド端子が半導体チップのパッド側から順に第１列から第６列に振り分けて配置されている場合、第１列から第６列の各列に属するワイヤボンド端子の数の比率は、パッド側から１６：８：４：２：１：１となる。このとき、第１列から第５列の各列に属するワイヤボンド端子のピッチの比率は、パッド側から１：２：４：８：１６：１６となる。

つまり、ワイヤボンド端子の数の比率は、ワイヤボンド端子の配列が４列、５列、または６列に関わらず、外側３列に属するワイヤボンド端子の数の比率が２：１：１になっているとともに、外側３列に属するワイヤボンド端子のピッチの比率が１：２：２になっている。より詳細には、ワイヤボンド端子が半導体チップのパッド側から順に第１列から第５列に振り分けて配置されている場合、ｎ−２列、ｎ−１列、及びｎ列各列に属するワイヤボンド端子の数の比率が２：１：１になっている。そして、ｎ−２列、ｎ−１列、及びｎ列各列に属するワイヤボンド端子のピッチの比率が１：２：２になっている。

また、第１列から第ｎ列のうち、第ｍ列（ｍは３以上の整数）に属するワイヤボンド端子同士のピッチをＰ_ｍとしたとき、Ｐ_ｍは、下記式（１）
Ｐ_ｍ＝Ｐ_１ｘ２^ｍ−１（ｍ＝２，３，‥‥，ｎ−１），Ｐ_ｎ＝Ｐ_１ｘ２^ｎ−２ …（１）
で表される関係が成立するように設定されていることが好ましい。

さらに、第１列から第ｎ列のうち、第ｍ列に属するワイヤボンド端子の数をａ_ｍとしたとき、ａ_ｍは、下記式（２）
ａ_ｍ＝ａ_ｍ＋１＋ａ_ｍ＋２＋‥‥＋ａ_ｎ−１＋ａ_ｎ …（２）
で表される関係が成立するように設定されていることが好ましい。

関係式（１）及び（２）になるように、第１列からｎ列の各列に属するワイヤボンド端子の配置を設定することにより、第１列からｎ列の各列に属するワイヤボンド端子全てからの引き出し配線がパッケージ外側へ引き出し可能なスペースを確保することが可能になる。

なお、本実施形態では、半導体チップのパッド側から順にワイヤボンド端子が第１列から第ｎ列（ｎは３以上の整数）に配置された構成のうち、ワイヤボンド端子が半導体チップのパッド側から順に第１列から第４列に振り分けて配置されている場合を例にして説明する。図５は、本実施形態の半導体装置における配線基板のワイヤボンド端子の配置を示した平面図であり、配線基板の配線パターンを示す。

図５に示すように、本半導体装置における配線基板２８は、配線パターン２１３を有している。

配線パターン２１３は、第１ワイヤボンド端子２３と第２ワイヤボンド端子２４と第３ワイヤボンド端子２４’と第４ワイヤボンド端子２５とを有している。また、図示しない半導体チップのパッド側から、第１ワイヤボンド端子２３の列２３ａ（第１列）、第２ワイヤボンド端子２４の列２４ａ（第２列）、第３ワイヤボンド端子２４’の列２４’ａ（第３列）、第４ワイヤボンド端子２５の列２５ａが、この順序で配置されている。

第１ワイヤボンド端子２３、第２ワイヤボンド端子２４、第３ワイヤボンド端子２４’、及び第４ワイヤボンド端子２５はそれぞれ、所定のピッチＰ_２１、Ｐ_２２、Ｐ_２３、Ｐ_２４で配列されている。また、ピッチＰ_２１、Ｐ_２２、Ｐ_２３、Ｐ_２４の比率が、１：２：４：４になっている。

さらに、列２３ａ、列２４ａ、列２４ａ’、及び列２５ａそれぞれに属するワイヤボンド端子（第１ワイヤボンド端子２３、第２ワイヤボンド端子２４、第３ワイヤボンド端子２４’、及び第４ワイヤボンド端子２５）の数の比率は、４：２：１：１となっている。

このような構成にすることにより、列２４ａ’に属する第３ワイヤボンド端子２４’間の間隔、及び、列２５ａに属する第３ワイヤボンド端子２５間の間隔が広くなり、ワイヤボンド端子間スペースに複数の引き出し配線（７本）を引き出すことが可能になる。つまり、本半導体装置におけるワイヤボンド端子の配置によって、従来の半導体装置よりも、複数の引き出し配線を通過するワイヤボンド端子間スペースを確保することが可能になる。したがって、本半導体装置では、最も半導体チップ側に配されたワイヤボンド端子（列２３ａに属する第１ワイヤボンド端子２３）からの引き出し配線を効率良くパッケージ外周側へ引き出すことが可能になる。その結果、安価であり、かつ安定した品質を有する配線基板を作製することが可能になる。

それゆえ、本半導体装置では、第１ワイヤボンド端子２３、第２ワイヤボンド端子２４、第３ワイヤボンド端子２４’、及び第４ワイヤボンド端子２５それぞれから、引き出し配線２６が引き出されている。これらワイヤボンド端子からの引き出し配線２６は、パッケージ外側方向へ引き出されるようになっている。従って、本半導体装置では、電解メッキ線を配線できない場合に効率よくワイヤボンド端子間を配線することで、安価でかつ安定した品質の基板を作製することが可能になる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の半導体装置は、以上のように、安価であり、かつ安定した品質を有する配線基板を作製することが可能になるので、特に半導体産業に好適に適用できる。特に、本発明は、半導体パッケージ上に別の半導体パッケージを積重ねたパッケージスタックタイプの半導体装置に適用できる。

本発明の実施の一形態の半導体装置における配線基板のワイヤボンド端子の配置を示したものであり、（ａ）は、配線基板の配線パターンを示し、（ｂ）は、（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。 ワイヤボンド端子が３列に千鳥配置された構成を示す平面図であり、（ａ）は、配線基板の配線パターンを示し、（ｂ）は、（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。 ワイヤボンド端子が２列に千鳥配置された構成を示す平面図であり、（ａ）は、配線基板の配線パターンを示し、（ｂ）は、（ａ）に示した配線パターンと半導体チップとがワイヤボンディングされた状態を示す。 複数のパッケージを積層した構造を有する半導体装置の概略構成を示す断面図である。 本発明の実施の他の形態の半導体装置における配線基板のワイヤボンド端子の配置を示した平面図であり、配線基板の配線パターンを示す。 従来の半導体装置の概略構成を示す断面図である。

符号の説明

１ 半導体チップ（半導体素子）
２ パッド（接続端子）
３ 第１ワイヤボンド端子（第ｎ−２列に属するワイヤボンド端子）
４ 第２ワイヤボンド端子（第ｎ−１列に属するワイヤボンド端子）
５ 第３ワイヤボンド端子（第ｎ列に属するワイヤボンド端子）
６ 引き出し配線
７ ワイヤ（ボンディングワイヤ）
８ 配線基板
９ 半田ボール（ランド部）
１０ 封入樹脂（封止部材）
３ａ，４ａ，５ａ 列（第ｎ−２列、第ｎ−１列、及び第ｎ列）

Claims (13)

1. 半導体素子と、配線パターンが形成された配線基板とを備え、
   上記配線パターンは、上記半導体素子に設けられた接続端子とボンディングワイヤにより電気的に接続されたワイヤボンド端子を有し、
   複数の接続端子と対向するように、複数のワイヤボンド端子が複数の列をなして配置されている半導体装置であって、
   上記複数の列を、上記接続端子側から順に、第１列から第ｎ列（ｎは３以上の整数）としたとき、
   第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２であることを特徴とする半導体装置。
2. 第１列から第ｎ列のうち、第ｍ列（ｍは３以上の整数）に属するワイヤボンド端子同士のピッチをＰ_ｍとしたとき、Ｐ_ｍは、下記式（１）
   Ｐ_ｍ＝Ｐ_１ｘ２^ｍ−１（ｍ＝２，３，‥‥，ｎ−１），Ｐ_ｎ＝Ｐ_１ｘ２^ｎ−２ …（１）
   で表される関係が成立するように設定されていることを特徴とする請求項１に記載の半導体装置。
3. 上記第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子の数の比率が、２：１：１であることを特徴とする請求項１または２に記載の半導体装置。
4. 第１列から第ｎ列のうち、第ｍ列に属するワイヤボンド端子の数をａ_ｍとしたとき、ａ_ｍは、下記式（２）
   ａ_ｍ＝ａ_ｍ＋１＋ａ_ｍ＋２＋‥‥＋ａ_ｎ−１＋ａ_ｎ …（２）
   で表される関係が成立するように設定されていることを特徴とする請求項３に記載の半導体装置。
5. 第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、第２列から第ｎ列の各列に属するワイヤボンド端子を通過する直線が、少なくとも１つ存在するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
6. 第１列に属し互いに隣接するワイヤボンド端子間に各々直線を引いたとき、各直線が、第２列から第ｎ列の何れかの列に属するただ１つのワイヤボンド端子を通過するように、上記第２列から第ｎ列の各列に属するワイヤボンド端子が配置されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
7. 第２列から第ｎ列の各列に属するワイヤボンド端子は、第１列に属するワイヤボンド端子に対して、上記接続端子同士のピッチ分だけずれて配置されていることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
8. さらに、上記配線基板は、外部接続端子と電気的に接続するためのランド部を備え、上記半導体素子と上記ボンディングワイヤとを封止する封止部材によって封止されており、
   上記ランド部は、上記封止部材によって封止されたエリア外における基板面に配置されていることを特徴とする請求項１〜７の何れか１項に記載の半導体装置。
9. 請求項１〜８の何れか１項に記載の半導体装置が複数個積層された積層型半導体装置。
10. 配線基板は外部接続端子と電気的に接続するためのランド部を備え、
    上記ランド部は、積層された半導体装置間の導通を確保するために設けられていることを特徴とする請求項９に記載の積層型半導体装置。
11. 搭載する半導体素子に設けられた接続端子と電気的に接続するワイヤボンド端子を有する配線パターンが形成されており、
    複数の接続端子と対向するように、複数のワイヤボンド端子が複数の列をなして配置されている配線基板であって、
    上記複数の列を、上記接続端子側から順に、第１列から第ｎ列（ｎは３以上の整数）としたとき、
    第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子同士のピッチの比率が、１：２：２であることを特徴とする配線基板。
12. 上記第ｎ−２列、第ｎ−１列、及び第ｎ列の各列に属するワイヤボンド端子の数の比率が、２：１：１であることを特徴とする請求項１１に記載の配線基板。
13. さらに、外部接続端子と電気的に接続するためのランド部を備え、上記半導体素子と上記ボンディングワイヤとを封止する封止部材によって封止されており、
    上記ランド部は、上記封止部材によって封止されたエリア外における基板面に配置されていることを特徴とする請求項１１または１２に記載の配線基板。

Images