TWI511249B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI511249B
TWI511249B TW102129172A TW102129172A TWI511249B TW I511249 B TWI511249 B TW I511249B TW 102129172 A TW102129172 A TW 102129172A TW 102129172 A TW102129172 A TW 102129172A TW I511249 B TWI511249 B TW I511249B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor wafer
semiconductor
electrode pad
circuit substrate
Prior art date
Application number
TW102129172A
Other languages
English (en)
Other versions
TW201438165A (zh
Inventor
Shogo Watanabe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201438165A publication Critical patent/TW201438165A/zh
Application granted granted Critical
Publication of TWI511249B publication Critical patent/TWI511249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體裝置及其製造方法 [相關申請案]
本申請案係享有以日本專利申請案第2013-61231號(申請日期：2013年3月25日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於半導體裝置及其製造方法。
為實現半導體裝置之小型化或高性能化，一種於一個封裝內積層且密封複數個半導體晶片之積層型半導體裝置已日臻實用化。例如，為謀求半導體記憶裝置之高容量化而於配線基板上積層多層記憶體晶片。於採用打線接合而電性連接配線基板與記憶體晶片時，係採用將複數個記憶體晶片階差狀地積層之構造以露出各記憶體晶片之電極墊。進而，為謀求半導體記憶裝置本身之小型化，而採用將複數個記憶體晶片階差狀地積層之複數個晶片群例如以階差方向為反方向，或在經由間隔件等之情形下以階差方向為同方向而積層之構造。
具有積層有複數個半導體晶片群之構造之半導體裝置中，例如，藉由於以金屬導線依序連接構成下側之半導體晶片群之複數個半導體晶片之電極墊後，再以金屬導線連接最下段之半導體晶片之電極墊與配線基板之連接墊，而電性連接複數個半導體晶片與配線基板。上側之半導體晶片群亦為同樣情形，藉由以金屬導線依序連接複數個半導體晶片之電極墊，且以金屬導線電性連接最下段之半導體晶片之電極墊與配線基板之連接墊。無論是用正向接合還是逆向接合何種接 合，均係對最下段之半導體晶片之電極墊實施凸塊接合、朝凸塊上之針腳接合及球形接合之三次接合步驟。
在積層有複數個半導體晶片群之構造中，上側之半導體晶片群之最下段之半導體晶片係以自下側之半導體晶片群朝外側突出之狀態配置。若自如此般之下側之半導體晶片群對懸空之最下段之半導體晶片連續實施凸塊接合、朝凸塊上之針腳接合以及針腳上之球形接合之三次接合步驟，則因不僅會累積接合時之衝擊，而且有接合時懸空部分彎曲之虞，故最下段之半導體晶片易產生龜裂或損傷等。根據該情形，而謀求一種可抑制對懸空狀態之半導體晶片進行打線接合時出現龜裂或損傷等之打線接合構造。
本發明所欲解決之問題係提供一種可抑制對懸空狀態之半導體晶片進行打線接合時出現龜裂或損傷等之半導體裝置及其製造方法。
實施形態之半導體裝置包含：電路基材；第1晶片群，其具備具有第1電極墊之至少一個第1半導體晶片，且搭載於上述電路基材上；第2晶片群，其具備具有第2電極墊之複數個第2半導體晶片，上述複數個第2半導體晶片係以上述第2電極墊露出、且最下段之第2半導體晶片自上述第1晶片群突出之方式，階差狀地積層於上述第1晶片群上；第1金屬導線，其電性連接上述電路基材與上述第1半導體晶片之上述第1電極墊；第2金屬導線，其電性連接上述電路基材與上述第2半導體晶片之上述第2電極墊；及密封樹脂層，其將上述第1及第2晶片群與上述第1及第2金屬導線一起密封。藉由對上述最下段之第2半導體晶片之上述第2電極墊僅進行一次球形接合而連接上述第2金屬導線。
1‧‧‧半導體裝置
2‧‧‧配線基板
2a‧‧‧第1表面
2b‧‧‧第2表面
3A‧‧‧連接墊
3B‧‧‧連接墊
4A‧‧‧第1半導體晶片
4B‧‧‧第1半導體晶片
4C‧‧‧第1半導體晶片
4D‧‧‧第1半導體晶片
5‧‧‧第1晶片群
6‧‧‧電極墊
7‧‧‧接著層
8‧‧‧第1金屬導線
9A‧‧‧第2半導體晶片
9B‧‧‧第2半導體晶片
9C‧‧‧第2半導體晶片
9D‧‧‧第2半導體晶片
10‧‧‧第2晶片群
11‧‧‧電極墊
12‧‧‧接著層
13‧‧‧第2金屬導線
14‧‧‧凸塊
15‧‧‧密封樹脂層
21‧‧‧半導體裝置
31‧‧‧半導體裝置
41‧‧‧半導體裝置
42‧‧‧間隔層
42A‧‧‧絕緣樹脂層
42B‧‧‧間隔件
B‧‧‧球形接合
S‧‧‧針腳接合
圖1係表示第1實施形態之半導體裝置的剖面圖。
圖2係放大表示圖1所示之半導體裝置之第2晶片群之打線接合構造之一部的剖面圖。
圖3係表示圖1所示之半導體裝置之變化例的剖面圖。
圖4係表示第2實施形態之半導體裝置的剖面圖。
圖5係表示圖4所示之半導體裝置之變化例的剖面圖。
圖6係表示第3實施形態之半導體裝置的剖面圖。
圖7係表示圖6所示之半導體裝置之變化例的剖面圖。
圖8係表示第4實施形態之半導體裝置之第1例的剖面圖。
圖9係表示第4實施形態之半導體裝置之第2例的剖面圖。
以下，參考圖式對實施形態之半導體裝置及其製造方法進行說明。
(第1實施形態)
圖1係表示第1實施形態之半導體裝置之構成的圖。圖1所示之半導體裝置1具備作為電路基材之配線基板2。配線基板2係於例如絕緣樹脂基板或陶瓷基板等之表面或內部設置有配線網(未圖示)者，具體而言，可舉出使用如玻璃環氧樹脂般之絕緣樹脂之印刷配線板等。作為電路基材，亦可使用矽中介板(silicon interposer)或導線架等取代配線基板2。配線基板2具有：成為外部端子之形成面之第1表面2a、及成為半導體晶片之搭載面之第2表面2b。雖圖1中省略圖示，但係於配線基板2之第1表面2a形成有BGA封裝用之外部端子(焊接球之突起狀端子)或LGA封裝用之外部端子(金屬電鍍等之金屬焊盤)。
於配線基板2之第2表面2b上設置有成為打線接合時之接合部之連接墊3A、3B。連接墊3A及3B之至少一部分係經由配線基板2之配 線網(未圖示)而與設置於配線基板2之第1表面2a之外部端子(未圖示)電性連接。配線基板2之第2表面2b上搭載有第1半導體晶片4A、4B、4C、4D。第1半導體晶片4A~4D構成第1晶片群5。第1半導體晶片4之搭載數並未特別限定，可為一個或兩個以上之任意數目。作為第1半導體晶片4A~4D，例如使用如NAND型快閃記憶體般之記憶體晶片，但並非限定於此。後述之第2半導體晶片9亦為同樣情形。
第1半導體晶片4A~4D各自具備具有矩形狀之相同形狀且設置於形成有包含電晶體之電路等之元件形成面上之第1電極墊6。第1電極墊6係沿著第1半導體晶片4之一個外形邊排列。複數個第1半導體晶片4A~4D係以露出第1電極墊6之方式階差狀地積層。即，半導體晶片4A係經由接著層7而接著於配線基板2之第1表面2a。半導體晶片4B~4D分別以露出下段側之半導體晶片(4A~4C)之電極墊6之方式，於與墊排列邊正交之方向偏移而依序接著於下段側之半導體晶片(4A~4C)上。
構成第1晶片群5之第1半導體晶片4A~4D之電極墊6係經由第1金屬導線(Au導線等)8依序連接。進而，第1晶片群5之最下段之第1半導體晶片4A之電極墊6係經由第1金屬導線8而與位於其附近之連接墊3A電性連接。即，第1半導體晶片4A~4D之電極墊6係藉由金屬導線8依序中繼接合，進而經由金屬導線8而與配線基板2之連接墊3A電性連接。
圖1雖顯示於以第1金屬導線8連接電極墊6間及電極墊6與連接墊3A時採用逆向接合之構造，但並非限定於此。第1金屬導線8亦可藉由正向接合而連接。所謂逆向接合係指在配置於下側之連接部進行球形接合，將金屬導線形成迴圈後，對配置於上側之連接部進行針腳接合之步驟。所謂正向接合係指在配置於上側之連接部進行球形接合，將金屬導線形成迴圈後，對配置於下側之連接部進行針腳接合之步 驟。
於第1晶片群5上積層搭載有複數個第2半導體晶片9A、9B、9C、9D。第2半導體晶片9A~9D構成第2晶片群10。第2半導體晶片9之積層數只要為複數即可，其數量並未限定。惟在可獲得半導體晶片9之積層數增加所帶來之高容量化等之高性能化、進而獲得後述之中繼接合之構成上之特徵或效果之前提下，半導體晶片9之積層數較佳為3個以上。第2半導體晶片9A~9D各自具備具有矩形狀之相同形狀且設置於元件形成面之第2電極墊11。第2電極墊11係沿著第2半導體晶片9之一個外形邊排列。
第2半導體晶片9A~9D係以第2電極墊11露出之方式階差狀地積層。第2晶片群10之階差方向與第1晶片群5之階差方向為反方向。第2半導體晶片9A~9D之墊排列邊朝向與構成第1晶片群5之半導體晶片4A~4D之墊排列方向相反之方向。即，半導體晶片9A係以墊排列邊朝向與第1晶片群5相反之方向、並經由接著層12而接著於第1晶片群5上。半導體晶片9B~9D係分別以露出下段側之半導體晶片(9A~9C)之電極墊11之方式，將墊排列邊朝向與半導體晶片9A相同之方向，且沿與墊排列邊正交之方向偏移而依序接著於下段側之半導體晶片(9A~9C)上。
使複數個第2半導體晶片9A~9D以階差方向為反方向而積層於第1晶片群5上時，為使第1晶片群5之最上段之第1半導體晶片4D之電極墊6露出，而使第2晶片群10以其中最下段之第2半導體晶片9A之設有電極墊11之墊排列邊側之端部自第1晶片群5朝外側簷狀突出之狀態，即所謂懸空之狀態進行配置。電極墊11之形成部位係第1晶片群5，具體而言自其中最上段之第1半導體晶片4D懸空之第2半導體晶片9A，因電極墊11之下側為中空狀態，以致對電極墊11進行打線接合時易產生彎曲，故其產生龜裂或損傷等之可能性高於其他第2半導體晶片9B ~9D。
在第1實施形態之半導體裝置1中，為抑制對最下段之半導體晶片9A進行打線接合時出現龜裂或損傷等，藉由對最下段之半導體晶片9A之電極墊11進行一次球形接合，而連接第2金屬導線13。具體而言，如圖2中放大顯示打線接合構造之一部分般，作為對最下段之半導體晶片9A之電極墊11進行打線接合之前步驟，係對第2段之半導體晶片9B之電極墊11實施凸塊接合，而於電極墊11上形成凸塊(包含Au等金屬導線13之構成材料之凸塊)14。接著，於最下段之半導體晶片9A之電極墊11上球形接合(B)金屬導線13，於使金屬導線13形成迴圈後，對形成於第2段之半導體晶片9B之電極墊11上之凸塊14進行針腳接合(S)。
與最下段之半導體晶片9A與第2段之半導體晶片9B之連接步驟同樣地，於第3段之半導體晶片9C之電極墊11上形成凸塊14。接著，於針腳接合(S)有金屬導線13之第2段之半導體晶片9B之電極墊11上球形接合(B)金屬導線13，使金屬導線13形成迴圈後，對形成於第3段之半導體晶片9C之電極墊11上之凸塊14進行針腳接合(S)。進而，同樣地以金屬導線13連接第3段之半導體晶片9C之電極墊11與第4段之半導體晶片9D之電極墊11。
如此，藉由自最下段之半導體晶片9A之電極墊11至最上段之半導體晶片9D之電極墊11依序實施逆向接合，而以金屬導線13依序連接半導體晶片9A~9D之電極墊11。即，自最下段之半導體晶片9A之電極墊11至最上段之半導體晶片9D之電極墊11係以金屬導線13予以中繼接合。此處，所謂球形接合係指連接形成於金屬導線13之前端之球形部之步驟。所謂針腳接合係指將金屬導線13連接於凸塊14之步驟。所謂凸塊接合係指於連接形成於金屬導線13前端之球形部後，自球形部切斷金屬導線13而形成凸塊14之步驟。
經中繼接合之半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B之電性連接係經由除最下段之半導體晶片9A以外之半導體晶片9B~9D之電極墊11而實施。在圖1所示之半導體裝置1中，與配線基板2之連接用之金屬導線13之一端係球形接合(B)於與第3段之半導體晶片9C之金屬導線13予以針腳接合(S)之第4段之半導體晶片9D之電極墊11上，另一端則針腳接合(S)於配線基板2之連接墊3B。圖1表示有在電性連接半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B時應用正向接合之狀態。
半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B之電性連接並非限定於正向接合。如圖3所示，在電性連接半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B時亦可應用逆向接合。在圖3所示之半導體裝置1中，與配線基板2之連接用之金屬導線13之一端係球形接合(B)於配線基板2之連接墊3B上，另一端則針腳接合(S)於第4段之半導體晶片9D之電極墊11之針腳接合(S)上所形成之凸塊14。
於搭載有第1及第2晶片群5、10之配線基板2之第2表面2b上，使用例如如環氧樹脂般之熱硬化性樹脂而鑄模成形有密封樹脂層15。即，構成第1晶片群5之第1半導體晶片4A~4D及構成第2晶片群10之第2半導體晶片9A~9D係與第1及第2金屬導線8、13等一起以密封樹脂層15予以一體地密封。由該等各構成要素構成第1實施形態之半導體裝置1。
第1實施形態之半導體裝置1中，自半導體晶片9A之電極墊11至半導體晶片9D之電極墊11之中繼接合係應用逆向接合，而且經中繼接合之半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B之電性連接，係使用除最下段之半導體晶片9A以外之半導體晶片9B~9D之任一者之電極墊11，具體而言，係使用最上段之半導體晶片9D之電極墊11。於中繼接合時，對自第1晶片群5懸空出之最下段之半導體晶 片9A之電極墊11實施一次球形接合。即，藉由對最下段之半導體晶片9A之第2電極墊11實施一次球形接合而連接金屬導線13。
藉由將以金屬導線13對懸空之最下段之半導體晶片9A之電極墊11之接合步驟(包含球形接合、針腳接合、及凸塊接合之金屬導線13全部接合步驟)設為一次，可緩解在最下段之半導體晶片9A於接合時之衝擊。進而。接合時之最下段之半導體晶片9A之彎曲之影響亦變小。即，可防止因接合時半導體晶片9A反覆彎曲而累積疲勞等。因此，可抑制打線接合時最下段之半導體晶片9A出現龜裂或損傷等。換言之，可以良率良好地製造具備階差方向為反方向之複數個晶片群5、10之半導體裝置1，進而，可提高半導體裝置1之可靠性。
此外，打線接合時之半導體晶片9A之彎曲於其厚度為50μm以下，進而於約30μm之薄壁化之情形時將更為顯著。因此，為抑制懸空晶片(第2半導體晶片9A)在打線接合時之彎曲，亦有僅增加第2晶片群10內之懸空晶片9A厚度之情況。惟，因增加懸空晶片9A之厚度，第2晶片群10之厚度乃至於半導體裝置1之厚度亦會增加。此成為阻礙半導體裝置1之小型化與薄型化之要因。在實施形態之半導體裝置1中，由於減輕了懸空之半導體晶片9A在接合時之衝擊或彎曲，故即使將半導體晶片9A之厚度設為與其他半導體晶片9B~9D相同(例如約為30~50μm)之情形下，亦可抑制半導體晶片9A之龜裂或損傷等。因此，可謀求半導體裝置1之進一步小型化或薄型化。
(第2實施形態)
接著，參照圖4及圖5說明第2實施形態之半導體裝置21之構成。另，藉由對與第1實施形態相同之部分附加相同符號，省略其一部分說明。第2實施形態之半導體裝置21係與第1實施形態同樣地，藉由除了最下段之半導體晶片9A以外之半導體晶片9B~9D之任一者之電極墊11而實施經中繼接合之半導體晶片9A~9D之電極墊11與配線基板2 之連接墊3B之電性連接。惟在第2實施形態中，與配線基板2之連接墊3B之電性連接係使用最下段之半導體晶片9A與最上段之半導體晶片9D之間之半導體晶片(9B、9C)之電極墊11。
圖4及圖5表示經由金屬導線13將第2段之半導體晶片9B之電極墊11與配線基板2之連接墊3B電性連接之狀態。於使用第3段之半導體晶片9B之電極墊11之情形時，只要藉由改變後述之中繼接合之逆向接合與正向接合之轉換位置，基本上亦可採用相同構成而電性連接第3段之半導體晶片9C之電極墊11與配線基板2之連接墊3B。第2實施形態之半導體裝置21中，配線基板2或第1晶片群5之構成與第1實施形態相同。
第2實施形態之半導體裝置21係與第1實施形態同樣地，具備具有以使第2電極墊11露出之方式階差狀地積層之複數個第2半導體晶片9A~9D之第2晶片群10。第2晶片群10之半導體晶片9A~9D之積層構造等與第1實施形態相同；第2晶片群10之階差方向與第1晶片群5之階差方向為相反方向。第2晶片群10之最下段之半導體晶片9A以設有電極墊11之墊排列邊側之端部自第1晶片群5朝外側簷狀地突出之狀態、即所謂懸空狀態而配置。因此，最下段之半導體晶片9A之電極墊11之形成部位係自第1晶片群5(最上段之第1半導體晶片4D)懸空。
第2實施形態之半導體裝置21中，為了抑制最下段之半導體晶片9A於打線接合時之龜裂或損傷等，亦藉由對最下段之半導體晶片9A之電極墊11進行一次球形接合而連接第2金屬導線13。即，最下段之半導體晶片9A之電極墊11與第2段之半導體晶片9B之電極墊11係藉由逆向接合而連接。自最上段之半導體晶片9D之電極墊11至第2段之半導體晶片9B之電極墊11係藉正向接合依序連接。而且，電性連接第2段之半導體晶片9B之電極墊11與配線基板2之連接墊3B。
最下段之半導體晶片9A之電極墊11與第2段之半導體晶片9B之電極墊11之逆向接合與第1實施形態同樣地實施。具體而言，對第2段之 半導體晶片9B之電極墊11實施凸塊接合，而於電極墊11上形成凸塊14。在最下段之半導體晶片9A之電極墊11球形接合(B)金屬導線13，使金屬導線13形成迴圈後，對形成於第2段上之半導體晶片9B之電極墊11上之凸塊14進行針腳接合(S)。自第4段之半導體晶片9D之電極墊11至第2段之半導體晶片9B之電極墊11之正向接合係如下實施。
即，對第3段之半導體晶片9C之電極墊11進行凸塊接合而形成凸塊14。接著，對第4段之半導體晶片9B之電極墊11球形接合(B)金屬導線13，使金屬導線13形成迴圈後，對形成於第3段之半導體晶片9C之電極墊11上之凸塊14進行針腳接合(S)。同樣地以金屬導線13連接第3段之半導體晶片9C之電極墊11與第2段之半導體晶片9B之電極墊11。對第2段之半導體晶片9B之電極墊11實施之針腳接合(S)係對連接於最下段之半導體晶片9A之電極墊11之金屬導線13之針腳接合(S)上實施。亦可於自最下段之半導體晶片9A之針腳接合(S)上形成凸塊後，實施自第3段之半導體晶片9B之針腳接合(S)。
最下段之半導體晶片9A之電極墊11與第2段之半導體晶片9B之電極墊11之間藉由針腳接合而連接，自第4段之半導體晶片9D之電極墊11至第2段之半導體晶片9B之電極墊11藉由正向接合而依序連接，藉此自最下段之半導體晶片9A之電極墊11至第4段之半導體晶片9D之電極墊11經中繼接合。而且，經由第2段之半導體晶片9B之電極墊11電性連接經中繼接合之半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B。
圖4所示之半導體裝置21中，與配線基板2之連接用之金屬導線13之一端係球形接合(B)於與自最下段之半導體晶片9A之金屬導線13及自第3段之半導體晶片9C之金屬導線13予以針腳接合(S)之第2段之半導體晶片9B之電極墊11上，另一端則針腳接合(S)於配線基板2之連接墊3B。圖4顯示於半導體晶片9A~9D之電極墊11與配線基板2之連 接墊3B之電性連接中應用正向接合之狀態。如圖5所示，半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B之電性連接亦可應用逆向接合。
於搭載有第1及第2晶片群5、10之配線基板2之第2表面2b上，使用例如如環氧樹脂之熱硬化性樹脂而鑄模成形密封樹脂層15。即，構成第1晶片群5之第1半導體晶片4A~4D及構成第2晶片群10之第2半導體晶片9A~9D與第1及第2金屬導線8及13等一起以密封樹脂層15予以一體地密封。由該等各構成要素構成第2實施形態之半導體裝置21。
第2實施形態之半導體裝置21中，自半導體晶片9A之電極墊11至半導體晶片9D之電極墊11經中繼接合，而且，使經中繼接合之半導體晶片9A~9D之電極墊11與配線基板2之連接墊3B於電性連接時，係使用除了最下段之半導體晶片9A以外之半導體晶片9B~9D之任一者之電極墊11，具體而言，使用第2段之半導體晶片9B之電極墊11。於中繼接合時，對於自第1晶片群5懸空出之最下段之半導體晶片9A之電極墊11實施一次球形接合。
藉由將以金屬導線13對懸空之半導體晶片9A之電極墊11實施之接合步驟設為一次，可緩解最下段之半導體晶片9A之接合時之衝擊，進而，防止因反覆彎曲所致之疲勞累積。因此，可抑制打線接合時最下段之半導體晶片9A出現龜裂或損傷等。換言之，可以良率良好地製造具備階差方向為反方向之複數個晶片群5、10之半導體裝置21，進而，可提高半導體裝置21之可靠性。此外，即使使最下段之半導體晶片9A之厚度與其他半導體晶片9B~9D相同(例如約為30~50μm)之情形時，仍可抑制半導體晶片9A之龜裂或損傷等。因此，可謀求半導體裝置21之進一步小型化或薄型化。
(第3實施形態)
接著，參照圖6及圖7說明第3實施形態之半導體裝置31之構成。 另，對與第1實施形態相同之部分附加相同之符號，並省略其一部分說明。第3實施形態之半導體裝置31具有如下構造：自第2段之半導體晶片9B之電極墊11至第4段之半導體晶片9D之電極墊11經中繼接合，且最下段之半導體晶片9A之電極墊11與經中繼接合之半導體晶片9B~9D之電極墊11分別與配線基板2之連接點3B電性連接。另，與第2實施形態同樣地，第3實施形態之半導體裝置31之配線基板2或第1晶片群5之構成，進而第2晶片群10中之包含懸空構造之半導體晶片9A~9D之積層構造等係與第1實施形態相同。
在圖6所示之半導體裝置31中，最下段之半導體晶片9A之電極墊11與配線基板2之連接墊3B係藉由金屬導線13之正向接合而連接。即，金屬導線13之一端球形接合(B)於最下段之半導體晶片9A之電極墊11，另一端則針腳接合(S)於配線基板2之連接墊3B。另一方面，第4段之半導體晶片9D之電極墊11至第2段之半導體晶片9B之電極墊11係藉由金屬導線13之正向接合而中繼接合。中繼接合中之正向接合係與第2實施形態同樣地實施。
經中繼接合之半導體晶片9B~9D之電極墊11與配線基板2之連接墊3B係經由第2段之半導體晶片9B之電極墊11而電性連接。在圖6所示之半導體裝置31中，第2段之半導體晶片9B之電極墊11與配線基板2之連接墊3B係藉由經正向接合之金屬導線13連接。即，半導體晶片9D~9B之電極墊11及配線基板2之連接墊3B係藉由金屬導線13之正向接合而依序連接。配線基板2之連接墊3B與半導體晶片9B~9D之電極墊11之連接亦可應用如圖7所示之以金屬導線13之逆向接合。在圖7所示之半導體裝置31中，配線基板2之連接墊3B及半導體晶片9B~9D之電極墊11係藉由金屬導線13之逆向接合而依序連接。
搭載有第1及第2晶片群5、10之配線基板2之第2表面2b上，使用例如如環氧樹脂般之熱硬化性樹脂而鑄模成形密封樹脂層15。即，構 成第1晶片群5之第1半導體晶片4A~4D及構成第2晶片群10之第2半導體晶片9A~9D與第1及第2金屬導線8、13等一起以密封樹脂層15予以一體地密封。由該等各構成要素構成第3實施形態之半導體裝置31。
第3實施形態之半導體裝置31中，藉由金屬導線13之正向焊而連接最下段之半導體晶片9A之電極墊11與配線基板2之連接墊3B，而且，經中繼接合之半導體晶片9B~9D之電極墊11與配線基板2之連接墊3B係以與最下段之半導體晶片9A不同之金屬導線13連接。與配線基板2之連接墊3B打線接合時，對第2晶片群10中之懸空之最下段之半導體晶片9A之電極墊11實施一次球形接合。
藉由將金屬導線13對懸空之半導體晶片9A之電極墊11之接合步驟設為一次，可緩解最下段之半導體晶片9A於接合時之衝擊，進而防止因反覆彎曲所致之疲勞累積。因此，可抑制最下段之半導體晶片9A出現龜裂或損傷等。換言之，可以良率良好地製造具備以階差方向為反方向之複數個晶片群5、10之半導體裝置31，進而，可提高半導體裝置31之可靠性。此外，即使使半導體晶片9A之厚度與其他半導體晶片9B~9D相同(例如約為30~50μm)之情形時，亦可抑制半導體晶片9A之龜裂或損傷等。因此，可謀求半導體裝置31之進一步小型化或薄型化。
(第4實施形態)
接著，參照圖8及圖9說明第4實施形態之半導體裝置41之構成。另，對與第1實施形態相同之部分附加相同之符號，並省略其一部分說明。第1至第3實施形態中，雖已說明第2晶片群10之階差方向與第1晶片群5之階差方向相反之構造，但第2晶片群10之最下段之半導體晶片9A自第1晶片群5懸空出之構造並非限定於此。第4實施形態之半導體裝置41具備經由間隔層42(42A、42B)而於第1晶片群5上積層第2晶片群10之構造。
圖8所示之半導體裝置41具備可納入連接於第1半導體晶片4A~4D之電極墊11(尤其是最上段之半導體晶片4D之電極墊11)之金屬導線8之絕緣樹脂層42A作為間隔層42。絕緣樹脂層42A除了具有作為間隔層之功能外，尚具有作為第2晶片群10之最下段之半導體晶片9A之接著層之功能。間隔層42亦可如圖9所示之一般晶片間隔件42B，而取代圖8所示之絕緣樹脂層42A。第4實施形態之半導體裝置41藉由經由間隔層42(42A、42B)，而使第1晶片群5與第2晶片群10之階差方向設為相同。
上述晶片群5、10之積層構造中，第2晶片群10之最下段之半導體晶片9A亦以設有電極墊11之墊排列邊側之端部自第1晶片群5朝外側懸空出之狀態配置。在第1至第3實施形態中所詳述之構造，即對懸空之半導體晶片9A之電極墊11實施一次球形接合之接合構造，亦可有效適用於第1晶片群5及第2晶片群10經由間隔層42而積層之情況。因此，可獲得與第1至第3實施形態相同之效果。另，圖8及圖9中之第2晶片群10之接合構造雖顯示與第1實施形態相同之構造，但當然亦可為第2及第3實施形態之接合構造。
另，雖已說明本發明之幾個實施形態，但是該等實施形態僅係係舉例提出，並不意欲限制本發明之範疇。該等實施形態可藉多種其他形式實施；在不脫離本發明要旨之範圍內，可作出多種省略、替代及改變。該等實施形態或其變形不僅包含在發明之範圍或要旨內，而且包含在與申請專利範圍所揭示之發明等效之範圍內。
1‧‧‧半導體裝置
2‧‧‧配線基板
2a‧‧‧第1表面
2b‧‧‧第2表面
3A‧‧‧連接墊
3B‧‧‧連接墊
4A‧‧‧第1半導體晶片
4B‧‧‧第1半導體晶片
4C‧‧‧第1半導體晶片
4D‧‧‧第1半導體晶片
5‧‧‧第1晶片群
6‧‧‧電極墊
7‧‧‧接著層
8‧‧‧第1金屬導線
9A‧‧‧第2半導體晶片
9B‧‧‧第2半導體晶片
9C‧‧‧第2半導體晶片
9D‧‧‧第2半導體晶片
10‧‧‧第2晶片群
11‧‧‧電極墊
12‧‧‧接著層
13‧‧‧第2金屬導線
14‧‧‧凸塊
15‧‧‧密封樹脂層
B‧‧‧球形接合
S‧‧‧針腳接合

Claims (5)

  1. 一種半導體裝置，其特徵為包含：電路基材；第1晶片群，其具備具有第1電極墊之至少一個第1半導體晶片，且搭載於上述電路基材上；第2晶片群，其具備具有第2電極墊之3個以上之第2半導體晶片，且以上述3個以上之第2半導體晶片露出上述第2電極墊、且最下段之第2半導體晶片自上述第1晶片群突出之方式，階差狀地積層於上述第1晶片群上；第1金屬導線，其電性連接上述電路基材與上述第1半導體晶片之上述第1電極墊；第2金屬導線，其電性連接上述電路基材與上述第2半導體晶片之上述第2電極墊；及密封樹脂層，其將上述第1及第2晶片群與上述第1及第2金屬導線一起密封；且藉由對上述最下段之第2半導體晶片之上述第2電極墊僅進行一次球形接合而連接上述第2金屬導線；上述3個以上之上述第2半導體晶片之上述第2電極墊係藉由上述第2金屬導線而依序電性連接，該第2金屬導線係對下段側之第2半導體晶片之上述第2電極墊進行球形接合、且經由凸塊而針腳接合於上段側之第2半導體晶片之上述第2電極墊；且除上述最下段之第2半導體晶片以外之第2半導體晶片之上述第2電極墊中之一個係經由上述第2金屬導線而與上述電路基材電性連接。
  2. 一種半導體裝置，其特徵為包含： 電路基材；第1晶片群，其具備具有第1電極墊之至少一個第1半導體晶片，且搭載於上述電路基材上；第2晶片群，其具備具有第2電極墊之複數個第2半導體晶片，且以上述複數個第2半導體晶片露出上述第2電極墊、且最下段之第2半導體晶片自上述第1晶片群突出之方式，階差狀地積層於上述第1晶片群上；第1金屬導線，其電性連接上述電路基材與上述第1半導體晶片之上述第1電極墊；第2金屬導線，其電性連接上述電路基材與上述第2半導體晶片之上述第2電極墊；及密封樹脂層，其將上述第1及第2晶片群與上述第1及第2金屬導線一起密封；且藉由對上述最下段之第2半導體晶片之上述第2電極墊僅進行一次球形接合而連接上述第2金屬導線。
  3. 如請求項2之半導體裝置，其中上述第2晶片群具備階差狀地積層於上述第1晶片群上之3個以上之上述第2半導體晶片；上述3個以上之上述第2半導體晶片之上述第2電極墊係藉由上述第2金屬導線依序電性連接；且除上述最下段之第2半導體晶片以外之第2半導體晶片之上述第2電極墊中之一個係經由上述第2金屬導線而與上述電路基材電性連接。
  4. 如請求項2之半導體裝置，其中上述第2晶片群具備階差狀地積層於上述第1晶片群上之3個以上之上述第2半導體晶片； 上述最下段之第2半導體晶片之上述第2電極墊係經由上述第2金屬導線而與上述電路基材電性連接；且除上述最下段之第2半導體晶片以外之第2半導體晶片之上述第2電極墊係藉由上述第2金屬導線依序電性連接，且，上述第2電極墊之其中一個係經由上述第2金屬導線而與上述電路基材電性連接。
  5. 一種半導體裝置之製造方法，其特徵為包含以下步驟：準備電路基材；將具備具有第1電極墊之至少一個第1半導體晶片之第1晶片群搭載於上述電路基材上；經由第1金屬導線電性連接上述電路基材與上述第1半導體晶片之上述第1電極墊；將具備複數個具有第2電極墊之第2半導體晶片之第2晶片群以露出上述第2電極墊、且最下段之第2半導體晶片自上述第1晶片群突出之方式，階差狀地積層於上述第1晶片群上；經由第2金屬導線電性連接上述電路基材與上述第2半導體晶片之上述第2電極墊；及形成將上述第1及第2晶片群與上述第1及第2金屬導線一起密封之密封樹脂層；且藉由對上述最下段之第2半導體晶片之上述第2電極墊僅進行一次球形接合而連接上述第2金屬導線。
TW102129172A 2013-03-25 2013-08-14 Semiconductor device and manufacturing method thereof TWI511249B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061231A JP5843803B2 (ja) 2013-03-25 2013-03-25 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW201438165A TW201438165A (zh) 2014-10-01
TWI511249B true TWI511249B (zh) 2015-12-01

Family

ID=51599619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129172A TWI511249B (zh) 2013-03-25 2013-08-14 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP5843803B2 (zh)
CN (1) CN104078439B (zh)
TW (1) TWI511249B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681519B (zh) * 2018-08-31 2020-01-01 日商東芝記憶體股份有限公司 半導體裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
JP6293694B2 (ja) * 2015-03-16 2018-03-14 東芝メモリ株式会社 半導体記憶装置
KR102499954B1 (ko) * 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
CN109755182A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 芯片堆叠封装结构及其形成方法
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
CN109872982A (zh) * 2019-03-08 2019-06-11 东莞记忆存储科技有限公司 半导体多层晶粒堆叠模块及其焊接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123320A (en) * 2009-12-29 2011-07-01 Powertech Technology Inc Making method and device of outer lead type semiconductor package for reducing thickness of die pad
TWM412461U (en) * 2011-04-11 2011-09-21 Kun Yuan Technology Co Ltd Stacked multi-chip package structure
TW201312671A (zh) * 2011-09-12 2013-03-16 Toshiba Kk 半導體裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
KR101909203B1 (ko) * 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
CN102790042B (zh) * 2012-07-12 2015-11-18 日月光半导体制造股份有限公司 半导体芯片堆叠构造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123320A (en) * 2009-12-29 2011-07-01 Powertech Technology Inc Making method and device of outer lead type semiconductor package for reducing thickness of die pad
TWM412461U (en) * 2011-04-11 2011-09-21 Kun Yuan Technology Co Ltd Stacked multi-chip package structure
TW201312671A (zh) * 2011-09-12 2013-03-16 Toshiba Kk 半導體裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681519B (zh) * 2018-08-31 2020-01-01 日商東芝記憶體股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN104078439A (zh) 2014-10-01
CN104078439B (zh) 2017-04-19
JP5843803B2 (ja) 2016-01-13
JP2014187221A (ja) 2014-10-02
TW201438165A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI511249B (zh) Semiconductor device and manufacturing method thereof
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9875955B2 (en) Low cost hybrid high density package
US9165870B2 (en) Semiconductor storage device and manufacturing method thereof
US20100181661A1 (en) Semiconductor device
TW200919700A (en) Semiconductor device
JP2002110898A (ja) 半導体装置
US20120248628A1 (en) Semiconductor device and method of fabricating the same
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
JP5547703B2 (ja) 半導体装置の製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US8519522B2 (en) Semiconductor package
JP2013175585A (ja) 積層型半導体装置
JP5103155B2 (ja) 半導体装置およびその製造方法
US20230207520A1 (en) Semiconductor device
JP2009021499A (ja) 積層型半導体装置
WO2013051182A1 (ja) 半導体装置及びその製造方法
TWI459515B (zh) 半導體封裝結構
KR100813621B1 (ko) 적층형 반도체 소자 패키지
JP2012043925A (ja) 半導体装置及びその製造方法
KR20040038462A (ko) 멀티 칩 패키지 및 그의 제조 방법
TWM470378U (zh) 晶粒封裝結構
JP2008028015A (ja) チップスタック型マルチチップパッケージ、その組立方法及び絶縁フィルム