JP2012043925A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012043925A
JP2012043925A JP2010182925A JP2010182925A JP2012043925A JP 2012043925 A JP2012043925 A JP 2012043925A JP 2010182925 A JP2010182925 A JP 2010182925A JP 2010182925 A JP2010182925 A JP 2010182925A JP 2012043925 A JP2012043925 A JP 2012043925A
Authority
JP
Japan
Prior art keywords
internal
semiconductor device
pads
external
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010182925A
Other languages
English (en)
Inventor
Atsuhito Mizutani
篤人 水谷
Hiroaki Fujimoto
博昭 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010182925A priority Critical patent/JP2012043925A/ja
Priority to PCT/JP2011/003055 priority patent/WO2012023228A1/ja
Publication of JP2012043925A publication Critical patent/JP2012043925A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】回路規模の大きな半導体チップを用いる場合においても、チップ中央部に安定して電源電圧を供給できる半導体装置を低コストに実現する。
【解決手段】半導体装置２５は、半導体チップ４と、半導体チップ４の主面の周縁部上に形成された外部パッド７と、主面上であって、外部パッド７よりも内側に形成された複数の内部パッド８及び９と、主面上を覆い、外部パッド７上及び複数の内部パッド８及び９上に開口を有する保護膜６と、内部パッド同士を電気的に接続する第１の金属細線１６とを備える。複数の内部パッド８及び９は、外部パッド７よりも小さい。
【選択図】図２

Description

本開示は、半導体チップ内の配線の一部をボンディングワイヤにて行う半導体装置及びその製造方法に関するものである。
従来、半導体チップに対する電源電圧の供給は、半導体チップの周縁部のパッドから半導体チップの内部に向かって、半導体チップ内の配線を介して行われている。しかしながら、最近の半導体の微細化の進展、回路規模の増大等により、チップサイズの大型化、低電圧化が進んでいる。この結果、半導体チップ内配線のみによる電源供給では半導体チップ内において電圧ドロップが生じ、性能低下が発生する。
そこで、半導体チップをフリップチップボンディングにてパッケージングし、パッケージの基板配線から半導体チップの中央部に電源供給する方法が用いられる。しかし、パッケージ基板はコストが高い。
これに対処する方法の例として、特許文献１がある。特許文献１によると、例えば図７に示すように、半導体チップ２１の表面に格子状にパッド２２を設けると共に、ボンディングワイヤ２４によって、格子状のパッド２２と周縁部にある外部パッド２３を接続する。これにより、外部パッド２３に供給された電源の電圧を、ドロップを生じることなく、半導体チップ２１の中央付近に供給することができる。
特開２００５−８５８２９号公報
しかしながら、特許文献１に示された半導体装置の場合、格子状に配置したパッド２２の大きさが外部パッド２３と同一である。この結果、格子状パッド２２を配置するためには、チップサイズを大きくする、半導体チップの配線層数を１層以上増やす等が要求される。つまり、格子状パッドを形成するために専用の層を用いると、配線層を増やすことが必要であり、既存の配線層を利用して格子状パッドを形成すると、チップサイズを大きくすることが必要である。これは、コスト上昇の原因となる。
以上に鑑み、本開示の半導体装置及びその製造方法の目的は、半導体チップ内に対する電源電圧の供給を低コストに実現することである。
前記の目的を達成するために、本開示の半導体装置は、半導体チップと、半導体チップの主面の周縁部上に形成された外部パッドと、主面上であって、外部パッドよりも内側に形成された複数の内部パッドと、主面上を覆い、外部パッド上及び複数の内部パッド上に開口を有する保護膜と、内部パッド同士を電気的に接続する第１の金属細線とを備え、複数の内部パッドは、外部パッドよりも小さい。
以上のような半導体装置によると、内部パッドを外部パッドよりも小さくしている。このような小さな内部パッドは、半導体チップ内に設けられる配線層の一部を利用して形成することができる。従って、チップサイズの増大を抑制でき、且つ、配線層を追加する必要も生じない。また、内部パッド同士を金属細線によって接続することができる。これらの結果、半導体チップの内部（中央付近）に対し、電圧ドロップを生じることなく確実に電源供給が可能な半導体装置を低コストに実現できる。尚、本開示の構造においても、金属細線により接続された内部パッドのうちの一方と、外部パッドとは、半導体チップ内配線により接続されている。しかしながら、接続距離が短いので当該部分における電圧ドロップは問題にはならない。
尚、複数の内部パッド上に各々設けられた複数の内部突起電極を更に備えていても良い。
このようにすると、金属細線による内部パッド同士の電気的接続をより確実に行なうことができる。
また、複数の内部突起電極の表面の曲率は、外部突起電極よりも大きくても良い。
これにより、金属細線を用いて内部突起電極同士の接続を行なう際に、内部突起電極と金属細線との接合表面積が大きくなるので、より確実な接続を行なうことができる。
また、複数の内部突起電極は、内部パッドよりも大きくても良い。
このようにすると、内部パッドを小さくすることによりチップサイズの増大を抑えながら、金属細線による電気的接続をより確実に行なうことができる。
また、第１の金属細線の両端に、それぞれ内部突起電極と接続される金属ボールを備え、金属ボールは、内部突起電極よりも大きくても良い。
このようにすると、金属ボールによって内部突起電極を覆うようにして接続することができるので、第１の金属細線による接続をより確実に行なうことができる。
また、金属ボールは、保護膜と接していても良い。
このようにすると、金属ボールと保護膜との接合により第１の金属細線の接合強度が向上する。
更に、保護膜は、複数の内部パッドの周囲に凹部を有し、金属ボールは、凹部内にまで形成されていても良い。
このようにすると、金属ボールが凹部に合わせて変形して食い込むことにより、接合強度が更に向上する。
また、少なくとも２つの内部突起電極を覆うように金属ボールが形成され、当該金属ボールによって、前記の少なくとも２つの内部突起電極の電気的接続が行なわれていても良い。
このようにすると、金属ボールが内部突起電極同士を電気的に接続するジャンパー配線として機能する。よって、コストの高い半導体チップ内の配線層を増加させることなく多層配線を実現することができる。
また、複数の内部パッドの少なくとも１つには、電源電位又はグランド電位が供給されていても良い。
これにより、半導体チップ内に電源電位又はグランド電位を供給できる。
また、半導体チップ内に、第１の金属細線により電気的に接続された複数の内部パッドの少なくとも一つと、外部パッドとを電気的に接続するチップ内配線を備えてもよい。
このようにすると、外部パッド、チップ内配線、内部パッドのうちの一方、第１の金属細線、内部パッドのうちの他方、と順に介して、外部パッドに供給された電源の電圧を半導体チップの中央付近にまで供給することができる。
また、半導体チップには、回路素子が形成されていても良い。
また、半導体チップ内において、複数の内部パッドが形成されている層に、配線が形成されていても良い。
このように、配線層を利用して内部パッドを形成すると、新たな層を設けることなく内部パッドを実現できる。
また、半導体チップを搭載する配線基板を更に備え、半導体チップは、配線基板上に搭載されていても良い。
また、半導体チップと配線基板とは第２の金属細線により電気的に接続されていても良い。
また、第１の金属細線の最上部の高さは、前記第２の金属細線の最上部の高さよりも低くなっていても良い。
また、内部突起電極は、Ｎｉ層及びその上に形成された貴金属層を少なくとも含んでいても良い。
次に、本開示の半導体装置の製造方法は、半導体チップの主面の周縁部上に外部パッドを形成する工程（ａ）と、主面上であって、外部パッドよりも内側に複数の内部パッドを形成する工程（ｂ）と、主面上を覆い、外部パッド上及び複数の内部パッド上に開口を有する保護膜を形成する工程（ｃ）と、内部パッド同士を第１の金属細線により電気的に接続する工程（ｄ）とを備え、内部パッドは、外部パッドよりも小さい。
このような半導体装置の製造方法によると、半導体チップの内部（中央付近）に対して確実に電源供給できると共に、内部パッドを設けることによるチップサイズの増大を抑制可能な半導体装置を製造できる。更に、内部パッドによる電源供給のために、配線層を追加する必要も無い。
また、工程（ｃ）と工程（ｄ）との間に、複数の内部パッド上に各々内部突起電極を形成する工程（ｅ）を更に備え、工程（ｄ）において、内部突起電極同士を第１の金属細線により接続しても良い。
このようにすると、第１の金属細線による内部パッド同士の電気的接続をより確実に行なうことができる。
また、工程（ｅ）において、内部突起電極に加えて、外部パッド上に外部突起電極を形成し、内部突起電極及び外部突起電極は、無電解めっき法を用いて形成しても良い。
このようにすると、外部突起電極を電気的接続に利用できる。また、内部突起電極と外部突起電極とを同じ工程において形成できる。
また、工程（ｄ）は、ワイヤボンディング法により、複数の内部突起電極のうちの第１の内部突起電極上に第１の金属ボールを形成する工程と、ワイヤボンディング法により、複数の内部突起電極のうちの第２の内部突起電極上に第２の金属ボールを形成した後、第２の金属ボールから第１の金属ボールに向けて金属細線を形成する工程とを含んでいても良い。金属細線による接続の方法として、このようにしても良い。
以上の通り、本開示の半導体装置及びその製造方法によると、半導体チップの配線層を使って形成する内部パッドを著しく小さくでき、内部パッド形成によるチップサイズの増大を抑制できる。また、従来は必要であった半導体チップにおける追加の配線層は不要となり、低コスト且つ高信頼性の半導体装置を実現できる。
図１は、本開示の第１の実施形態の例示的半導体装置に用いる半導体チップを示す平面図である。 図２（ａ）〜（ｃ）は、第１の実施形態の例示的半導体装置に関し、製造工程を示す図である。 図３は、第１の実施形態の例示的半導体装置に関し、突起電極の周囲の保護膜に凹部を設けることについて示す図である。 図４は、第１の実施形態の例示的半導体装置に関し、ワイヤボンディングが完了した状態を示す平面図である。 図５は、本開示の第２の実施形態の例示的半導体装置に用いる半導体チップを示す平面図である。 図６は、第２の実施形態の例示的半導体装置を示す図である。 図７は、関連技術の半導体チップについて示す図である。
本開示の各実施形態について、図面を参照しながら説明する。尚、各図は理解を容易にするために模式的に示したものであり、各部材の形状、寸法等については必ずしも正確ではない。
（第１の実施形態）
第１の実施形態について説明する。図１は、本実施形態の例示的半導体装置２５（図２（ｃ）を参照）に用いられる半導体チップ４の平面図である。内部に素子等の形成された半導体チップ４の主面の周縁部上には、半導体チップ４における回路と外部とを電気的に接続するための外部パッド７が形成されている。また、主面における外部パッド７よりも内側に、半導体チップ４の内部に電気的な接続をするための第１の内部パッド８及び第２の内部パッド９が形成されている。外部パッド７、第１の内部パッド８及び第２の内部パッド９は、Ａｌ、Ｃｕ等を用いて形成される。
第１の内部パッド８は、外部パッド７のうちの電源電位が供給されたパッド又はグランド電位が供給されたパッドに対して、半導体チップ４内に設けられた配線（チップ内配線）により電気的に接続されている。
また、内部パッド８及び９（以下、第１の内部パッド８及び第２の内部パッド９をあわせてこのように呼ぶことがある）と、外部パッド７とは、半導体チップ４における配線層と同じ層に形成されている。また、図１にも示す通り、内部パッド８及び９は、外部パッド７よりも十分に小さい。このことから、内部パッド８及び９を形成することによるチップサイズの増大を抑えることができる。また、既存の配線層（例えば、第１の内部パッド８と外部パッド７とを電気的に接続するチップ内配線を含む配線層）を利用して内部パッド８及び９を設けることが可能であり、追加の配線層は不要である。従って、低コストで且つ信頼性の高い半導体装置を実現することができる。
尚、各パッドのサイズ及び平面形状について、例えば、外部パッド７が一辺の長さが５０μｍ〜１００μｍ程度の四角形状であるのに対し、第１の内部パッド８及び第２の内部パッド９は、一辺の長さが０．５μｍ〜１５μｍの四角形状である。但し、このような値には限定されず、また、平面形状についても、他の多角形、円形、楕円形等であっても良い。
次に、半導体チップ４内の素子と、半導体チップ４の外部との電気的接続について更に説明する。
図２（ａ）〜（ｃ）は、半導体チップ４をパッケージ基板（配線基板）１上に搭載して半導体装置２５を得るための工程を模式的に示す断面図である。
図２（ａ）にも示すように、パッケージ基板１の一方の面が搭載面であり、当該面に、パッケージ電極２を備えると共に半導体チップ４が搭載される。パッケージ基板１における搭載面とは反対側の面に、パッケージ基板１の外部電極３が設けられている。
半導体チップ４は、樹脂５を用いてパッケージ基板１に固定される。樹脂５としては、Ａｇペースト等の導電性樹脂を用いても良いし、エポキシ、ポリイミド等からなる絶縁性樹脂を用いても良い。
半導体チップ４は、前述の通り、外部パッド７と、内部パッド８及び９とを上面に備える。更に、半導体チップ４上を覆うように、ガラス系又はポリイミド等の樹脂系の保護膜６が形成されている。保護膜６は、外部パッド７、内部パッド８及び９上に開口を有している。
更に、内部パッド８及び９上には、例えば無電解めっきにより、内部突起電極１１及び１２がそれぞれ形成されている。更に、外部パッド７上には、同じく無電解めっき等により、外部突起電極１０が形成されている。これらの各突起電極１０〜１２（外部突起電極１０、内部突起電極１１及び１２）は、例えばＮｉ、Ｃｕ等からなる層と、その上に形成されＡｕ、Ｐｄ等からなる層とを含む構造である。
尚、無電解めっきによる各突起電極１０〜１２の形成は、半導体チップ４が個片にされる前のウエハ段階にて行なう。つまり、無電解めっき液にウエハを浸漬することにより、保護膜６が開口された部分の外部パッド７、内部パッド８及び９上に、めっき液中のＮｉ等の金属を析出させて各突起電極１０〜１２とする。
また、各突起電極１０〜１２は、少なくとも保護膜６の表面に達する厚さに形成されている。例えば、１μｍ〜１０μｍ程度の厚さである。
ここで、内部突起電極１１及び１２については、内部パッド８及び９上の保護膜６の開口サイズが小さいので、（特に、外部パッド７上の外部突起電極１０に比べると）曲率の大きな断面形状となる。つまり、外部パッド７の上面は（曲率が十分に小さいので）概ね平面になるのに対し、内部パッド８及び９は、より顕著に突起した（表面の曲率が大きい）形状となる。
次に、図２（ａ）に示しているように、第１の内部パッド８上に設けられた内部突起電極１１上に、第１の金属ボール１５を接合する。このためには、ボールバンビング法、スタッドバンプ法等と呼ばれる方法を用いることができる。つまり、ワイヤボンディングの工程において、ボンディングワイヤの先端に形成した第１の金属ボール１５を内部突起電極１１上に接合し、その後、ボンディングワイヤを第１の金属ボール１５の上部にて切断する。このようにして、内部突起電極１１上に第１の金属ボール１５のみが残された状態とする方法である。
ここで、第１の金属ボール１５は、例えばＡｕ、Ｃｕ、Ａｌ等からなる。大きさは、例えば直径が１５μｍ〜１５０μｍ程度であり、用いるボンディングワイヤの径によって制御することができる。ボンディングワイヤの径は、例えば、１０μｍ〜５０μｍ程度である。また、第１の金属ボール１５の接合は、加熱、加圧、超音波印加等によって行なう。例えば、加圧は５ｇｆ〜１００ｇｆ（０．０４９Ｎ〜０．９８Ｎ）程度、加熱温度は１００℃〜３００℃程度である。
第１の金属ボール１５がＡｕからなる場合、突起電極１１の表面金属であるＡｕ又はＰｄと金属接合する。このとき、第１の内部パッド８上の突起電極１１を覆うように、第１の金属ボール１５の大きさを設定しておく。また、第１の金属ボール１５は、半導体チップ４の保護膜６にも接していて構わない。
次に、図２（ｂ）に示すように、第２の内部パッド９上に第２の金属ボール１４を形成すると共に、第２の金属ボール１４と第１の金属ボール１５とを接続するボンディングワイヤ１６を形成する。この際、ワイヤ超音波熱圧着方式を用いたワイヤボンディングを用いても良い。
また、ボンディングの方法として、第２の内部パッド９上の内部突起電極１２に対して金属ボールによるボールボンディングを行ない、第１の内部パッド８上の金属ボール１５上に対してボンディングワイヤ１６の他端によるウェッジボンディングを行なうのが好ましい。このようにすると、金属ボールとしては、ワイヤーボンディング工程の金属ボールのみを用いることになる。この結果、同じワイヤボンダーによりいずれのボンディングも行なうことができ、コストを低減することができる。
第２の内部パッド９上の内部突起電極１２に対する第２の金属ボール１４の接合については、第１の内部パッド８上の内部突起電極１１に対する第１の金属ボール１５の接合と同様に行なえばよい。
以上により、ボンディングワイヤ１６を介して、第１の内部パッド８と、第２の内部パッド９とが電気的に接続される。また、第１の内部パッド８は外部パッド７と電気的に接続されている。従って、半導体チップ４の中央付近に設けられている電源系回路が、外部パッド７の電源系パッドと電気的に接続されたことになる。
ここで、図３に示すように、内部突起電極１１及び１２の周囲において、保護膜６の表面に、凹凸（図３の例では凹部２１）を設けておいても良い。このようにすると、金属ボール１４及び１５（第１の金属ボール１５及び第２の金属ボール１４）は凹凸に従って変形し、食い込む形状となるので、アンカー効果により接合強度が向上する。
更に、内部突起電極１１及び１２が大きな曲率の断面形状を有する場合、サイズが小さくても金属ボール１４及び１５に対する接合表面積が大きくなるので、接合強度が向上する。つまり、曲率の大きな形状（たとえば、尖った形状と考えてもよい）の突起電極が金属ボールに食い込んだ状態になるので（平坦なもの同士が接触している状態に比べて）接合が強くなる。
また、半導体チップ４における金属ボール１４及び１５の下方の領域には、トランジスタ、配線等の回路素子を備えていても良い。内部電極が小さいので、内部電極と同一の層に配線も形成することができ、当該配線に接続するトランジスタも配置できる。
尚、ボンディングワイヤ１６の径は、１０μｍ〜５０μｍ程度であり、このボンディングワイヤ１６に通電する電流値に基づいて選択する。
大電流を通電する場合、太いボンディングワイヤを用いると、金属ボールの径は一般に大きくなる。しかしながら、半導体チップの配線層を用いて金属ボールよりも大きなパッドを形成する背景技術の構造とは異なり、小さな内部パッド８及び９を用いるので、半導体チップ４のサイズを小さくすることができる。
また、同じボンディングワイヤによって接続される箇所、つまり内部突起電極１１及び１２は同一の面に位置しているので、ボンディングワイヤ１６の最上部の高さを低くすることができる。具体的に、例えば第２の金属ボール１４の上面から２０μｍ〜５０μｍ程度の高さにすることができ、ボンディングワイヤ１６を短くすることができる。尚、ボンディングワイヤ１７の高さは、例えば１００μｍ〜３００μｍ程度である。
次に、ボンディングワイヤ１７を用いたワイヤボンディングにより、半導体チップ４の外部パッド７上の外部突起電極１０と、パッケージ基板１のパッケージ電極２とを接続する。この際、外部突起電極１０上には第３の金属ボール１３が形成される。尚、本実施形態では内部パッド８及び９を電気的に接続した後に、外部パッド７とパッケージ電極２との電気的接続を行なっているが、この順序は逆にしても良い。
図４には、パッケージ基板１に搭載された半導体チップ４について、ボンディングワイヤ１６及びボンディングワイヤ１７によるそれぞれのワイヤボンディングが完了した状態の平面図を示している。既に述べた通り、金属ボール１５下方には第１の内部パッド８があり、半導体チップ４内の配線により外部パッド７と電気的に接続されている（図示は省略する）。従って、金属ボール１４下方の第２の内部パッド９に接続された半導体チップ４内における回路素子等は、外部パッド７と電気的に接続されていることになる。
この後、図２（ｃ）に示すように、半導体チップ４、ボンディングワイヤ１６及び１７を覆うように、封止樹脂１８を用いて成型する。封止樹脂１８は熱硬化性エポキシ樹脂等からなり、例えばトランスファーモールド方式等を利用する。以上により、半導体装置２５が製造される。
（第２の実施形態）
次に、本開示の第２の実施形態について説明する。図５は、本実施形態の例示的半導体装置２５ａに用いられる半導体チップ４ａの平面図であり、図６は、パッケージ基板１への半導体チップ４ａの搭載、ボンディングワイヤによる電気的接続及び樹脂封止までを完了した半導体装置２５ａを示す断面図である。各図において、第１の実施形態における図と同じ構成要素については同じ符号を付しており、以下には主に相違点を説明する。
半導体チップ４ａは、第１の実施形態の半導体チップ４（図１を参照）と同じ構成に加えて、第２の内部パッド９の近くに、第３の内部パッド１９を更に備える構造である。
第１の内部パッド８は、外部パッド７のうち、電源のパッド又はグランドのパッドに対して半導体チップ４内の配線により電気的に接続されている。
第２の内部パッド９は、半導体チップ４ａにおける第１の電源系回路と接続されており、また、第３の内部パッド１９は、半導体チップ４ａにおける第２の電源系回路と接続されている。第２の内部パッド９と、第３の内部パッド１９とは、直接には接しないように配置されている。
また、第２の内部パッド９と第３の内部パッド１９との間に、半導体チップ４ａの配線が（第２の内部パッド９及び第３の内部パッド１９には接続されないように）形成されている（図示は省略）。
各内部パッドの大きさ、材料等についても、第１の実施形態と同様であっても良い。
図６に示すように、第１の内部パッド８上及び第２の内部パッド９上にそれぞれ内部突起電極１１及び１２が形成されていることに加えて、第３の内部パッド１９上には内部突起電極２０が形成されている。
また、第２の金属ボール１４が、第２の内部パッド９上の内部突起電極１２に加えて、第３の内部パッド１９上の内部突起電極２０に対しても接合し、これらを共に覆うように形成されている。この結果、第２の内部パッド９と第３の内部パッド１９とは、第２の金属ボール１４を介して電気的に接続される。
ここで、第２の内部パッド９と第３の内部パッド１９との間には半導体チップ４ａ内において配線が形成されているので、金属ボール１４によって配線を一部ジャンパーした構成となる。この結果、コストの高い半導体チップ４ａ内の多層配線層を用いること無しに、多層配線を実現することができ、コストを低減できる。
本開示の半導体装置及びその製造方法によると、チップサイズの増大を抑制しながら高機能化及び低コスト化を実現することができ、例えばデジタルテレビ等の分野において用いる大規模なシステムＬＳＩ等にも有用である。
１ パッケージ基板
２ パッケージ電極
３ 外部電極（パッケージ基板の）
４ 半導体チップ
４ａ 半導体チップ
５ 樹脂
６ 保護膜
７ 外部パッド
８ 第１の内部パッド
９ 第２の内部パッド
１０ 外部突起電極
１１ 内部突起電極
１２ 内部突起電極
１３ 第３の金属ボール
１４ 第２の金属ボール
１５ 第１の金属ボール
１６ ボンディングワイヤ
１７ ボンディングワイヤ
１８ 封止樹脂
１９ 第３の内部パッド
２０ 内部突起電極
２１ 凹部
２５ 半導体装置
２５ａ 半導体装置

Claims (20)

  1. 半導体チップと、
    前記半導体チップの主面の周縁部上に形成された外部パッドと、
    前記主面上であって、前記外部パッドよりも内側に形成された複数の内部パッドと、
    前記主面上を覆い、前記外部パッド上及び前記複数の内部パッド上に開口を有する保護膜と、
    前記内部パッド同士を電気的に接続する第１の金属細線とを備え、
    前記複数の内部パッドは、前記外部パッドよりも小さいことを特徴とする半導体装置。
  2. 請求項１の半導体装置において、
    前記複数の内部パッド上に各々設けられた複数の内部突起電極を更に備えることを特徴とする半導体装置。
  3. 請求項２の半導体装置において、
    前記複数の内部突起電極の表面の曲率は、前記外部突起電極よりも大きいことを特徴とする半導体装置。
  4. 請求項２〜３のいずれか１つの半導体装置において、
    前記複数の内部突起電極は、前記内部パッドよりも大きいことを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１つの半導体装置において、
    前記第１の金属細線の両端に、それぞれ前記内部突起電極と接続される金属ボールを備え、
    前記金属ボールは、前記内部突起電極よりも大きいことを特徴とする半導体装置。
  6. 請求項５の半導体装置において、
    前記金属ボールは、前記保護膜と接していることを特徴とする半導体装置。
  7. 請求項６の半導体装置において、
    前記保護膜は、前記複数の内部パッドの周囲に凹部を有し、
    前記金属ボールは、前記凹部内にまで形成されていることを特徴とする半導体装置。
  8. 請求項５の半導体装置において、
    少なくとも２つの前記内部突起電極を覆うように前記金属ボールが形成され、当該金属ボールによって、前記少なくとも２つの前記内部突起電極の電気的接続が行なわれていることを特徴とする半導体装置。
  9. 請求項１〜８のいずれか１つの半導体装置において、
    前記複数の内部パッドの少なくとも１つには、電源電位又はグランド電位が供給されていることを特徴とする半導体装置。
  10. 請求項１〜９のいずれか１つの半導体装置において、
    前記半導体チップ内に、前記第１の金属細線により電気的に接続された前記複数の内部パッドの少なくとも一つと、前記外部パッドとを電気的に接続するチップ内配線を備えることを特徴とする半導体装置。
  11. 請求項１〜１０のいずれか１つの半導体装置において、
    前記半導体チップには、回路素子が形成されていることを特徴とする半導体装置。
  12. 請求項１〜１１のいずれか１つの半導体装置において、
    前記半導体チップ内において、前記複数の内部パッドが形成されている層に、配線が形成されていることを特徴とする半導体装置。
  13. 請求項１〜１２のいずれか１つの半導体装置において、
    前記半導体チップを搭載する配線基板を更に備え、
    前記半導体チップは、前記配線基板上に搭載されていることを特徴とする半導体装置。
  14. 請求項１３の半導体装置において、
    前記半導体チップと前記配線基板とは第２の金属細線により電気的に接続されていることを特徴とする半導体装置。
  15. 請求項１４の半導体装置において、
    前記第１の金属細線の最上部の高さは、前記第２の金属細線の最上部の高さよりも低いことを特徴とする半導体装置。
  16. 請求項２〜１５のいずれか１つの半導体装置において、
    前記内部突起電極は、Ｎｉ層及びその上に形成された貴金属層を少なくとも含むことを特徴とする半導体装置。
  17. 半導体チップの主面の周縁部上に外部パッドを形成する工程（ａ）と、
    前記主面上であって、前記外部パッドよりも内側に複数の内部パッドを形成する工程（ｂ）と、
    前記主面上を覆い、前記外部パッド上及び前記複数の内部パッド上に開口を有する保護膜を形成する工程（ｃ）と、
    前記内部パッド同士を第１の金属細線により電気的に接続する工程（ｄ）とを備え、
    前記内部パッドは、前記外部パッドよりも小さいことを特徴とする半導体装置の製造方法。
  18. 請求項１７の半導体装置の製造方法において、
    前記工程（ｃ）と前記工程（ｄ）との間に、前記複数の内部パッド上に各々内部突起電極を形成する工程（ｅ）を更に備え、
    前記工程（ｄ）において、前記内部突起電極同士を前記第１の金属細線により接続することを特徴とする半導体装置の製造方法。
  19. 請求項１８の半導体装置の製造方法において、
    前記工程（ｅ）において、前記内部突起電極に加えて、前記外部パッド上に外部突起電極を形成し、
    前記内部突起電極及び前記外部突起電極は、無電解めっき法を用いて形成することを特徴とする半導体装置の製造方法。
  20. 請求項１７〜１９のいずれか１つの半導体装置の製造方法において、
    前記工程（ｄ）は、
    ワイヤボンディング法により、前記複数の内部突起電極のうちの第１の内部突起電極上に第１の金属ボールを形成する工程と、
    ワイヤボンディング法により、前記複数の内部突起電極のうちの第２の内部突起電極上に第２の金属ボールを形成した後、前記第２の金属ボールから前記第１の金属ボールに向けて前記金属細線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
JP2010182925A 2010-08-18 2010-08-18 半導体装置及びその製造方法 Withdrawn JP2012043925A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010182925A JP2012043925A (ja) 2010-08-18 2010-08-18 半導体装置及びその製造方法
PCT/JP2011/003055 WO2012023228A1 (ja) 2010-08-18 2011-05-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182925A JP2012043925A (ja) 2010-08-18 2010-08-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012043925A true JP2012043925A (ja) 2012-03-01

Family

ID=45604899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182925A Withdrawn JP2012043925A (ja) 2010-08-18 2010-08-18 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2012043925A (ja)
WO (1) WO2012023228A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653413A (ja) * 1992-07-29 1994-02-25 Nec Corp 半導体集積回路
JP2005085829A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
WO2012023228A1 (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
US7928551B2 (en) Semiconductor device and method of manufacturing the same
US20110074037A1 (en) Semiconductor device
JP5843803B2 (ja) 半導体装置とその製造方法
TW201505145A (zh) 半導體裝置及其製造方法
JP6161380B2 (ja) 半導体装置の製造方法
JP4494249B2 (ja) 半導体装置
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP6242665B2 (ja) 半導体装置
JP2009099905A (ja) 半導体装置
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP5547703B2 (ja) 半導体装置の製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JP2002305215A (ja) 半導体装置およびこれを用いた積層構造体
CN102412241B (zh) 半导体芯片封装件及其制造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
WO2012023228A1 (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
JP2005317860A (ja) 樹脂封止型半導体装置
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
JP2013157433A (ja) 半導体装置
JP5171720B2 (ja) 半導体装置
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
TWI393197B (zh) 晶片封裝

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131105