JP6161380B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6161380B2
JP6161380B2 JP2013086899A JP2013086899A JP6161380B2 JP 6161380 B2 JP6161380 B2 JP 6161380B2 JP 2013086899 A JP2013086899 A JP 2013086899A JP 2013086899 A JP2013086899 A JP 2013086899A JP 6161380 B2 JP6161380 B2 JP 6161380B2
Authority
JP
Japan
Prior art keywords
plurality
resin layer
layer
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013086899A
Other languages
English (en)
Other versions
JP2014212174A (ja
Inventor
道昭 杉山
道昭 杉山
順平 紺野
順平 紺野
Original Assignee
ルネサスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルネサスエレクトロニクス株式会社 filed Critical ルネサスエレクトロニクス株式会社
Priority to JP2013086899A priority Critical patent/JP6161380B2/ja
Publication of JP2014212174A publication Critical patent/JP2014212174A/ja
Application granted granted Critical
Publication of JP6161380B2 publication Critical patent/JP6161380B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/14104Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705Shape
    • H01L2224/17051Bump connectors having different shapes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48111Disposition the wire connector extending above another semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

本発明は、半導体装置およびその製造技術、例えば、フリップチップ実装技術により半導体チップを配線基板上に実装する半導体装置に適用して有効な技術に関するものである。

特開2004−165311号公報(特許文献1)には、半導体チップが、基板のチップ搭載面のパッドに金属ポストを介して接続された構造が記載されている。

また、特開2007−329396号公報(特許文献2)には、半導体基板が、金属柱とその先端に配置された突起電極とを介して実装基板に実装された構造が記載されている。

また、特開2009−289908号公報(特許文献3)には、半導体チップのパッドと配線基板のボンディングリードとの電気的な接続が、ボンディングリード上に形成された半田と、金から成るバンプ電極との、金−半田接合により行われた構造が記載されている。

特開2004−165311号公報 特開2007−329396号公報 特開2009−289908号公報(図38、図39)

フリップチップ実装技術では、例えば上記特許文献1,2のように、柱(ポスト、ピラー)状の導電性部材を介して半導体チップを配線基板上に実装するものと、上記特許文献3のように、突起(バンプ)状の導電性部材を介して半導体チップを配線基板上に実装するものがある。また、フリップチップ実装技術では、半導体チップを実装する際、配線基板上に配置された半導体チップに対して、垂直方向(配線基板の厚さ方向)の荷重を加える。

ここで、配線基板のチップ搭載面に形成される複数の電極(ボンディングリード、導電性部材が接続される電極)、半導体チップと配線基板を電気的に接続するために使用される柱(ポスト)状または突起(バンプ)状から成る複数の導電性部材、あるいは上記複数の電極および上記複数の導電性部材には、ばらつきが生じている。

換言すれば、各電極の各表面(導電性部材が接続される面)の高さや各導電性部材の高さ(大きさ)は、加工ばらつきの影響により、必ずしも同じ高さ(面一ともいう)とならない。そのため、半導体チップを配線基板上に配置した際に、配線基板の電極と接触しない導電性部材が存在する場合がある。

このとき、配線基板の上記電極を支持する絶縁層(ここでは、電極が接する絶縁層)がプリプレグ(ガラスクロスを含む樹脂層)ではない、言い換えると、ガラスクロス(ガラス繊維ともいう)を含まない樹脂層で構成される場合には、その硬度(もしくは、剛性、強度)はプリプレグよりも低い。

したがって、図25に示すように、半導体チップ50に対して荷重を加えると、導電性部材であるバンプ52が接触した配線基板60のボンディングリード64は沈み込む。換言すれば、ガラスクロスを含まない樹脂層61に荷重を加えると、この樹脂層61は変形する。

これにより、各バンプ52や各ボンディングリード64の高さにばらつきが生じていたとしても、ボンディングリード64が沈み込むことによって上記ばらつきを吸収できるため、バンプ52とボンディングリード64の接合不良を抑制することができる。

一方、上記のように、ガラスクロスを含まない樹脂層61は、図26に示すガラスクロス65を含む樹脂層66(プリプレグ)に比べてその硬度は低い。そのため、ボンディングリード64を含む配線層を支持する樹脂層としてプリプレグを使用しない半導体装置は、半導体装置の薄型化の点では不利である。

しかしながら、図26に示すように、ボンディングリード64等の電極を支持する絶縁層として樹脂層(プリプレグ)66を採用した場合は、この樹脂層66に荷重を加えても、ガラスクロスを含まない樹脂層61のように変形し難い。そのため、この樹脂層66上に形成されたボンディングリード64は沈み込まない。換言すれば、絶縁層である樹脂層66は変形し難いため、各バンプや各ボンディングリードの高さばらつきに対応することが困難である。

本願において開示される実施の形態の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置は、第1絶縁層、複数のボンディングリード、および複数のランドを有する配線基板と、主面が配線基板と対向するように複数の導電性部材を介して配線基板上に搭載された半導体チップと、を含むものであり、上記複数の導電性部材は、複数の半田材を介して配線基板の複数のボンディングリードと、それぞれ接続されている。さらに、上記半導体装置は、上記第1絶縁層が、ガラス繊維を有する第1樹脂層と、ガラス繊維を有さない第2樹脂層と、で構成され、上記複数のボンディングリードのそれぞれは上記第2樹脂層と接しているものである。

上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。

実施の形態の半導体装置の構造の一例を示す平面図である。 図1に示すA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図1に示す半導体装置に組み込まれる配線基板の上面側の構造の一例を示す平面図である。 図4に示すA−A線に沿って切断した構造の一例を示す断面図である。 図5に示すB部の構造の一例を示す拡大部分断面図である。 図4に示す配線基板の下面側の構造の一例を示す裏面図である。 図1に示す半導体装置に搭載される半導体チップの主面側の構造の一例を示す平面図である。 図8に示すA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置に搭載される半導体チップの裏面側の構造の一例を示す裏面図である。 図10のA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。 図12のA−A線に沿って切断した構造の一例を示す断面図である。 図12に示す配線基板における1つのデバイス領域の構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおける半田プリコート後の構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおけるアンダーフィル塗布後の構造の一例を示す平面図である。 図16のA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の組み立てのフリップチップ実装工程におけるチップ搭載後の構造の一例を示す断面図である。 図18に示すフリップチップ実装工程におけるチップ圧着後の構造の一例を示す断面図である。 図1に示す半導体装置の組み立てのボールマウント後の構造の一例を示す断面図である。 実施の形態の変形例1の半導体装置に組み込まれる配線基板の上面側のリード配列の一例を示す平面図である。 実施の形態の変形例2の半導体装置の構造の一例を示す断面図である。 実施の形態の変形例4の半導体装置に組み込まれる配線基板の構造の一例を示す断面図である。 実施の形態の変形例5の配線基板の一例を示す拡大部分断面図である。 本願発明者が検討を行ったフリップチップ実装における荷重印加時の第1構造を示す拡大部分断面図である。 本願発明者が検討を行ったフリップチップ実装における荷重印加時の第2構造を示す拡大部分断面図である。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

(実施の形態)
<半導体装置>
図1は実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示すA−A線に沿って切断した構造の一例を示す断面図、図3は図1に示す半導体装置の裏面側の構造の一例を示す裏面図である。

図1〜図3に示す本実施の形態の半導体装置の構成について説明する。図2に示すように、本実施の形態の半導体装置は、配線基板2を有している。そして、この配線基板2上に半導体チップ1がフリップチップ実装された構造のものである。すなわち、半導体チップ1は、その主面1aが配線基板2の上面(チップ搭載面)2aと対向するように、複数の導電性部材を介して配線基板2の上面2a上に搭載されている。

一方、配線基板2の下面2bには、半導体装置の外部端子となる複数の半田ボール5が設けられている。なお、本実施の形態では、複数の半田ボール5は、図3に示すように、平面視において格子状に配列されている。

したがって、本実施の形態では、上記半導体装置の一例として、BGA(Ball Grid Array)7を取り上げて説明する。

本実施の形態のBGA7では、半導体チップ1の主面(素子形成面)1aに設けられた複数のパッド(電極)1cと、配線基板2の上面2aに設けられた複数のボンディングリード(電極)2mとが、それぞれ導電性部材および半田材(接続部材)3を介して電気的に接続されている。

なお、本実施の形態のBGA7では、導電性部材が半導体チップ1のパッド1cに形成されている。また、本実施の形態のBGA7では、上記導電性部材として、銅(Cu)ピラー4を用いた場合を説明する。銅ピラー4は、銅を主成分とする材料から成り、かつ柱(ポスト)状の電極である。したがって、半導体チップ1は、その主面1aの複数のパッド1cの表面にそれぞれ形成された複数の銅ピラー4を介して配線基板2にフリップチップ接続されている。その際、複数の銅ピラー4は、その各先端面(ボンディングリード2mと対向する面)にそれぞれ配置された複数の半田材3を介して配線基板2の複数のボンディングリード2mと、それぞれ電気的に接続されている。

ここで、半田材3は、鉛(Pb)を実質的に含まない、所謂、鉛フリー半田を採用することが好ましく、例えば錫−銀(Sn−Ag)等である。

これにより、環境汚染問題にも対応できる。なお、鉛フリー半田とは、鉛(Pb)の含有量が0.1wt%以下のものを意味し、この含有量は、RoHS(Restriction of Hazardous Substances)指令の基準として定められている。

また、BGA7では、配線基板2の上面2a側において、図2に示すように、半導体チップ1と配線基板2の間に形成される隙間に、封止樹脂であるアンダーフィル6が充填されている。このアンダーフィル6は、例えばエポキシ系樹脂であり、半導体チップ1と配線基板2との接続信頼性を確保するために充填されている。

さらに、アンダーフィル6は、半導体チップ1の側面も覆っている。これにより、フリップチップ接続部(銅ピラー4とボンディングリード2mとの接続部)を保護できる。また、半導体チップ1の外部(周辺)から上記フリップチップ接続部への水分の進入も抑制できる。ただし、半導体チップ1の裏面1bは、図1および図2に示すように、BGA7の上方を向いた状態で露出している。

また、配線基板2は、図2に示すように、複数の配線層を有した多層配線基板である。すなわち、コア層2eの表裏面に配線層2iと配線層2jが形成され、さらに図5に示す最上層の配線層2pにフリップチップ接続用の複数のボンディングリード2mが形成されている。一方、最下層の配線層2qには、BGA7の外部端子である半田ボール(導電性部材)5を接続するための複数のランド(電極)2nが形成されている。

つまり、配線基板2の上面2aおよび下面2bそれぞれの表面には、絶縁膜であるソルダレジスト膜2c,2gが形成されており、上面2a側では、ソルダレジスト膜2cの開口部2kに複数のボンディングリード2mが配置され、一方、下面2b側では、ソルダレジスト膜2gの複数の開口部2kそれぞれにランド2nが配置されている。

また、本実施の形態の配線基板2では、上面2a側において、複数のボンディングリード2mは絶縁層2d上に配置されている。この絶縁層2dは、ガラスクロス(ガラス繊維)2hを有するプリプレグ(樹脂層)2daと、ガラスクロス2hを有さない樹脂層2dbとで構成されている。詳細には、樹脂層2dbは、プリプレグ2da上(半導体チップ1側の面)に形成(積層)されている。

したがって、複数のボンディングリード2mのそれぞれは、樹脂層2dbに接しており、この樹脂層2db上に配置されている。さらに、各ボンディングリード2mは、それぞれ半田材3を介して銅ピラー4に接続しているため、プリプレグ2daと各銅ピラー4との間に樹脂層2dbが位置している。

なお、ガラスクロス2hを有するプリプレグ2daと、ガラスクロス2hを有さない樹脂層2dbとでは、プリプレグ2daの方が硬度は大きく(高く)、剛性も大きい。すなわち、ガラスクロス2hを有するプリプレグ2daは硬く、ガラスクロス2hを有さない樹脂層2dbは柔らかい。

そして、複数のボンディングリード2mのそれぞれは、ガラスクロス(ガラス繊維)2hを含むプリプレグ2daを介さずに、直接、柔らかい樹脂層2db(ガラスクロスを含有しない層)と接している。

このようにBGA7では、その配線基板2において、柔らかい樹脂層2dbを介してプリプレグ2da上に複数のボンディングリード2mが設けられているため、フリップチップ接続等で荷重が付与された際に、樹脂層2dbが変形し、ボンディングリード2mが沈み込む。これにより、銅ピラー4の高さにばらつきが生じていても、全ての銅ピラー4がボンディングリード2mと接続することができる。すなわち、高さが低い銅ピラー4であってもボンディングリード2mと接続することができる。

また、上記のように、複数の銅ピラー4のうち、他の銅ピラー4よりも高さの高い銅ピラーと接続する配線基板2のボンディングリード2mが沈み込むため、この高さの高い銅ピラー4が形成される半導体チップ1のパッド1c直下の絶縁層にクラック67(図26を参照)が形成されるのを抑制できる。これにより、BGA7の信頼性を向上させることができる。

さらに、BGA7の半田ボール5等に応力が作用した際にも、柔らかい樹脂層2dbによって応力を緩和させることができ、フリップチップ接続部に直接ダメージが伝わることを抑制できる。

すなわち、銅ピラー4が接続されるボンディングリード2mの下部に柔らかい樹脂層2dbが配置されているため、半田ボール5に熱応力等を含む応力が作用した際にも、柔らかい樹脂層2dbの変形によって上記応力を緩和してフリップチップ接続部や半導体チップ1に直接ダメージが伝わらないように上記応力を吸収することができる。

その結果、フリップチップ接続部の接続不良の発生を抑えることができる。

<配線基板>
図4は図1に示す半導体装置に組み込まれる配線基板の上面側の構造の一例を示す平面図、図5は図4に示すA−A線に沿って切断した構造の一例を示す断面図、図6は図5に示すB部の構造の一例を示す拡大部分断面図、図7は図4に示す配線基板の下面側の構造の一例を示す裏面図である。

本実施の形態の配線基板2の詳細の構造について説明する。

配線基板2は、上述のように多層配線基板であり、本実施の形態では、一例として、4つの配線層を有した多層配線基板を取り上げて説明するが、配線層の数は4つに限定されるものではない。

配線基板2は、図4に示す平面形状が四角形から成る上面2aと、この上面2aと反対側の実装面または裏面である、図7に示す下面2bとを有している。

図4に示すように、配線基板2の上面2aには、最上層の配線層に形成されたフリップチップ接続用の複数のボンディングリード2mが、図5に示すソルダレジスト膜2cの開口部2kに、内側列と外側列とで2列に並んで配置されている。なお、内側列と外側列とで、互いにずれて配置されており、チップ側の千鳥配列のパッド配置に合わせて多ピン化に対応した配置となっている。

また、各ボンディングリード2mが配置されたソルダレジスト膜2cの開口部2kには、それぞれのボンディングリード2mを支持する樹脂層2dbも露出している。

一方、図7に示すように、配線基板2の下面2bには、最下層の配線層に形成された半田ボール接続用の複数のランド2nが、図5に示すソルダレジスト膜2gの複数の開口部2kのそれぞれに配置されており、これら複数のランド2nは、格子状に配置されている。

また、配線基板2は、図5および図6に示すように、コア層(プリプレグ)2eと、コア層2eの上下面に配置された配線層2i,2jと、絶縁層(絶縁膜)2d,2fと、最上層および最下層それぞれの配線層2p,2qとを貼り合わせることで形成されたものである。なお、各部材の貼り合わせは、プレス加工の圧接によって行われる。例えば、平板状の鋼板等でコア層2e、配線層2i,2j、絶縁層2d,2fおよび配線層2p,2q等の各部材を挟んで高温・高圧でプレス加工を行う。

そのため、デバイス領域2u(図12参照)の位置によっては、特に、最上層や最下層等の最表層に形成された配線(ボンディングリード2mやランド2n等の電極を含む)の高さにばらつきが生じる。

本実施の形態の配線基板2の場合、図6に示すように4層の配線層を有した構造であり、コア層2eの表裏面に配線層2iと配線層2jが形成され、さらにそれぞれ絶縁層2d,絶縁層2fを介して最上層の配線層2pと最下層の配線層2qに複数の配線(配線パターン)が形成されている。なお、上記最上層の配線層2pに形成された複数の配線のそれぞれの一部がフリップチップ接続用の複数のボンディングリード(電極)2mを構成している。

したがって、最上層(最表層)の配線層2pに形成された電極である複数のボンディングリード2mにおいては、前述の基板の製造方法(圧接)を起因とした高さばらつきが生じ易くなっている。

なお、配線基板2の最下層の配線層(下面2b側)2qには、半田ボール5を接続するための複数のランド2nが形成されている。すなわち、上記最下層の配線層2qに形成された複数の配線のそれぞれの一部が、外部端子である半田ボール接続用の複数のランド(電極)2nを構成している。

これにより、配線基板2では、上面2a側の複数のボンディングリード2mと、これら複数のボンディングリード2mに対応する複数のランド2nが、下面2b側に形成されており、それぞれ対応するボンディングリード2mとランド2nとが、図示しない内部配線やスルーホール配線等を介して電気的に接続されている。

また、配線基板2の上面2aおよび下面2bそれぞれの表面には、絶縁膜であるソルダレジスト膜2c,2gが形成されており、上面2a側では、ソルダレジスト膜2cの開口部2kに複数のボンディングリード2mが配置され、一方、下面2b側では、ソルダレジスト膜2gの複数の開口部2kにそれぞれランド2nが配置されている。

すなわち、配線基板2の上面2a側においては、複数のボンディングリード2mを露出するように絶縁層2dの上面上にソルダレジスト膜(上面側保護膜)2cが形成されており、一方、配線基板2の下面2b側においては、複数のランド2nを露出するように絶縁層2fの下面上にソルダレジスト膜(下面側保護膜)2gが形成されている。

また、上面2a側において、複数のボンディングリード2mは絶縁層2d上に配置されており、この絶縁層2dが、ガラスクロス(ガラス繊維)2hを有するプリプレグ(樹脂層)2daと、ガラスクロス2hを有さない樹脂層2dbとで構成され、プリプレグ2da上に樹脂層2dbが積層されている。

したがって、複数のボンディングリード2mのそれぞれは、樹脂層2dbに接しており、この樹脂層2db上に配置されている。言い換えると、複数のボンディングリード2mは、樹脂層2dbによって支持されている。

また、下面2b側においても、複数のランド2nは絶縁層2f上に配置されており、この絶縁層2fが、ガラスクロス(ガラス繊維)2hを有するプリプレグ(樹脂層)2faと、ガラスクロス2hを有さない樹脂層2fbとで構成され、上面2a側と同様に、プリプレグ2fa上に樹脂層2fbが積層されている。つまり、上面2a側と同様に、複数のランド2nのそれぞれは、樹脂層2fbに接しており、この樹脂層2fb上に配置されている。言い換えると、複数のランド2nのそれぞれは、樹脂層2fbによって支持されている。

ここで、樹脂層(樹脂材)2db,2fbは、例えばエポキシ系樹脂から成る。樹脂層2db,2fbにおける樹脂は、複数のフィラーを有するが、ガラスクロス(ガラス繊維)2hは有していない樹脂である。

一方、プリプレグ2da,2faも、例えばエポキシ系樹脂から成る。プリプレグ2da,2faにおける樹脂は、複数のフィラーを有しており、さらに、ガラスクロス(ガラス繊維)2hを有している。

したがって、ガラスクロス2hを有するプリプレグ2da,2faと、ガラスクロス2hを有さない樹脂層2db,2fbとでは、プリプレグ2da,2faの方が硬度が大きく(高く)、剛性も大きい。つまり、ガラスクロス2hを有するプリプレグ2da,2faは、硬いが、ガラスクロス2hを有さない樹脂層2db,2fbは、硬度が小さく(低く)、柔らかい。

以上により、複数のボンディングリード2mのそれぞれは、柔らかい樹脂層2db上に直接配置され、この柔らかい樹脂層2dbの下部に、硬いプリプレグ2daが配置された構造となっている。

一方、下面2b側の複数のランド2nのそれぞれは、柔らかい樹脂層2fb上に直接配置され、この柔らかい樹脂層2fbの下部(コア層2e側、下面2b側)に、硬いプリプレグ2faが配置された構造となっている。

なお、配線基板2における各ボンディングリード2mや各ランド2n、さらに各配線層における配線等は、銅を主成分とする材料から形成されたものであり、各ボンディングリード2mや各ランド2nにおいては、表面にメッキが施されている。

また、配線基板2における各層の厚さについて説明すると、樹脂層であるプリプレグ2da,2faの厚さは、それぞれ例えば30μmであり、プリプレグ2da,2faの上層の樹脂層2db,2fbの厚さは、それぞれ例えば5μmである。さらに、コア層2eは、例えば40〜60μmであり、各配線層は、例えば10数μmである。したがって、樹脂層2db,2fbの厚さは、プリプレグ2da,2faよりも薄い。

なお、樹脂層2dbの厚さは、プリプレグ2daの厚さと同じでもよく、あるいは、プリプレグ2daの厚さより厚くてもよい。

しかしながら、配線基板の反りや、半導体装置の薄型化を考慮した場合には、本実施の形態のように、樹脂層2db,2fbの厚さをプリプレグ2da,2faの厚さよりも薄くしておくことが好ましい。

また、配線基板2のそれぞれのボンディングリード2mの表面(接合面)に、半田材3が配置されていてもよい。各銅ピラー4と各ボンディングリード2mとに半田材3を配置しておくことにより、フリップチップ接続において荷重が印加された際に、各部材の高さばらつきをさらに吸収することができる。

ただし、各ボンディングリード2mに半田材3を配置しない場合(銅無垢のボンディングリード2m、もしくは表面に金メッキが施されたボンディングリード2m)には、半田材3を使用しないことでBGA7の低コスト化を図ることができる。

<半導体チップ>
図8は図1に示す半導体装置に搭載される半導体チップの主面側の構造の一例を示す平面図、図9は図8に示すA−A線に沿って切断した構造の一例を示す断面図、図10は図1に示す半導体装置に搭載される半導体チップの裏面側の構造の一例を示す裏面図、図11は図10のA−A線に沿って切断した構造の一例を示す断面図である。

図8および図9に示すように、半導体チップ1の主面1aには複数のパッド1cが、主面1aの周縁部(外周部)に2列に並んで配置されている。本実施の形態の半導体チップ1は、多ピン化に対応しているため、複数のパッド1cが千鳥配列で設けられている。

さらに、図10および図11に示すように、各パッド1cには導電性部材である銅ピラー4が接続されている。銅ピラー4は、柱(ポスト)状の電極であり、例えば銅(Cu)を主成分とする材料から成る。

また、銅ピラー4は、例えば電解メッキ法によって形成される。具体的には、図示しない半導体ウエハの各チップ形成領域におけるパッド配置に対応した、複数の円形の孔が形成されたドライフィルムを上記半導体ウエハの主面(素子形成面)に配置して電解メッキ法によって各孔に下から積み上げて柱状を形成する。

なお、上記導電性部材として、突起(バンプ)状の電極を用いてもよい。突起状電極は、例えば金(Au)を主成分とする材料から成る。ただし、突起状電極の場合は、キャピラリを用いたワイヤボンディング技術により形成するため、この突起状電極を形成するのに先立って、半導体ウエハを切断することで半導体チップを取得しておく必要がある。

一方、柱状電極の場合は、上述のように半導体ウエハの主面にドライフィルム(レジスト膜)を形成し、例えば電解メッキ法(無電解メッキ法でも可)により、各チップ形成領域の複数のパッドに形成するため、導電性部材を形成する工数を考慮した場合には、本実施の形態のように、柱(ポスト)状の電極を採用することが好ましい。

<半導体装置の製造方法>
図12は図1に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図、図13は図12のA−A線に沿って切断した構造の一例を示す断面図、図14は図12に示す配線基板における1つのデバイス領域の構造の一例を示す断面図、図15は図1に示す半導体装置の組み立てにおける半田プリコート後の構造の一例を示す断面図である。また、図16は図1に示す半導体装置の組み立てにおけるアンダーフィル塗布後の構造の一例を示す平面図、図17は図16のA−A線に沿って切断した構造の一例を示す断面図、図18は図1に示す半導体装置の組み立てのフリップチップ実装工程におけるチップ搭載後の構造の一例を示す断面図である。さらに、図19は図18に示すフリップチップ実装工程におけるチップ圧着後の構造の一例を示す断面図、図20は図1に示す半導体装置の組み立てのボールマウント後の構造の一例を示す断面図である。

1.配線基板(多数個取り基板)準備
本実施の形態の配線基板は、図12および図13に示すように、複数のデバイス領域2uを有する多数個取り基板(マトリクス基板)2tであり、多数個取り基板2tを用いて半導体装置を組み立てる場合を説明するが、予め1つのデバイス領域2uに個片化された配線基板を用いて半導体装置を組み立てることも可能である。

また、本実施の形態の半導体装置の組み立てでは、便宜上、1つのデバイス領域2uのみが示された図面を用いて説明を行うが、多数個取り基板2tを用いた組み立てでは、各工程において、多数個取り基板2t上の複数のデバイス領域2uに対して所望の処理が行われることは言うまでもない。

まず、多数個取り基板2tを準備する。多数個取り基板2tは、上面2aと、上面2aとは反対側の下面2bとを有している。さらに、多数個取り基板2tは、複数のデバイス領域2u(ここでは、一例として2×4=8個のデバイス領域2u)、複数のデバイス領域2uのうちの互いに隣り合うデバイス領域2uの間に設けられた切断部2r、および平面視において複数のデバイス領域2uの周囲に設けられた枠部2sを備えている。なお、切断部2rは、除去部、ダイシング部、あるいはダイシング領域等とも呼ばれる。

なお、切断部2rは、図13に示すように、溝状に形成されている。詳細には、各配線の表面に施されたメッキ膜を電解メッキ法で形成するための給電線を、上記メッキ膜形成後にエッチングによって除去したことによって形成された溝である。切断部2rが溝状に形成されていることにより、個片化工程におけるダイシング時にソルダレジスト膜2cの切断屑の発生を低減することができる。さらに、ダイシング用のブレードへの負荷も低減することができ、切断性の向上を図ることができる。

また、図12に示す枠部2sにおいて各切断部2rの延長上の位置には、図示しないダイシング用のマークが付されており、個片化のダイシング時には上記マークを認識して上記ブレードの走行ラインを導き出し、その後、回転する上記ブレードを走行させて切断部2rで切断する。

また、図12に示すように、複数のデバイス領域2uのそれぞれは、その中央部付近のソルダレジスト膜2cの開口部2kにフリップチップ接続用のボンディングリード2mが、多数個取り基板2tの各辺に沿って、かつ複数列(ここでは2列)に亘って配置されている。なお、図8に示す半導体チップ1のパッド1cの配列に応じて、2列のボンディングリード2mが千鳥状に配置されている。ただし、複数のボンディングリード2mは、単数列(1列)に配置されていてもよい。

また、本実施の形態の多数個取り基板2tでは、各デバイス領域2uにおいて、図14に示すように、複数のボンディングリード2mは絶縁層2d上に配置されており、この絶縁層2dが、ガラスクロス(ガラス繊維)2hを有するプリプレグ(樹脂層)2daと、ガラスクロス2hを有さない樹脂層2dbとで構成され、プリプレグ2da上に樹脂層2dbが積層されている。

これにより、複数のボンディングリード2mのそれぞれは、樹脂層2dbに接しており、この樹脂層2db上に配置されている。言い換えると、複数のボンディングリード2mは、プリプレグ2daに比べて硬度が小さく柔らかな樹脂層2dbによって支持されている。

また、多数個取り基板2tの下面2bには、上面2aの複数のボンディングリード2mと電気的に接続された複数のランド2nが形成されており、さらに、複数のランド2nのそれぞれが露出するように下面2b上にはソルダレジスト膜2gが形成されている。

なお、多数個取り基板2tは、コア層(プリプレグ)2eと、コア層2eの上下の配線層2i,2jと、絶縁層(絶縁膜)2d,2fと、複数のボンディングリード2mを構成する配線層2pと、複数のランド2nを構成する配線層2qとをそれぞれ重ね合せ、プレス加工の圧接によって形成したものである。例えば、平板状の鋼板等でコア層2e、配線層2i,2j、絶縁層2d,2fおよび配線層2p,2q等の各部材を挟んで高温・高圧でプレス加工を行うものである。

そのため、デバイス領域2uの位置によっては、特に、最上層の配線層2pの複数のボンディングリード2m等の電極や、最下層の配線層2qの複数のランド2n等の電極において、電極高さにばらつきが生じ易くなっている。

例えば、最上層(最表層)の配線層2pに形成された複数のボンディングリード2mにおいては、プレス加工の圧接を起因とした電極高さのばらつきが生じている可能性がある。

そこで、図15に示すように、上記電極高さのばらつきによるフリップチップ接続における接続不良を低減することを考慮した場合、各ボンディングリード2mそれぞれの表面には半田材3が配置されていることが好ましい。すなわち、各ボンディングリード2mそれぞれの表面に半田材3が配置されていることにより、フリップチップ接続時に、上記電極高さのばらつきを吸収することができ、フリップチップ接続における接続不良を低減することができる。

ただし、図10の半導体チップ1に示すように、フリップチップ接続を行う導電性部材として銅ピラー4を採用する場合には、各ボンディングリード2mそれぞれの表面の半田材3は、必ずしも配置されていなくてもよい。この場合、半田材3を配置しないことにより、基板のコストの低減化を図ることができる。

2.封止材配置(アンダーフィル塗布)
図16および図17に示すように、配線基板2の上面2aにアンダーフィル(封止材)6を配置する。この時、複数のボンディングリード2mを覆うようにアンダーフィル6を配置する。アンダーフィル6は、例えばNCF(Non-Conductive Film)であり、絶縁性のエポキシ系樹脂等から成るフィルム状の封止材(接着材)である。ただし、ペースト状の封止材であるNCP(Non-Conductive Paste) を用いてもよい。

なお、ここでは、フリップチップ接続前に、配線基板2上にアンダーフィル6を配置する場合を説明したが、アンダーフィル6は、フリップチップ接続後に配線基板2と半導体チップ1との間に注入するものであってもよい。

3.フリップチップ実装
図18に示すように、まず、半導体チップ1を配線基板2の上面2a上に配置する。この時、図10に示す半導体チップ1の複数のパッド1cと、配線基板2の複数のボンディングリード2mの位置を合わせる。ここで、半導体チップ1は、図10および図11に示すように、各パッド1cに形成された柱状(または突起状)の導電性部材(本実施の形態では、複数の銅ピラー4)を有している。

なお、図18に示すように、複数の銅ピラー4のそれぞれの先端面(ボンディングリード2mと対向する面)には半田材3が配置されている。

したがって、それぞれの先端面に半田材3を配置した複数の銅ピラー4が各パッド1cに設けられた半導体チップ1を、この半導体チップ1の主面1aが配線基板2の上面2aと対向するように、複数の銅ピラー4を介して配線基板2の上面2a上に配置する。

その後、図19に示すように、チップ圧着を行う。この時、半導体チップ1の裏面1bに、配線基板2の厚さ方向(垂直方向、配線基板2の上面2aから下面2bに向かう方向)の荷重(垂直荷重)Fと熱を加えることで、銅ピラー4の先端面に形成された半田材3を、配線基板2のボンディングリード2mに接触させる。そして、この銅ピラー4とボンディングリード2mとの接続部(接合部)に熱を加えることで半田材3を溶融させ、半田材3を介して銅ピラー4とボンディングリード2mを電気的に接続する。

このとき、本実施の形態の配線基板2は、複数のボンディングリード2mを支持する絶縁層2dが、ガラスクロス2hを含まない柔らかい樹脂層2dbであるため、フリップチップ実装時の荷重でボンディングリード2mが押圧された際に、樹脂層2dbが変形し、この樹脂層2db上に設けられたボンディングリード2mが沈み込む。そのため、複数のボンディングリード2mや複数の導電性部材(銅ピラー4)の高さにばらつきが生じていたとしても、高さの低い銅ピラー4とボンディングリード2mの接続についても行える。また、各ボンディングリード2mの下部(コア層2e側、下面2b側)に柔らかい樹脂層2dbが配置されているため、フリップチップ実装時に、銅ピラー4からボンディングリード2mに荷重が付与された際にも、柔らかい樹脂層2dbが沈み込むことで電極の高さばらつきによって生じる応力を吸収することができ、半導体チップ1に掛かる応力を低減化することができる。

これにより、半導体チップ1に加わるダメージを低減することができ、半導体チップ1にクラックが形成されたり、表面保護膜が剥離するという不具合の発生を抑制できる。つまり、フリップチップ実装における半導体チップ1の損傷を低減または防止することができる。

その結果、半導体装置(BGA7)の信頼性を向上させることができる。

さらに、フリップチップ実装時に荷重が印加された際に、複数のボンディングリード2mを支持する樹脂層2dbが沈み込んで、複数の銅ピラー4や複数のボンディングリード2mの高さばらつきを吸収できるため、フリップチップ実装における半導体チップ1の接続不良の低減化を図ることができ、半導体チップ1の接続信頼性を向上させることができる。

その結果、半導体装置(BGA7)の信頼性を向上させることができる。

また、配線基板2において、プリプレグ2daの厚さを樹脂層2dbの厚さより厚くすることにより、プリプレグ2daの方が樹脂層2dbより硬度が高いため、基板の反りの低減化を図ることができる。さらに、絶縁層2dにおけるプリプレグ2daを厚くすることにより、コア層2eの厚さを薄く形成できるため、配線基板2の全体の厚さを薄くすることができ、半導体装置(BGA7)の薄形化を図ることができる。

なお、各銅ピラー4の先端面に半田材3が配置されていることにより、熱が付与された半田材3が溶融するため、複数の銅ピラー4やボンディングリード2mに高さばらつきが生じていることで複数の銅ピラー4を押し込んだ際に形成される銅ピラー4とボンディングリード2mとの間の隙間を吸収することができる。

また、各銅ピラー4に加えて各ボンディングリード2mの表面にも半田材3が配置されている場合には、複数の銅ピラー4やボンディングリード2mに生じる高さばらつきをさらに吸収することができ、フリップチップ実装における半導体チップ1の接続不良の低減化をさらに図ることができる。

また、導電性部材として銅ピラー4を採用することにより、ウエハ段階で一括してパッド1c上に銅ピラー4を接続することができ、効率良く複数のパッド1cに導電性部材を接続することができる。

また、銅ピラー4は、柱状の導電性部材であるため、フリップチップ実装における電極高さ(半導体チップ1と配線基板2の距離)を確保することができる。

なお、荷重Fが付与された際に、アンダーフィル6も上方から半導体チップ1によって押し潰されるため、フリップチップ接続部にアンダーフィル6が充填され、さらに押し潰されたアンダーフィル6が半導体チップ1の周囲にはみ出して半導体チップ1の各側面に回り込み、その結果、半導体チップ1の各側面もアンダーフィル6によって覆われる。

以上の工程により、フリップチップ実装が完了となる。

4.外部端子形成(ボールマウント)
外部端子形成工程では、図20に示すように、配線基板2の下面2bの複数のランド2nに複数の半田ボール5をそれぞれ形成または接続する。なお、半田ボール5は、外部端子あるいはボール状電極等とも呼ばれる。

なお、複数のランド2nに接続する外部端子は、ボール状の半田材に限らず、半田材をランド2nの表面にコーティングしたもの、あるいはメッキ膜(メッキ層)をランド2nの表面に形成したものであってもよく、その場合、半導体装置は、LGA(Land Grid Array)である。

また、半田ボール5に用いられる半田材も、上述の半田材3と同様に、鉛(Pb)を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫(Sn)のみ、または錫−銅−銀(Sn−Cu−Ag)等である。

5.個片化
個片化工程では、回転する切断刃であるダイシング用のブレード(図示せず)を用いて個片化を行う。例えば、図12に示すような多数個取り基板2tの上方から切断部2rに対して上記ブレードを進入・回転させてダイシングを行い、各BGA7に個片化する。

なお、個片化は、上記ブレードを用いたダイシングによる切断に限らず、金型による切断を行ってもよい。

これにより、図1〜図3に示すBGA7の組み立て完了となる。

<変形例>
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

(変形例1)
図21は実施の形態の変形例1の半導体装置に組み込まれる配線基板の上面側のリード配列の一例を示す平面図である。

図21に示す構造は、多ピン化が図られたフリップチップ実装型の半導体装置の配線基板2における複数のボンディングリード2mの配置形態の変形例を示すものである。

多ピン化が図られた半導体装置においては、図8に示す半導体チップ1のように、そのパッド1cの配列は千鳥配列になっている場合が多く、これに対応するように、図21に示す配線基板側のソルダレジスト膜2cの開口部2kに設けられた複数のボンディングリード2mの配列も、外周リード群2maと内周リード群2mbとで2列に配置されている。

さらに、配線基板2では、内周リード群2mbが、平面視において、半導体チップ1の辺1dと交差(ほぼ直交)する方向に延在する複数のボンディングリード2mbaと、半導体チップ1の辺1eと交差(ほぼ直交)する方向に延在する複数のボンディングリード2mbbと、辺1dおよび辺1eと直交しない方向に延在する複数のボンディングリード2mbcとを有している。

すなわち、ソルダレジスト膜2cの枠状の開口部2kに露出する内周リード群2mbの複数のボンディングリード2mは、その延在方向によって上記3種類に分けられる(ボンディングリード2mba,2mbb,2mbc)。この3種類のボンディングリード2mのうち、半導体チップ1の辺1dおよび辺1eとも直交しない方向に延在する複数のボンディングリード2mbcは、枠状の開口部2kの角部付近に配置されている。

つまり、内周リード群2mbのボンディングリード2mのうち、開口部2kの角部付近に配置されるボンディングリード2mbcは、このボンディングリード2mbcが配置されたリード列とほぼ直交する他のリード列の端部(角部)に位置するボンディングリード2mbcと接触し易い配置になる。したがって、配列の中央部付近のボンディングリード2mに対して斜めに配置されている。このとき、単に端の位置のボンディングリード2mbcのみを斜めに配置すると、このボンディングリード2mbcと同列の隣のボンディングリード2mbcとリードの内側端部同士が干渉するため、それぞれの角部付近の複数(図21では端から4本)のボンディングリード2mbcは、配線基板2の中央部から外方に向けて放射状を成すような斜め配置となっている。

したがって、半導体チップ1の何れの辺1d,1eに対してもそれぞれのボンディングリード2mbcの延在方向は、直交することはない。

これにより、隣り合うボンディングリード2mとのショートを防ぐことができる。その結果、半導体装置の多ピン化に対応させることができる。

また、内周リード群2mbのそれぞれのボンディングリード2mは、それぞれのボンディングリード2mの一部を覆う絶縁膜の一部である内側ソルダレジスト膜(内側絶縁膜)2caの端部と交差(ほぼ直交)する方向に沿って、延在している。

すなわち、内周リード群2mbのそれぞれのボンディングリード2mは、全て略四角形の内側ソルダレジスト膜2caの各辺において、その辺(端部)と直交を成すように配置されている。これにより、内周リード群2mbの各ボンディングリード2mにおける内側ソルダレジスト膜2caからの露出長さは、互いにほぼ同じ長さとすることができる。このことは外周リード群2maの各ボンディングリード2mについても同様であり、開口部2kに配置されている各ボンディングリード2mのソルダレジスト膜2cからの露出部分が、略同じ長さになるように配置されている。

これにより、半田プリコートをボンディングリード2m上に形成する場合においても、各リード間で、略同じ量の半田をプリコートすることができ、略同じ高さに半田プリコートを形成することができる。

その結果、フリップチップ実装時の半田濡れ性の均一化を図ることができる。

(変形例2)
図22は実施の形態の変形例2の半導体装置の構造の一例を示す断面図である。

本変形例2の半導体装置は、チップ積層型の半導体装置であり、配線基板2にフリップチップ実装された半導体チップ1上に別の半導体チップ8が搭載され、上段側の半導体チップ8がワイヤ接続で配線基板2に電気的に接続された半導体装置である。

また、配線基板2の下面2b側には、外部端子として複数の半田ボール5が配置されており、したがって、図22に示す半導体装置もBGA12である。

なお、BGA12では、例えば下段側の半導体チップ1は、コントローラチップであり、上段側の半導体チップ8は、メモリチップである。したがって、上段側の半導体チップ8が、下段側の半導体チップ1によって制御されるSIP(System In Package)型の半導体装置でもある。ただし、半導体チップ1および半導体チップ8は、上記以外の機能を備えた半導体チップであってもよい。

また、上段側の半導体チップ8は、下段側の半導体チップ1の裏面1b上に、主面8aを上に向けた状態でダイボンド材9を介して接着されている。したがって、下段側の半導体チップ1の裏面1bと、上段側の半導体チップ8の裏面8bとがダイボンド材9によって接合されている。

また、半導体チップ8の主面8aのパッド8cと、配線基板2の上面2aのボンディングリード2vとがワイヤ(導電性部材)10によって電気的に接続されている。ワイヤ10は、金線または銅線である。

また、下段側の半導体チップ1は、実施の形態のBGA7と同様に、複数の銅ピラー4等の導電性部材を介して配線基板2の複数のボンディングリード2mにフリップチップ接続されている。さらに、フリップチップ接続部は、アンダーフィル6によって保護されており、半導体チップ1の裏面1b、および半導体チップ8や複数のワイヤ10は、封止用樹脂から成る封止体11によって封止されている。封止体11を形成する封止用樹脂は、例えばエポキシ系の熱硬化性樹脂等である。

なお、本変形例2のBGA12においても、その配線基板2は、実施の形態のBGA7の配線基板2と同様に、複数のボンディングリード2mは絶縁層2d上に配置されており、この絶縁層2dが、ガラスクロス(ガラス繊維)2hを有するプリプレグ(樹脂層)2daと、プリプレグ2da上に形成(積層)されたガラスクロス2hを有さない樹脂層2dbとで構成されている。

したがって、複数のボンディングリード2mのそれぞれは、樹脂層2dbに接しており、この樹脂層2db上に配置されている。つまり、複数のボンディングリード2mは、プリプレグ2daに比べて硬度が小さく柔らかな樹脂層2dbによって支持されている。

これにより、各ボンディングリード2mの下部に柔らかい樹脂層2dbが配置されているため、実施の形態のBGA7と同様に、フリップチップ実装時に、銅ピラー4からボンディングリード2mに荷重が付与された際にも、柔らかい樹脂層2dbが沈み込むことで電極の高さばらつきによって生じる応力を吸収することができ、半導体チップ1に掛かる応力を低減化することができる。

その結果、半導体チップ1に加わるダメージを低減することができ、半導体チップ1にクラックが形成されたり、表面保護膜が剥離するという不具合の発生を抑制できる。つまり、フリップチップ実装における半導体チップ1の損傷を低減または防止することができる。これにより、半導体装置(BGA12)の信頼性を向上させることができる。

なお、BGA12およびその組み立てによって得られるその他の効果については、実施の形態のBGA7と同様であるため、その重複説明は省略する。

(変形例3)
また、上記実施の形態では、半導体チップ1と配線基板2を電気的に接続する柱状または突起状の導電性部材として、例えば銅(Cu)を主成分とする材料を用いることについて説明したが、これに限定されるものではない。すなわち、銅(Cu)よりも柔らかい材料として、例えば金(Au)を主成分とする材料を用いてもよい。

なお、金(Au)は、荷重を加えると、銅(Cu)に比べて、導電性部材そのものが変形し易い(潰れ易い)。そのため、配線基板2の電極(ボンディングリード2m)を支持する絶縁層として、必ずしも上記実施の形態のような、2層構造の絶縁層により配線基板2の電極(ボンディングリード2m)を支持しなくてもよい。言い換えると、ガラスクロス(ガラス繊維)2hを含まない樹脂層よりも硬い材料(例えば、プリプレグ)を、配線基板2の電極(ボンディングリード2m)を支持する絶縁層として採用することができる。

しかしながら、導電性部材や電極(ボンディングリード)の高さのばらつき量が大きい場合には、導電性部材の変形量(潰れる量)は大きくなる。そのため、導電性部材を極度に変形させたくない場合には、金(Au)を主成分とする材料により導電性部材を形成した場合であっても、上記実施の形態のような構成の絶縁層を有する配線基板2を使用することが好ましい。

(変形例4)
図23は実施の形態の変形例4の半導体装置に組み込まれる配線基板の構造の一例を示す断面図である。

本変形例4は、半導体装置に搭載される配線基板の変形例を示すものである。図23に示す配線基板2は、2層の配線層を有する、所謂、2層基板であり、コア層(プリプレグ)2eの表面側に配線層2pが形成され、一方、コア層2eの裏面側に配線層2qが形成されている。

図23の配線基板2においても、配線層2pに形成された複数のボンディングリード(電極)2mの下部には、ガラスクロス2hを有するコア層2eよりも硬度が小さい樹脂層2dbが配置されている。また、下面2b側においても、複数のランド(電極)2nが形成された配線層2qとコア層2eとの間に、コア層2eより硬度が小さい樹脂層2wが配置されている。

したがって、本変形例4の配線基板2では、絶縁層2dが、樹脂層2dbとコア層2eと樹脂層2wとによって構成されている。そして、複数のボンディングリード2mは柔らかな樹脂層(ガラスクロスを含有しない層)2dbによって支持され、一方、複数のランド2nは、柔らかな樹脂層(ガラスクロスを含有しない層)2wによって支持されている。

本変形例4の2層配線構造の配線基板2においても、複数のボンディングリード2mの下部に柔らかい樹脂層2dbが配置されている。そのため、実施の形態のBGA7と同様に、フリップチップ実装時にボンディングリード2mを介して樹脂層2dbに荷重が付与されると、樹脂層2dbが変形し、ボンディングリード2mが沈み込む。この結果、図2に示す銅ピラー4の高さにばらつきが生じていても、全ての銅ピラー4がボンディングリード2mと接続することができる。すなわち、高さが低い銅ピラー4であってもボンディングリード2mと接続することができる。

また、上記のように、複数の銅ピラー4のうち、他の銅ピラー4よりも高さの高い銅ピラーと接続する配線基板2のボンディングリード2mが沈み込むため、この高さの高い銅ピラー4が形成される半導体チップ1のパッド1c直下の絶縁層にクラック67(図26を参照)が形成されるのを抑制できる。これにより、BGA7の信頼性を向上させることができる。

さらに、半導体装置(BGA7)の半田ボール5等に応力が作用した際にも、柔らかい樹脂層2dbによって応力を緩和させることができ、フリップチップ接続部に直接ダメージが伝わることを抑制できる。

すなわち、上記銅ピラー4が接続されるボンディングリード2mの下部に柔らかい樹脂層2dbが配置されているため、半田ボール5に熱応力等を含む応力が作用した際にも、柔らかい樹脂層2dbの変形によって上記応力を緩和してフリップチップ接続部や半導体チップ1に直接ダメージが伝わらないように上記応力を吸収することができる。

その結果、フリップチップ接続部の接続不良の発生を抑えることができる。

なお、上記半導体装置およびその組み立てによって得られるその他の効果については、実施の形態のBGA7と同様であるため、その重複説明は省略する。

(変形例5)
ガラスクロスを含まない樹脂層2db、2fbとガラスクロス2hを含む樹脂層(プリプレグ2da、2fa)との位置関係については、上記の実施の形態のような積層構造に限らない。すなわち、図24に示すように、ガラスクロスを含まない樹脂層2db、2fbは、柱状(または突起状)の導電性部材(銅ピラー4)が接続される電極(ボンディングリード2m)の直下にのみ設けられていてもよい。

しかしながら、配線基板2の製造効率(工程数)を考慮すると、上記の本実施の形態のように、各積層層(樹脂層)2da、2db、2fa、2fbを積層構造にしておくことが好ましい。

(変形例6)
上記実施の形態では、半導体装置がBGAの場合を一例として説明したが、上記半導体装置は、BGAに限らず、ランドの表面に導電性部材が形成されたLGA(Land Grid Array)であってもよい。

(変形例7)
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。

1 半導体チップ
1a 主面(素子形成面)
1b 裏面
1c パッド(電極)
1d,1e 辺
2 配線基板
2a 上面(チップ搭載面)
2b 下面
2c ソルダレジスト膜(上面側保護膜)
2ca 内側ソルダレジスト膜(内側絶縁膜)
2d 絶縁層(絶縁膜)
2da プリプレグ(樹脂層)
2db 樹脂層(樹脂材)
2e コア層(プリプレグ)
2f 絶縁層(絶縁膜)
2fa プリプレグ(樹脂層)
2fb 樹脂層
2g ソルダレジスト膜(下面側保護膜)
2h ガラスクロス(ガラス繊維)
2i,2j 配線層
2k 開口部
2m ボンディングリード(電極)
2ma 外周リード群
2mb 内周リード群
2mba,2mbb,2mbc ボンディングリード(電極)
2n ランド(電極)
2p,2q 配線層
2r 切断部
2s 枠部
2t 多数個取り基板(マトリクス基板)
2u デバイス領域
2v ボンディングリード(電極)
2w 樹脂層
3 半田材(接続部材)
4 銅ピラー(導電性部材、ポスト)
5 半田ボール(導電性部材)
6 アンダーフィル(封止材)
7 BGA(半導体装置)
8 半導体チップ
8a 主面(素子形成面)
8b 裏面
8c パッド(電極)
9 ダイボンド材
10 ワイヤ(導電性部材)
11 封止体
12 BGA(半導体装置)
50 半導体チップ
52 バンプ(突起)
60 配線基板
61 樹脂層
64 ボンディングリード(電極)
65 ガラスクロス(ガラス繊維)
66 樹脂層
67 クラック

Claims (6)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)第1絶縁層、第2絶縁層、第1配線層および第2配線層、を有する配線基板を準備する工程;
    ここで、
    前記第1絶縁層は、ガラス繊維を有する第1樹脂層と、ガラス繊維を有さない第2樹脂層と、で構成されており、
    前記第2樹脂層は、前記第1樹脂層と前記第2樹脂層との間に配線層を有さないように前記第1樹脂層上に積層されており、
    前記第2絶縁層は、ガラス繊維を有する第3樹脂層で構成されており、
    複数の第1配線パターンを有する前記第1配線層は、前記第1絶縁層の前記第1樹脂層と前記第2絶縁層である前記第3樹脂層との間に配置されており、
    前記第2配線層に形成された複数のボンディングリードのそれぞれは、前記第2樹脂層上に形成されており、
    (b)前記(a)工程の後、主面、前記主面に形成された複数のパッド、および前記主面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記主面が前記配線基板の前記第2樹脂層の表面と対向するように、複数の導電性部材を介して前記配線基板の前記第2樹脂層の前記表面上に配置する工程;
    (c)前記(b)工程の後、前記半導体チップの前記裏面に、前記配線基板の厚さ方向の荷重を加えることで、前記複数の導電性部材を介して前記複数のパッドと前記複数のボンディングリードをそれぞれ電気的に接続する工程。
  2. 請求項1記載の半導体装置の製造方法において、前記第2樹脂層の厚さは、前記第1樹脂層の厚さよりも薄い、半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、前記複数の導電性部材のそれぞれは、銅を主成分とする材料から成る、半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、前記(c)工程の前では、前記複数の導電性部材のそれぞれの先端面に半田材が配置され、前記配線基板の前記複数のボンディングリードのそれぞれの表面には半田材が配置されていない、半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、前記配線基板は、前記第1絶縁層と、前記第2絶縁層と、前記第1配線層と、前記複数のボンディングリードを構成する前記第2配線層と、複数のランドを構成する第3配線層と、をそれぞれ重ね合せ、さらに、圧接することで形成されたものである、半導体装置の製造方法。
  6. 請求項5記載の半導体装置の製造方法において、前記複数の導電性部材のそれぞれは、柱状である、半導体装置の製造方法。
JP2013086899A 2013-04-17 2013-04-17 半導体装置の製造方法 Active JP6161380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013086899A JP6161380B2 (ja) 2013-04-17 2013-04-17 半導体装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013086899A JP6161380B2 (ja) 2013-04-17 2013-04-17 半導体装置の製造方法
US14/229,981 US20140312498A1 (en) 2013-04-17 2014-03-30 Semiconductor device and method of manufacturing same
TW103112076A TWI600123B (zh) 2013-04-17 2014-04-01 半導體裝置及其製造方法
KR1020140044242A KR20140124725A (ko) 2013-04-17 2014-04-14 반도체 장치 및 그 제조 방법
CN201410153991.7A CN104112715B (zh) 2013-04-17 2014-04-17 半导体装置及其制造方法
HK15102431.6A HK1201990A1 (zh) 2013-04-17 2015-03-10 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
JP2014212174A JP2014212174A (ja) 2014-11-13
JP6161380B2 true JP6161380B2 (ja) 2017-07-12

Family

ID=51709455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086899A Active JP6161380B2 (ja) 2013-04-17 2013-04-17 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20140312498A1 (ja)
JP (1) JP6161380B2 (ja)
KR (1) KR20140124725A (ja)
CN (1) CN104112715B (ja)
HK (1) HK1201990A1 (ja)
TW (1) TWI600123B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
TWI489176B (zh) * 2012-12-14 2015-06-21 Elan Microelectronics Corp 行動電子裝置的螢幕控制模組及其控制器
US20150279775A1 (en) * 2012-12-14 2015-10-01 Elan Microelectronics Corporation Screen control module of a mobile electronic device and controller thereof
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336002A (ja) * 1994-06-08 1995-12-22 Hitachi Chem Co Ltd 配線板及びその製造法
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
EP1194022B1 (en) * 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
DE10020374A1 (de) * 1999-07-02 2001-01-25 Fujitsu Ltd Kopfbaugruppe einer Plattenvorrichtung mit einem Kopf-IC-Chip, der durch Ultraschallbonden an eine Aufhängung montiert ist
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP2004179545A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 配線基板
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
CN1792126A (zh) * 2003-05-19 2006-06-21 大日本印刷株式会社 双面布线基板和双面布线基板的制造方法以及多层布线基板
US7144759B1 (en) * 2004-04-02 2006-12-05 Celerity Research Pte. Ltd. Technology partitioning for advanced flip-chip packaging
JP2006202969A (ja) * 2005-01-20 2006-08-03 Taiyo Yuden Co Ltd 半導体装置およびその実装体
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
KR101014919B1 (ko) * 2005-12-01 2011-02-15 스미토모 베이클리트 컴퍼니 리미티드 프리프레그, 프리프레그의 제조 방법, 기판 및 반도체 장치
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
WO2008093579A1 (ja) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited 積層体、基板の製造方法、基板および半導体装置
JP2008198747A (ja) * 2007-02-09 2008-08-28 U-Ai Electronics Corp プリント基板及びプリント基板の製造方法
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5587123B2 (ja) * 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US20140290997A1 (en) * 2012-04-26 2014-10-02 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and manufacturing method thereof
TWI488273B (zh) * 2012-07-18 2015-06-11 Chipbond Technology Corp 半導體製程及其半導體結構
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Also Published As

Publication number Publication date
TWI600123B (zh) 2017-09-21
JP2014212174A (ja) 2014-11-13
CN104112715B (zh) 2018-04-10
CN104112715A (zh) 2014-10-22
TW201507073A (zh) 2015-02-16
KR20140124725A (ko) 2014-10-27
US20140312498A1 (en) 2014-10-23
HK1201990A1 (zh) 2015-09-11

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US8642393B1 (en) Package on package devices and methods of forming same
TWI478302B (zh) 具堆疊功能之晶圓級半導體封裝件
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP5543125B2 (ja) 半導体装置および半導体装置の製造方法
US7816183B2 (en) Method of making a multi-layered semiconductor device
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
TWI408785B (zh) 半導體封裝結構
TWI277187B (en) Semiconductor device and manufacturing method for the same
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7129584B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US6960827B2 (en) Semiconductor device and manufacturing method thereof
US8796561B1 (en) Fan out build up substrate stackable package and method
US7579690B2 (en) Semiconductor package structure
JP5570799B2 (ja) 半導体装置及びその製造方法
US20120086111A1 (en) Semiconductor device
JP5215605B2 (ja) 半導体装置の製造方法
CN104685622A (zh) Bva中介结构
JP4790157B2 (ja) 半導体装置
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5601751B2 (ja) 半導体装置
JP5514560B2 (ja) 半導体装置
TWI499024B (zh) 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US6841884B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170613

R150 Certificate of patent or registration of utility model

Ref document number: 6161380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150