JPWO2013161527A1 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2013161527A1 JPWO2013161527A1 JP2014512445A JP2014512445A JPWO2013161527A1 JP WO2013161527 A1 JPWO2013161527 A1 JP WO2013161527A1 JP 2014512445 A JP2014512445 A JP 2014512445A JP 2014512445 A JP2014512445 A JP 2014512445A JP WO2013161527 A1 JPWO2013161527 A1 JP WO2013161527A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- inorganic material
- wiring board
- multilayer wiring
- upper insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims abstract description 104
- 239000011347 resin Substances 0.000 claims abstract description 104
- 239000004020 conductor Substances 0.000 claims abstract description 80
- 238000009413 insulation Methods 0.000 claims abstract description 28
- 229910010272 inorganic material Inorganic materials 0.000 claims description 108
- 239000011147 inorganic material Substances 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 31
- 239000002245 particle Substances 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000007788 roughening Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 108
- 239000000945 filler Substances 0.000 abstract description 58
- 239000000377 silicon dioxide Substances 0.000 abstract description 54
- 239000011521 glass Substances 0.000 abstract description 26
- 239000004744 fabric Substances 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- 238000007747 plating Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
手段1の多層配線基板において、導体層は、樹脂絶縁層を構成する上側絶縁層及び下側絶縁層のうち、下側絶縁層にのみ埋め込まれていてもよい。このようにすると、上側絶縁層よりも熱膨張係数の小さい下側絶縁層にのみ導体層が埋め込まれた状態となるため、導体層と樹脂絶縁層との熱膨張係数差に起因して生じる応力を緩和することができる。
手段1の多層配線基板は、樹脂絶縁層を貫通して形成されたビア導体をさらに備え、ビア導体は、上側絶縁層との接触面積よりも下側絶縁層との接触面積のほうが大きいものであってもよい。このようにすると、上側絶縁層よりも熱膨張係数の小さい下側絶縁層とビア導体との接触面積が大きいため、ビア導体と接するビア穴の内壁面にかかる応力を緩和することができる。
なお、図1等に示されるように、配線としての導体層41,42は、樹脂絶縁層33〜36を構成する上側絶縁層52及び下側絶縁層51のうち、下側絶縁層51にのみ埋め込まれている。別の言い方をすると、下側絶縁層51の厚さに比べて導体層41,42の厚さのほうが薄く、それゆえ導体層41,42の上面が上側絶縁層52の下面まで到達していない関係となっている。また、上側絶縁層52と下側絶縁層51とでは後者の厚さのほうが大きい。このため、ビア導体44は、上側絶縁層52との接触面積よりも下側絶縁層51との接触面積のほうが大きくなっている。本実施の形態では、上側絶縁層52は下側絶縁層51の1/3以下の厚さであり、上側絶縁層52との接触面積よりも下側絶縁層51との接触面積のほうが3倍以上大きくなっている。
(5)本実施の形態の多層配線基板10において、導体層41,42は、樹脂絶縁層33〜36を構成する上側絶縁層52及び下側絶縁層51のうち、下側絶縁層51にのみ埋め込まれている。このようにすれば、上側絶縁層52よりも熱膨張係数の小さい下側絶縁層51にのみ導体層41,42が埋め込まれた状態となる。このため、導体層41,42と樹脂絶縁層33〜36との熱膨張係数差に起因して生じる応力を緩和することができる。よって、反りが少なく接続信頼性に優れた多層配線基板10をより確実に得ることができる。
(6)本実施の形態の多層配線基板10は、樹脂絶縁層33〜36を貫通して形成されたビア導体44をさらに備えている。そして、そのビア導体44は、上側絶縁層52との接触面積よりも下側絶縁層51との接触面積のほうが大きくなっている。このようにすれば、上側絶縁層52よりも熱膨張係数の小さい下側絶縁層51とビア導体44との接触面積が大きいため、ビア穴43の内壁面にかかる応力を緩和することができる。よって、反りが少なく接続信頼性に優れた多層配線基板10をより確実に得ることができる。
・上記実施の形態の多層配線基板10では、ビア穴43の上側絶縁層52を貫通する領域のテーパー角度と、ビア穴43の下側絶縁層51を貫通する領域のテーパー角度とが等しく、上側絶縁層52と下側絶縁層51との境界に位置するビア穴43の内壁面には特に段差が存在していなかった。これに代えて、例えば、図10に示される別の実施形態の多層配線基板10Aのように、ビア穴43の上側絶縁層52を貫通する領域のテーパー角度が、ビア穴43の下側絶縁層51を貫通する領域のテーパー角度よりも大きくなるように設定し、上側絶縁層52と下側絶縁層51との境界に位置するビア穴43の内壁面に段差D1を形成してもよい。このようにすると、上記実施の形態のものに比べて、樹脂絶縁層33〜36とビア導体44との接触面積が大きくなるため、ビア穴43の内壁面にかかる応力がより緩和されやすくなる。よって、反りが少なく接続信頼性に優れた多層配線基板10Aをより確実に得ることができる。
33〜36…樹脂絶縁層
42…導体層
44…ビア導体
51…下側絶縁層
52…上側絶縁層
53…樹脂絶縁材料
54,55…粒状の無機材料としてのシリカフィラー
56…繊維状の無機材料としてのガラスクロス
D1…段差
Claims (8)
- 複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板であって、
前記複数の樹脂絶縁層のうち少なくとも1つの前記樹脂絶縁層は、下側絶縁層と、前記下側絶縁層上に設けられ、その表面上に前記導体層が形成された上側絶縁層とからなり、
前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、
前記上側絶縁層は、前記下側絶縁層よりも薄く形成され、
前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ない
ことを特徴とする多層配線基板。 - 前記上側絶縁層及び前記下側絶縁層は、いずれも粒状の無機材料を含み、前記上側絶縁層における前記粒状の無機材料の平均粒径は、前記下側絶縁層における前記粒状の無機材料の平均粒径と同じまたはそれよりも大きいことを特徴とする請求項1に記載の多層配線基板。
- 前記下側絶縁層の熱膨張係数は前記上側絶縁層の熱膨張係数よりも小さいことを特徴とする請求項1または2に記載の多層配線基板。
- 前記下側絶縁層は、前記無機材料として、粒状の無機材料及び繊維状の無機材料の両方を含むことを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記下側絶縁層は、前記無機材料として、粒状の無機材料及び繊維状の無機材料の両方を含む一方、前記上側絶縁層は、前記無機材料として、粒状の無機材料のみを含むことを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記導体層は、前記樹脂絶縁層を構成する前記上側絶縁層及び前記下側絶縁層のうち、前記下側絶縁層にのみ埋め込まれていることを特徴とする請求項3に記載の多層配線基板。
- 前記樹脂絶縁層を貫通して形成されたビア導体をさらに備え、
前記ビア導体は、前記上側絶縁層との接触面積よりも前記下側絶縁層との接触面積のほうが大きい
ことを特徴とする請求項3に記載の多層配線基板。 - 複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板の製造方法であって、
前記複数の樹脂絶縁層のうち少なくとも1つの樹脂絶縁層となる下側絶縁層と、上側絶縁層とを準備する準備工程と、
前記下側絶縁層上に前記上側絶縁層を積層する積層工程と、
前記上側絶縁層の表面に粗化処理を施す粗化工程と、
粗化された前記上側絶縁層表面に前記導体層を形成する導体層形成工程と、を含み、
前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、
前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ないことを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014512445A JPWO2013161527A1 (ja) | 2012-04-26 | 2013-04-03 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101905 | 2012-04-26 | ||
JP2012101905 | 2012-04-26 | ||
JP2014512445A JPWO2013161527A1 (ja) | 2012-04-26 | 2013-04-03 | 多層配線基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015071292A Division JP2015122545A (ja) | 2012-04-26 | 2015-03-31 | 多層配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2013161527A1 true JPWO2013161527A1 (ja) | 2015-12-24 |
Family
ID=49482859
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014512445A Pending JPWO2013161527A1 (ja) | 2012-04-26 | 2013-04-03 | 多層配線基板及びその製造方法 |
JP2015071292A Pending JP2015122545A (ja) | 2012-04-26 | 2015-03-31 | 多層配線基板及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015071292A Pending JP2015122545A (ja) | 2012-04-26 | 2015-03-31 | 多層配線基板及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20140290997A1 (ja) |
EP (1) | EP2846615A4 (ja) |
JP (2) | JPWO2013161527A1 (ja) |
KR (1) | KR101562486B1 (ja) |
CN (1) | CN103843471A (ja) |
TW (1) | TWI524831B (ja) |
WO (1) | WO2013161527A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014168007A (ja) * | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP6161380B2 (ja) * | 2013-04-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6341714B2 (ja) | 2014-03-25 | 2018-06-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2015211194A (ja) | 2014-04-30 | 2015-11-24 | イビデン株式会社 | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 |
CN105336722A (zh) * | 2014-06-26 | 2016-02-17 | 三星电机株式会社 | 印刷电路板、具有印刷电路板的半导体封装件和制造方法 |
JP2016063130A (ja) * | 2014-09-19 | 2016-04-25 | イビデン株式会社 | プリント配線板および半導体パッケージ |
JP6600573B2 (ja) * | 2015-03-31 | 2019-10-30 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
JP2016219478A (ja) * | 2015-05-15 | 2016-12-22 | イビデン株式会社 | 配線基板及びその製造方法 |
JP2017069399A (ja) * | 2015-09-30 | 2017-04-06 | 凸版印刷株式会社 | インターポーザ、半導体装置及び半導体装置の製造方法 |
JP6950795B2 (ja) * | 2016-06-01 | 2021-10-13 | 凸版印刷株式会社 | ガラス回路基板 |
JP6612189B2 (ja) * | 2016-06-24 | 2019-11-27 | 新光電気工業株式会社 | 配線基板、半導体装置、および、配線基板の製造方法 |
WO2018003391A1 (ja) * | 2016-06-29 | 2018-01-04 | 株式会社村田製作所 | 部品内蔵基板及びその製造方法、並びに高周波モジュール |
KR102698251B1 (ko) * | 2016-11-09 | 2024-08-23 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조방법 |
JP2019121771A (ja) * | 2018-01-11 | 2019-07-22 | イビデン株式会社 | プリント配線板 |
JP7135364B2 (ja) * | 2018-03-23 | 2022-09-13 | 三菱マテリアル株式会社 | 絶縁回路基板、及び、絶縁回路基板の製造方法 |
US10622292B2 (en) * | 2018-07-06 | 2020-04-14 | Qualcomm Incorporated | High density interconnects in an embedded trace substrate (ETS) comprising a core layer |
US20230337361A1 (en) * | 2020-09-28 | 2023-10-19 | Kyocera Corporation | Wiring board |
TW202308087A (zh) * | 2021-08-06 | 2023-02-16 | 群創光電股份有限公司 | 封裝元件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168536A (ja) * | 1999-12-06 | 2001-06-22 | Idemitsu Petrochem Co Ltd | 多層プリント配線板 |
JP2002353635A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Works Ltd | プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板 |
WO2003047324A1 (fr) * | 2001-11-30 | 2003-06-05 | Ajinomoto Co., Inc. | Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche |
JP2006203148A (ja) * | 2004-06-10 | 2006-08-03 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
WO2009066759A1 (ja) * | 2007-11-22 | 2009-05-28 | Ajinomoto Co., Inc. | 多層プリント配線板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3770529B2 (ja) * | 1995-04-28 | 2006-04-26 | 日本ビクター株式会社 | 多層印刷配線板 |
DE10161101A1 (de) * | 2001-12-12 | 2003-03-13 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
JP2006179888A (ja) * | 2004-11-26 | 2006-07-06 | Sanyo Chem Ind Ltd | プリント配線板用層間フィルム |
JP2007157950A (ja) * | 2005-12-02 | 2007-06-21 | Kaneka Corp | 多層プリント配線板の製造方法及び多層プリント配線板 |
US8258620B2 (en) * | 2007-08-10 | 2012-09-04 | Sanyo Electric Co., Ltd. | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module |
US8163381B2 (en) * | 2007-10-26 | 2012-04-24 | E. I. Du Pont De Nemours And Company | Multi-layer chip carrier and process for making |
WO2011037265A1 (ja) * | 2009-09-28 | 2011-03-31 | 京セラ株式会社 | 構造体およびその製造方法 |
US8609995B2 (en) * | 2010-07-22 | 2013-12-17 | Ngk Spark Plug Co., Ltd. | Multilayer wiring board and manufacturing method thereof |
-
2013
- 2013-04-03 KR KR1020147011033A patent/KR101562486B1/ko not_active IP Right Cessation
- 2013-04-03 WO PCT/JP2013/060190 patent/WO2013161527A1/ja active Application Filing
- 2013-04-03 EP EP13780895.2A patent/EP2846615A4/en not_active Withdrawn
- 2013-04-03 JP JP2014512445A patent/JPWO2013161527A1/ja active Pending
- 2013-04-03 US US14/351,763 patent/US20140290997A1/en not_active Abandoned
- 2013-04-03 CN CN201380003215.2A patent/CN103843471A/zh active Pending
- 2013-04-23 TW TW102114351A patent/TWI524831B/zh not_active IP Right Cessation
-
2015
- 2015-03-31 JP JP2015071292A patent/JP2015122545A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168536A (ja) * | 1999-12-06 | 2001-06-22 | Idemitsu Petrochem Co Ltd | 多層プリント配線板 |
JP2002353635A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Works Ltd | プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板 |
WO2003047324A1 (fr) * | 2001-11-30 | 2003-06-05 | Ajinomoto Co., Inc. | Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche |
JP2006203148A (ja) * | 2004-06-10 | 2006-08-03 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
WO2009066759A1 (ja) * | 2007-11-22 | 2009-05-28 | Ajinomoto Co., Inc. | 多層プリント配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2846615A4 (en) | 2016-05-11 |
TW201401963A (zh) | 2014-01-01 |
KR101562486B1 (ko) | 2015-10-21 |
JP2015122545A (ja) | 2015-07-02 |
EP2846615A1 (en) | 2015-03-11 |
KR20140065473A (ko) | 2014-05-29 |
CN103843471A (zh) | 2014-06-04 |
WO2013161527A1 (ja) | 2013-10-31 |
US20140290997A1 (en) | 2014-10-02 |
TWI524831B (zh) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101562486B1 (ko) | 다층배선기판 및 그 제조방법 | |
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
US9288910B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
US9066419B2 (en) | Multilayer wiring substrate | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
JP2010123829A (ja) | プリント配線板とその製造方法 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
JP5289241B2 (ja) | 配線基板およびその製造方法 | |
JP2013080823A (ja) | プリント配線板及びその製造方法 | |
JP5565951B2 (ja) | 配線基板およびその製造方法 | |
JP4666830B2 (ja) | 多層配線基板及びその製造方法 | |
JP5223973B1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 | |
KR101108816B1 (ko) | 다층 인쇄회로기판 및 이의 제조방법 | |
JP4466169B2 (ja) | 半導体装置用基板の製造方法 | |
JP2014067946A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2015088544A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JP2013229524A (ja) | 多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140613 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150401 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150409 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150703 |