KR101562486B1 - 다층배선기판 및 그 제조방법 - Google Patents

다층배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR101562486B1
KR101562486B1 KR1020147011033A KR20147011033A KR101562486B1 KR 101562486 B1 KR101562486 B1 KR 101562486B1 KR 1020147011033 A KR1020147011033 A KR 1020147011033A KR 20147011033 A KR20147011033 A KR 20147011033A KR 101562486 B1 KR101562486 B1 KR 101562486B1
Authority
KR
South Korea
Prior art keywords
insulating layer
inorganic material
lower insulating
upper insulating
resin
Prior art date
Application number
KR1020147011033A
Other languages
English (en)
Other versions
KR20140065473A (ko
Inventor
신노스케 마에다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20140065473A publication Critical patent/KR20140065473A/ko
Application granted granted Critical
Publication of KR101562486B1 publication Critical patent/KR101562486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

수지 절연층과 도체층의 밀착성을 충분히 확보할 수 있어 접속 신뢰성이 우수한 다층배선기판을 제공한다.　다층배선기판(10)은 복수의 수지 절연층(33∼36) 및 복수의 도체층(42)을 교호로 적층하여 다층화한 빌드업 구조를 가진다. 수지 절연층(33∼36)은 하측 절연층(51)과 이 하측 절연층(51) 상에 형성된 상측 절연층(52)으로 이루어지며, 상측 절연층(52)의 표면 상에 도체층(42)이 형성된다.
상기 하측 절연층(51)은 수지절연재료 중에 입상의 무기재료와 섬유상의 무기재료를 함유하는 한편, 상기 상측 절연층(52)은 무기재료로서 입상의 무기재료만을 함유하는 것이고, 상측 절연층(52)은 하측 절연층(51)보다도 얇게 형성되고, 상측 절연층(52)에 차지하는 실리카 필러의 체적비율은 하측 절연층(51)에 차지하는 실리카 필러 및 유리 크로스의 체적비율보다도 적다.

Description

다층배선기판 및 그 제조방법{MULTILAYER WIRING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 빌드업 구조를 가지는 다층배선기판 및 그 제조방법에 관한 것이다.
최근에는 전기 기기, 전자 기기 등이 소형화됨에 따라서 이것들의 기기에 탑재되는 다층배선기판 등에도 소형화나 고밀도화가 요구되고 있다. 이 다층배선기판으로서는 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 일체화하는 이른바 빌드업법에 의해서 제조된 배선기판이 실용화되고 있다. 또, 이러한 종류의 다층배선기판에 있어서는, 수지 절연층과 이 수지 절연층 상에 도금에 의해서 형성되는 도체층의 밀착성을 향상시킬 목적이나 열팽창률을 낮출 목적 등을 위해서, 실리카 필러가 수지 절연층에 첨가된 것이 실용화되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1 : 일본국 특개 2012-44158호 공보
그런데, 수지 절연층의 열팽창 계수를 저감하여 뒤틀림(warping)이 적은 다층배선기판을 제조하기 위해서는, 실리카 필러의 입경을 작게 하여 수지 절연층에 차지하는 실리카 필러의 체적비율을 늘리는 것이 바람직하다. 그러나, 실리카 필러의 입경을 작게 하면, 수지 절연층의 표면에 조화(粗化, roughening)처리를 실시하더라도 충분한 표면조도를 얻을 수 없어, 앵커 효과에 의해서 확보되는 도체층의 밀착강도가 저하되게 된다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 수지 절연층과 도체층의 밀착성을 충분히 확보할 수 있어, 접속 신뢰성이 우수한 다층배선기판을 제공하는 것에 있다. 또, 다른 목적은 상기 다층배선기판을 제조하는데 매우 적합한 다층배선기판의 제조방법을 제공하는 것에 있다.
그리고, 상기한 과제를 해결하기 위한 수단(수단 1)으로서는, 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 빌드업 구조를 가지는 다층배선기판으로서, 상기 복수의 수지 절연층 중 적어도 1개의 상기 수지 절연층은 하측 절연층과, 상기 하측 절연층 상에 형성되며 그 표면 상에 상기 도체층이 형성된 상측 절연층으로 이루어지고, 상기 상측 절연층 및 상기 하측 절연층은 수지절연재료 중에 무기재료를 함유하는 것이고, 상기 상측 절연층은 상기 하측 절연층보다도 얇게 형성되고, 상기 상측 절연층에 차지하는 상기 무기재료의 체적비율은 상기 하측 절연층에 차지하는 상기 무기재료의 체적비율보다도 적고, 상기 하측 절연층은 상기 무기재료로서 입상의 무기재료 및 섬유상의 무기재료의 양방을 함유하고, 상기 상측 절연층은 상기 무기재료로서 입상의 무기재료만을 함유하는 것을 특징으로 하는 다층배선기판이다.
수단 1에 기재된 발명에 의하면, 다층배선기판을 구성하는 복수의 수지 절연층 중 적어도 1개의 수지 절연층은 하측 절연층과 상측 절연층으로 이루어진다. 이 수지 절연층에 있어서의 상측 절연층은 무기재료의 체적비율이 적게 되어 있기 때문에, 그 표면에 조화처리를 실시함으로써 표면조도를 비교적 크게 할 수 있다. 이 경우, 상측 절연층 상에 형성한 도체층의 밀착강도를 충분히 확보할 수 있다. 또, 수지 절연층에 있어서의 하측 절연층은 상측 절연층보다도 두껍게 형성되고, 또한 무기재료의 체적비율이 많게 되어 있다. 이와 같이 하면, 수지 절연층의 열팽창 계수를 낮게 억제할 수 있어, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판을 제조할 수 있다.
상측 절연층 및 하측 절연층에 함유되는 무기재료의 형상은 특히 한정되는 것은 아니다. 예를 들면, 상측 절연층 및 하측 절연층은 어느 것이나 입상(粒狀)의 무기재료를 함유하고 있어도 좋다. 상측 절연층에 있어서의 입상의 무기재료의 평균 입경은 하측 절연층에 있어서의 입상의 무기재료의 평균 입경과 같거나 또는 이것보다도 커도 좋다. 특히, 상측 절연층에 있어서의 무기재료의 평균 입경을 하측 절연층보다도 크게 하면, 상측 절연층의 표면조도를 크게 할 수 있다. 또, 하측 절연층에 있어서의 무기재료의 입경을 작게 함으로써, 이 하측 절연층에 보다 많은 무기재료를 함유시키는 것이 가능하게 된다. 이 경우, 하측 절연층의 열팽창 계수는 상측 절연층의 열팽창 계수보다도 작아지게 된다. 이와 같이 비교적 두꺼운 하측 절연층의 열팽창 계수를 작게 함으로써, 수지 절연층 전체의 열팽창 계수를 작게 할 수 있어 다층배선기판의 뒤틀림을 억제할 수 있다.
수단 1의 다층배선기판에 있어서, 도체층은 수지 절연층을 구성하는 상측 절연층 및 하측 절연층 중 하측 절연층에만 매립되어 있어도 좋다. 이와 같이 하면, 상측 절연층보다도 열팽창 계수가 작은 하측 절연층에만 도체층이 매립된 상태가 되기 때문에, 도체층과 수지 절연층의 열팽창 계수의 차이에 기인하여 생기는 응력을 완화할 수 있다.
수단 1의 다층배선기판은 수지 절연층을 관통하여 형성된 비아 도체를 더 구비하며, 비아 도체는 상측 절연층과의 접촉면적보다도 하측 절연층과의 접촉면적 측이 큰 것이어도 좋다. 이와 같이 하면, 상측 절연층보다도 열팽창 계수가 작은 하측 절연층과 비아 도체의 접촉면적이 크기 때문에, 비아 도체와 접하는 비아 홀의 내벽면에 걸리는 응력을 완화할 수 있다.
또, 하측 절연층은 무기재료로서 입상의 무기재료 및 섬유상의 무기재료의 양방을 함유하고, 상측 절연층은 무기재료로서 입상의 무기재료만을 함유하고 있어도 좋다. 이와 같이 하면, 상측 절연층에 차지하는 무기재료의 체적비율을 하측 절연층에 차지하는 무기재료의 체적비율보다도 적게 할 수 있다. 또, 하측 절연층에 섬유상의 무기재료를 함유시킴으로써 수지 절연층의 강도를 높일 수 있다. 또한, 하측 절연층에 있어서, 섬유상의 무기재료를 두께방향의 대략 중심부에 가지는 경우, 섬유상의 무기재료가 하측 절연층의 표면에서 노출되는 일 없이 이 무기재료를 하측 절연층에 확실하게 함유시킬 수 있다.
무기재료로서는 절연성이나 도전성은 문제삼지 않지만, 절연성의 무기재료를 이용하면, 다층배선기판의 전기 특성을 양호하게 유지할 수 있다. 구체적으로는, 입상의 무기재료로서 실리카 필러를 들 수 있고, 섬유상의 무기재료로서는 유리 크로스를 들 수 있다. 또, 무기재료로서 실리카 필러를 이용하는 경우, 하측 절연층에는 실리카 필러를 60중량% 이상의 비율로 함유시킴과 아울러, 상측 절연층에는 실리카 필러를 45중량% 이하의 비율로 함유시켜도 좋다. 특히, 실리카 필러 및 유리 크로스를 무기재료로서 하측 절연층에 함유시킬 경우에는 이들 무기재료를 80중량% 이상의 비율로 함유시켜도 좋다. 이와 같이 하면, 수지 절연층에 있어서의 도체층의 밀착강도를 충분히 확보할 수 있음과 아울러, 수지 절연층의 열팽창 계수를 작게 할 수 있다.
상측 절연층에 있어서의 입상의 무기재료의 평균 입경은 상측 절연층의 두께보다도 작고, 구체적으로는 상측 절연층의 두께의 1/5정도 이하의 평균 입경으로 하여도 좋다. 이 경우, 상측 절연층에 입상의 무기재료를 확실하게 함유시킬 수 있다.
하측 절연층보다도 상측 절연층을 얇게 형성하는 것이라면, 각 절연층의 두께는 특히 한정되는 것은 아니다. 예를 들면, 하측 절연층의 1/3 이하의 두께가 되도록 상측 절연층을 형성하여도 좋다. 또 구체적으로는, 상측 절연층의 두께는 5㎛ 이상 10㎛ 이하, 하측 절연층의 두께는 20㎛ 이상으로 하여도 좋다. 이와 같이 하면, 상측 절연층을 필요 이상으로 두껍게 형성하는 일 없이 도체층과의 밀착성을 확보할 수 있다.
상측 절연층 및 하측 절연층은 시트형상의 빌드업재를 이용하여 형성된다. 이 빌드업재를 구성하는 수지절연재료는 절연성, 내열성, 내습성 등을 고려하여 적절하게 선택할 수 있다. 수지절연재료의 매우 적합한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다.
또, 상기한 과제를 해결하기 위한 다른 수단(수단 2)으로서는, 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 빌드업 구조를 가지는 다층배선기판의 제조방법으로서, 상기 복수의 수지 절연층 중 적어도 1개의 수지 절연층이 되는 하측 절연층과 상측 절연층을 준비하는 준비공정과, 상기 하측 절연층 상에 상기 상측 절연층을 적층하는 적층공정과, 상기 상측 절연층의 표면에 조화처리를 실시하는 조화공정과, 조화된 상기 상측 절연층의 표면에 상기 도체층을 형성하는 도체층 형성공정을 포함하며, 상기 상측 절연층 및 상기 하측 절연층은 수지절연재료 중에 무기재료를 함유하는 것이고, 상기 상측 절연층에 차지하는 상기 무기재료의 체적비율은 상기 하측 절연층에 차지하는 상기 무기재료의 체적비율보다도 적은 것을 특징으로 하는 다층배선기판의 제조방법이다.
따라서, 수단 2에 기재된 발명에 의하면, 준비공정에서 1개의 수지 절연층이 되는 하측 절연층과 상측 절연층이 준비되고, 적층공정에서 하측 절연층 상에 상측 절연층이 적층된다. 이 상측 절연층은 무기재료의 체적비율이 적게 되어 있다. 이 때문에, 조화공정에서 상측 절연층의 표면에 조화처리를 실시함으로써 그 표면조도를 비교적 크게 할 수 있다. 그 후, 도체층 형성공정에서는 조화된 상측 절연층 표면에 도체층이 형성되기 때문에, 상측 절연층의 표면 상에 있어서의 도체층의 밀착강도를 충분히 확보할 수 있다. 또, 수지 절연층이 되는 하측 절연층은 무기재료의 체적비율이 많게 되어 있기 때문에, 수지 절연층의 열팽창 계수를 낮게 억제할 수 있다. 그 결과, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판을 제조할 수 있다.
도 1은 본 실시형태에 있어서의 다층배선기판의 개략 구성을 나타내는 단면도.
도 2는 수지 절연층의 구성을 나타내는 확대 단면도.
도 3은 다층배선기판의 제조방법에 있어서의 코어기판 형성공정을 나타내는 설명도.
도 4는 다층배선기판의 제조방법에 있어서의 준비공정을 나타내는 설명도.
도 5는 다층배선기판의 제조방법에 있어서의 적층공정을 나타내는 설명도.
도 6은 다층배선기판의 제조방법에 있어서의 비아 홀 형성공정을 나타내는 설명도.
도 7은 다층배선기판의 제조방법에 있어서의 도체층 형성공정을 나타내는 설명도.
도 8은 다층배선기판의 제조방법에 있어서의 빌드업 공정을 나타내는 설명도.
도 9는 상측 절연층의 단면의 SEM사진을 나타내는 모식도.
도 10은 다른 실시형태의 다층배선기판의 개략 구성을 나타내는 단면도.
이하, 본 발명을 다층배선기판에 구체화한 일 실시형태를 도면에 의거하여 상세하게 설명한다.
도 1에 나타낸 바와 같이, 본 실시형태의 다층배선기판(10)은 코어 기판(11)과, 코어 기판(11)의 코어 주면(主面)(12)(도 1에서는 상면) 상에 형성되는 제 1 빌드업층(31)과, 코어 기판(11)의 코어 이면(裏面)(13)(도 1에서는 하면) 상에 형성되는 제 2 빌드업층(32)으로 이루어진다.
코어 기판(11)은 예를 들면 보강재로서의 유리 크로스에 에폭시 수지를 함침시켜서 이루어지는 수지 절연재(유리 에폭시재)로 구성되어 있다. 코어 기판(11)에 있어서의 복수 개소에는 두께방향으로 관통되는 스루홀용 구멍(15)(관통구멍)이 형성되어 있으며, 스루홀용 구멍(15) 내에는 스루홀 도체(16)가 형성되어 있다. 스루홀 도체(16)는 코어 기판(11)의 코어 주면(12) 측과 코어 이면(13) 측을 접속하고 있다. 또한, 스루홀 도체(16)의 내부는 예를 들면 에폭시 수지 등의 폐색체(閉塞體)(17)로 매립되어 있다. 또, 코어 기판(11)의 코어 주면(12) 및 코어 이면(13)에는 구리로 이루어지는 도체층(41)이 패턴 형성되어 있으며, 각 도체층(41)은 스루홀 도체(16)에 전기적으로 접속되어 있다.
코어 기판(11)의 코어 주면(12) 상에 형성된 제 1 빌드업층(31)은 복수의 수지 절연층(33,35)과 구리로 이루어지는 복수의 도체층(42)을 교호로 적층한 빌드업 구조를 가지고 있다. 수지 절연층(35) 상에 있어서의 복수 개소에는 단자 패드(45)가 어레이 형상으로 형성되어 있다. 또한, 수지 절연층(35)의 상면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(37)의 소정 개소에는 단자 패드(45)를 노출시키는 개구부(46)가 형성되어 있다. 그리고, 개구부(46)에서 노출된 단자 패드(45)는 도시하지 않은 솔더 범프를 통해서 반도체 칩의 접속단자에 전기적으로 접속된다. 또, 수지 절연층(33) 및 수지 절연층(35) 내에는 비아 홀(43) 및 비아 도체(44)가 각각 형성되어 있다. 각 비아 도체(44)는 도체층(41,42) 및 단자 패드(45)를 서로 전기적으로 접속하고 있다.
코어 기판(11)의 코어 이면(13) 상에 형성된 제 2 빌드업층(32)은 상기한 제 1 빌드업층(31)과 거의 같은 구조를 가지고 있다. 즉, 제 2 빌드업층(32)은 복수의 수지 절연층(34,36)과 복수의 도체층(42)을 교호로 적층한 빌드업 구조를 가지고 있다. 수지 절연층(34) 및 수지 절연층(36) 내에는 비아 홀(43) 및 비아 도체(44)가 각각 형성되어 있다. 수지 절연층(36)의 하면 상에 있어서의 복수 개소에는 BGA용 패드(48)가 어레이 형상으로 형성되어 있다. 또, 수지 절연층(36)의 하면은 솔더 레지스트(38)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(38)의 소정 개소에는 BGA용 패드(48)를 노출시키는 개구부(49)가 형성되어 있다. 개구부(49)에서 노출된 BGA용 패드(48)는 도시하지 않은 솔더 범프를 통해서 마더보드(외부기판)에 전기적으로 접속된다.
도 2에 나타낸 바와 같이, 빌드업층(31,32)을 구성하는 각 수지 절연층(33∼36)은 하측 절연층(51)과, 이 하측 절연층(51) 상에 형성되며 그 표면 상에 도체층(42)이 형성된 상측 절연층(52)으로 이루어진다. 상측 절연층(52)은 하측 절연층(51)보다도 얇게 형성되어 있다. 구체적으로는, 상측 절연층(52)은 5㎛ 이상 10㎛ 이하의 두께(본 실시형태에서는 예를 들면 8㎛ 정도의 두께)를 가진다. 또, 하측 절연층(51)은 20㎛ 이상의 두께(본 실시형태에서는 예를 들면 30㎛ 정도의 두께)를 가진다. 즉, 본 실시형태에서는 상측 절연층(52)이 하측 절연층(51)의 1/3 이하의 두께로 되어 있다.
하측 절연층(51) 및 상측 절연층(52)은 모두 절연성의 무기재료를 함유하여 형성되어 있으며, 상측 절연층(52)에 차지하는 무기재료의 체적비율은 하측 절연층(51)에 차지하는 무기재료의 체적비율보다도 적게 되어 있다.
더 상세하게는, 상측 절연층(52)은 수지절연재료(53)(예를 들면, 열경화성의 에폭시 수지) 중에 실리카 필러(54)(입상의 무기재료)를 함유하여 구성된 시트형상의 빌드업재를 이용하여 형성되어 있다. 상측 절연층(52)에 함유되어 있는 실리카 필러(54)는 평균 입경으로 1.0㎛의 필러이다. 상측 절연층(52)에 있어서, 수지절연재료(53) 중의 실리카 필러(54)의 비율은 40중량% 정도이다.
한편, 하측 절연층(51)은 수지절연재료(53) 중에 실리카 필러(55)(입상의 무기재료) 및 유리 크로스(56)(섬유상의 무기재료)를 함유하여 구성된 시트형상의 빌드업재를 이용하여 형성되어 있다. 하측 절연층(51)에 함유되어 있는 실리카 필러(55)는 평균 입경으로 0.5㎛의 필러이다. 본 실시형태에 있어서, 하측 절연층(51)에는 상측 절연층(52)의 실리카 필러(54)보다도 평균 입경이 작은 실리카 필러(55)가 함유되어 있다. 그리고, 하측 절연층(51)에 차지하는 실리카 필러(55)의 체적비율을 상측 절연층(52)에 차지하는 실리카 필러(54)의 체적비율보다도 많게 하고 있다. 구체적으로는, 하측 절연층(51)에 있어서, 수지절연재료(53) 중의 실리카 필러(55)의 비율은 65중량% 정도이다. 또, 유리 크로스(56)의 두께는 예를 들면 15㎛ 정도이고, 하측 절연층(51)에 있어서의 두께방향의 대략 중앙부에 유리 크로스(56)가 형성되어 있다. 하측 절연층(51)에 있어서, 유리 크로스(56)와 실리카 필러(55)를 함유한 무기재료가 차지하는 비율은 90중량% 정도로 되어 있다.
하측 절연층(51)은 상측 절연층(52)보다도 무기재료를 많이 함유하고 있기 때문에, 하측 절연층(51)의 열팽창 계수가 상측 절연층(52)의 열팽창 계수보다도 작게 되어 있다. 구체적으로는, 평면방향(XY방향)에 있어서의 열팽창 계수는 하측 절연층(51)이 약 20ppm/℃이고, 상측 절연층(52)이 약 45ppm/℃이다. 또한, 열팽창 계수는 25℃∼150℃ 사이의 측정값의 평균값을 말한다. 그리고, 열팽창 계수가 작은 하측 절연층(51)을 상측 절연층(52)보다도 두껍게 형성함으로써, 절연층 전체로서의 열팽창 계수를 낮게 하고 있다.
또, 수지 절연층(33∼36)의 상측 절연층(52)은 입경이 큰 실리카 필러(54)가 함유되어 있으며, 그 표면은 표면조도가 큰 조면(粗面)(52a)으로 되어 있다. 이 수지 절연층(33∼36)에 있어서 상측 절연층(52)의 표면에 도체층(42)이 형성되어 있다. 또한, 조화처리가 실시된 상측 절연층(52)의 표면의 평균 조도(Ra)는 0.6㎛ 정도로 되어 있다. 또, 하측 절연층(51)의 표면은 조화처리가 실시되어 있지 않으나, 그 표면에 상측 절연층(52)과 마찬가지로 조화처리를 실시한 경우에는 표면의 평균 조도(Ra)는 0.2㎛ 정도가 된다.
또한, 도 1 등에 나타낸 바와 같이, 배선으로서의 도체층(41,42)은 수지 절연층(33∼36)을 구성하는 상측 절연층(52) 및 하측 절연층(51) 중 하측 절연층(51)에만 매립되어 있다. 환언하면, 하측 절연층(51)의 두께에 비해서 도체층(41,42)의 두께 측이 얇으며, 그러므로 도체층(41,42)의 상면이 상측 절연층(52)의 하면까지 도달하지 않는 관계로 되어 있다. 또, 상측 절연층(52)과 하측 절연층(51)에서는 후자의 두께 측이 크다. 이 때문에, 비아 도체(44)는 상측 절연층(52)과의 접촉면적보다도 하측 절연층(51)과의 접촉면적 측이 크게 되어 있다. 본 실시형태에서는, 상측 절연층(52)은 하측 절연층(51)의 1/3 이하의 두께이고, 상측 절연층(52)과의 접촉면적보다도 하측 절연층(51)과의 접촉면적 측이 3배 이상 크게 되어 있다.
이어서, 본 실시형태의 다층배선기판(10)의 제조방법에 대해서 설명한다.
우선, 유리 에폭시로 이루어지는 기재(基材)의 양면에 동박이 점착된 동장적층판을 준비한다. 그리고, 드릴기를 이용해서 펀칭가공을 실시하여 동장적층판의 표리면을 관통하는 스루홀용 구멍(15)을 소정 위치에 미리 형성하여 둔다. 그리고, 동장적층판의 스루홀용 구멍(15)의 내면에 대한 무전해 구리 도금 및 전해 구리 도금을 실시함으로써, 스루홀용 구멍(15) 내에 스루홀 도체(16)를 형성한다.
그 후, 스루홀 도체(16)의 공동부(空洞部)를 절연수지재료(에폭시 수지)로 매립하여 폐색체(17)를 형성한다. 또한, 동장적층판의 동박과 이 동박 상에 형성된 구리 도금층을 예를 들면 서브트렉티브법에 따라서 패터닝한다. 그 결과, 도 3에 나타낸 바와 같이 스루홀 도체(16) 및 도체층(41)이 형성된 코어 기판(11)을 얻었다.
그리고, 빌드업 공정을 실시함으로써, 코어 기판(11)의 코어 주면(12) 상에 제 1 빌드업층(31)을 형성함과 아울러, 코어 기판(11)의 코어 이면(13) 상에도 제 2 빌드업층(32)을 형성한다.
상세하게는, 도 4에 나타낸 바와 같이, 각 수지 절연층(33∼36)의 하측 절연층(51)이 되는 빌드업재와 상측 절연층(52)이 되는 빌드업재를 준비한다(준비공정). 하측 절연층(51)의 빌드업재는 에폭시 수지에 실리카 필러(55) 및 유리 크로스(56)를 함유하여 구성된 시트형상의 빌드업재이다. 또, 상측 절연층(52)의 빌드업재는 에폭시 수지에 무기재료로서 실리카 필러(54)만을 함유하여 구성된 시트형상의 빌드업재이다.
그리고, 코어 기판(11)의 코어 주면(12) 및 코어 이면(13) 상에 하측 절연층(51)의 빌드업재를 배치함과 아울러, 이 하측 절연층(51) 상에 상측 절연층(52)의 빌드업재를 적층한다(적층공정). 이와 같이 하여 하측 절연층(51) 및 상측 절연층(52)으로 이루어지는 수지 절연층(33,34)을 코어 기판(11)의 코어 주면(12) 및 코어 이면(13) 상에 배치하고, 수지 절연층(33,34)을 점착한다(도 5 참조).
그 후, 예를 들면 CO2 레이저 등을 이용하여 레이저 구멍가공을 실시함으로써 수지 절연층(33,34)의 소정 위치에 비아 홀(43)을 형성한다(도 6 참조). 그리고, 과망간산칼륨 용액 등의 에칭액을 이용하여 각 비아 홀(43) 내의 스미어를 제거하는 디스미어 공정(조화공정)을 실시한다. 이 디스미어 공정에 있어서, 비아 홀(43)의 내벽면과 상측 절연층(52)의 표면에 조화처리가 실시되어 이것들의 표면이 조화된다. 또한, 디스미어 공정으로서는 에칭액을 이용한 처리 이외에, 예를 들면 O2 플라즈마에 의한 플라즈마 에싱의 처리를 실시하여도 좋다.
디스미어 공정 후, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함으로써, 각 비아 홀(43) 내에 비아 도체(44)를 형성한다. 또한, 종래의 공지 수법(예를 들면, 세미 에디티브법)에 따라서 에칭을 실시함으로써, 도 7에 나타낸 바와 같이 수지 절연층(33,34) 상에 도체층(42)을 패턴 형성한다(도체층 형성공정).
다른 수지 절연층(35,36) 및 도체층(42)에 대해서도 상기한 수지 절연층(33,34) 및 도체층(42)과 같은 수법에 따라서 형성하여, 수지 절연층(33,34) 상에 적층하여 간다. 또한 여기서, 수지 절연층(35) 상의 도체층(42)으로서 복수의 단자 패드(45)가 형성되고, 수지 절연층(36) 상의 도체층(42)으로서 복수의 BGA용 패드(48)가 형성된다(도 8 참조).
그리고, 수지 절연층(35,36) 상에 감광성 에폭시 수지를 도포하고 경화시킴으로써 솔더 레지스트(37,38)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37,38)에 개구부(46,49)를 패터닝한다. 이상의 공정을 거침으로써 도 1에 나타내는 다층배선기판(10)을 제조한다.
상기 다층배선기판(10)의 완성품에 있어서, 하측 절연층(51) 및 상측 절연층(52)에 함유되는 무기재료의 체적비율을 구하는 수법을 이하에 설명한다. 구체적으로는, 다층배선기판(10)을 그 두께방향으로 절단하고, 하측 절연층(51) 및 상측 절연층(52)의 절단면을 전자현미경(SEM)으로 촬영한다. 그리고, 상측 절연층(51) 및 하측 절연층(52)의 절단면의 SEM사진에 의거하여 무기재료{실리카 필러(54,55)나 유리 크로스(56)}의 체적비율을 추정한다. 여기서는, 예를 들면 상측 절연층(52)의 SEM사진(60)(도 9 참조)에 있어서 대각선(L1)을 긋는다. 그리고, 대각선(L1) 상에서 차지하는 실리카 필러(54)의 길이{대각선(L1) 상에 겹쳐지는 각 실리카 필러(54)의 폭을 가산한 거리}를 측정하고, 그 비율을 실리카 필러(54)의 체적비율로서 구한다. 마찬가지로, 하측 절연층(51)의 SEM사진에 있어서 대각선(L1) 상에서 차지하는 실리카 필러(55) 및 유리 크로스(56)의 길이를 측정하고, 그 비율을 실리카 필러(55) 및 유리 크로스(56)의 체적비율로서 구한다.
본 발명자들은 상기한 측정수법에 따라서 실제로 제조한 다층배선기판(10)에 대해서 상측 절연층(52)에 차지하는 실리카 필러(54)의 체적비율이 하측 절연층(51)에 차지하는 실리카 필러(55) 및 유리 크로스(56)의 체적비율보다도 적은 것을 확인하였다.
따라서, 본 실시형태에 의하면, 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 다층배선기판(10)에서는, 수지 절연층(33∼36)을 구성하는 상측 절연층(52)은 실리카 필러(54)의 체적비율이 적게 되어 있기 때문에, 디스미어 공정 후에 있어서의 상측 절연층(52)의 표면조도를 비교적 크게 할 수 있다. 그 결과, 상측 절연층(52) 상에 있어서의 도체층(42)의 밀착강도를 충분히 확보할 수 있다. 또, 수지 절연층(33∼36)을 구성하는 하측 절연층(51)은 상측 절연층(52)보다도 두껍게 형성되고, 또한 실리카 필러(55) 및 유리 크로스(56)의 무기재료의 체적비율이 많게 되어 있다. 이와 같이 하면, 수지 절연층(33∼36)의 열팽창 계수를 낮게 억제할 수 있어, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판(10)을 제조할 수 있다.
(2) 본 실시형태의 다층배선기판(10)에서는, 하측 절연층(51) 및 상측 절연층(52)은 각각 실리카 필러(55,54)를 함유하며, 상측 절연층(52)에 있어서의 실리카 필러(54)의 평균 입경은 하측 절연층(51)에 있어서의 실리카 필러(55)의 평균 입경보다도 크게 되어 있다. 이와 같이 하면, 디스미어 공정 후에 있어서의 상측 절연층(52)의 표면조도를 크게 할 수 있다. 또, 하측 절연층(51)에 있어서의 입상의 무기재료의 입경을 작게 함으로써, 이 하측 절연층(51)에 의해서 많은 실리카 필러(55)를 함유시키는 것이 가능하게 된다. 또한, 하측 절연층(51)은 실리카 필러(55)에 더하여 유리 크로스(56)를 함유하여 구성되어 있기 때문에, 열팽창 계수를 작게 할 수 있다.
(3) 본 실시형태의 다층배선기판(10)에 있어서, 하측 절연층(51)은 유리 크로스(56)를 두께방향의 대략 중심부에 가지기 때문에, 유리 크로스(56)가 하측 절연층(51)의 표면에서 노출되는 일이 없어, 이 유리 크로스(56)를 하측 절연층(51)에 확실하게 함유시킬 수 있다. 또, 유리 크로스(56)를 하측 절연층(51)에 함유시킴으로써 수지 절연층(33∼36)의 강도를 충분히 확보할 수 있다.
(4) 본 실시형태의 다층배선기판(10)에 있어서, 상측 절연층(52)에 있어서의 실리카 필러(54)의 평균 입경은 1.0㎛이며, 상측 절연층(52)의 두께보다도 충분히 작게 되어 있다. 이와 같이 하면, 상측 절연층(52)에 실리카 필러(54)를 확실하게 함유시킬 수 있다.
(5) 본 실시형태의 다층배선기판(10)에 있어서, 도체층(41,42)은 수지 절연층(33∼36)을 구성하는 상측 절연층(52) 및 하측 절연층(51) 중 하측 절연층(51)에만 매립되어 있다. 이와 같이 하면, 상측 절연층(52)보다도 열팽창 계수가 작은 하측 절연층(51)에만 도체층(41,42)이 매립된 상태가 된다. 이 때문에, 도체층(41,42)과 수지 절연층(33∼36)의 열팽창 계수의 차이에 기인하여 생기는 응력을 완화할 수 있다. 따라서, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판(10)을 더욱더 확실하게 얻을 수 있다.
(6) 본 실시형태의 다층배선기판(10)은 수지 절연층(33∼36)을 관통하여 형성된 비아 도체(44)를 더 구비하고 있다. 그리고, 이 비아 도체(44)는 상측 절연층(52)과의 접촉면적보다도 하측 절연층(51)과의 접촉면적 측이 크게 되어 있다. 이와 같이 하면, 상측 절연층(52)보다도 열팽창 계수가 작은 하측 절연층(51)과 비아 도체(44)의 접촉면적이 크기 때문에, 비아 홀(43)의 내벽면에 걸리는 응력을 완화할 수 있다. 따라서, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판(10)을 더욱더 확실하게 얻을 수 있다.
또한, 본 발명의 실시형태는 다음과 같이 변경하여도 좋다.
◎ 상기한 실시형태에서는, 수지 절연층(33∼36)을 구성하는 하측 절연층(51)은 수지절연재료(53) 중에 실리카 필러(55) 및 유리 크로스(56)를 함유시키고 있었으나, 유리 크로스(56)를 함유시키지 않고 실리카 필러(55)만을 함유시키는 것이어도 좋다. 또, 수지 절연층(33∼36)을 구성하는 상측 절연층(52)에는 하측 절연층(51)의 실리카 필러(55)보다도 평균 입경이 큰 실리카 필러(54)를 함유시키고 있었으나, 평균 입경이 같은 실리카 필러를 함유시키고 있어도 좋다. 또한 이 경우, 실리카 필러로서는 평균 입경이 1㎛ 이하인 필러를 하측 절연층(51) 및 상측 절연층(52)에 함유시킨다. 그리고, 하측 절연층(51)에 차지하는 필러 함유량을 상측 절연층(52)보다도 많게 하여 각 수지 절연층(33∼36)을 형성한다. 이와 같이 하여도 절연층 전체의 열팽창 계수를 낮출 수 있어, 다층배선기판(10)의 뒤틀림을 낮게 억제할 수 있다. 또, 상측 절연층(52)에 함유시키는 실리카 필러의 평균 입경을 변경함으로써, 디스미어 공정 후에 있어서의 상측 절연층(52)의 표면조도를 조정할 수 있다. 그 결과, 상측 절연층(52) 상에 있어서의 각 도체층(42)의 배선패턴의 파인 피치화를 도모하는 것이 가능하게 된다.
◎ 상기한 실시형태에서는 다층배선기판(10)을 구성하는 모든 수지 절연층(33∼36)이 하측 절연층(51) 및 상측 절연층(52)으로 이루어지는 2층 구조의 절연층이었으나, 1층 구조의 수지 절연층을 포함하여 다층배선기판을 구성하여도 좋다.
◎ 상기한 실시형태에 있어서의 다층배선기판(10)의 제조방법에서는 하측 절연층(51)의 빌드업재와 상측 절연층(52)의 빌드업재를 따로따로 적층하고 있었으나, 이것에 한정되는 것은 아니다. 구체적으로는, 하측 절연층(51)이 되는 빌드업재와 상측 절연층(52)이 되는 빌드업재를 미리 점착시킨 2층 구조의 수지 절연층(33,34)을 이용해서, 이들 수지 절연층(33,34)을 코어 기판(11) 상에 배치하여 다층배선기판(10)을 제조하여도 좋다.
◎ 상기한 실시형태에서는 코어 기판(11)을 가지는 다층배선기판(10)에 구체화하는 것이었으나, 코어 기판(11)을 가지지 않는 코어 리스 배선기판에 본 발명을 구체화하여도 좋다.
◎ 상기한 실시형태에 있어서의 다층배선기판(10)의 형태는 BGA(볼 그리드 어레이)에만 한정하지 않고, 예를 들면 PGA(핀 그리드 어레이)나 LGA(랜드 그리드 어레이) 등의 배선기판에 본 발명을 적용시켜도 좋다.
◎ 상기한 실시형태의 다층배선기판(10)에서는, 비아 홀(43)의 상측 절연층(52)을 관통하는 영역의 테이퍼 각도와 비아 홀(43)의 하측 절연층(51)을 관통하는 영역의 테이퍼 각도가 같아 상측 절연층(52)과 하측 절연층(51)의 경계에 위치하는 비아 홀(43)의 내벽면에는 특히 단차가 존재하지 않았다. 이것 대신에, 예를 들면 도 10에 나타내는 다른 실시형태의 다층배선기판(10A)과 같이, 비아 홀(43)의 상측 절연층(52)을 관통하는 영역의 테이퍼 각도가 비아 홀(43)의 하측 절연층(51)을 관통하는 영역의 테이퍼 각도보다도 크게 되도록 설정하여, 상측 절연층(52)과 하측 절연층(51)의 경계에 위치하는 비아 홀(43)의 내벽면에 단차(D1)를 형성하여도 좋다. 이와 같이 하면, 상기한 실시형태의 것에 비해서 수지 절연층(33∼36)과 비아 도체(44)의 접촉면적이 커지게 되기 때문에, 비아 홀(43)의 내벽면에 걸리는 응력이 더욱더 완화되기 쉬워지게 된다. 따라서, 뒤틀림이 적고 접속 신뢰성이 우수한 다층배선기판(10A)을 더욱더 확실하게 얻을 수 있다.
이어서, 특허청구범위에 기재된 기술적 사상 외에, 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 수단 1에 있어서, 상기 무기재료는 절연성의 무기재료인 것을 특징으로 하는 다층배선기판.
(2) 수단 1에 있어서, 상기 하측 절연층은 섬유상의 무기재료를 두께방향의 대략 중심부에 가지는 것을 특징으로 하는 다층배선기판.
(3) 수단 1에 있어서, 상기 하측 절연층은 상기 무기재료로서 실리카 필러 및 유리 크로스를 함유하여 구성되고, 상기 상측 절연층은 상기 무기재료로서 상기 실리카 필러만을 함유하여 구성되는 것을 특징으로 하는 다층배선기판.
(4) 기술적 사상 (3)에 있어서, 상기 하측 절연층은 상기 실리카 필러를 60중량% 이상의 비율로 함유하고, 상기 상측 절연층은 상기 실리카 필러를 45중량% 이하의 비율로 함유하는 것을 특징으로 하는 다층배선기판.
(5) 기술적 사상 (3)에 있어서, 상기 하측 절연층은 상기 실리카 필러 및 상기 유리 크로스의 무기재료를 80중량% 이상의 비율로 함유하는 것을 특징으로 하는 다층배선기판.
(6) 수단 1에 있어서, 상기 하측 절연층의 열팽창 계수는 25ppm/℃ 미만이고, 상기 상측 절연층의 열팽창 계수는 35ppm/℃ 이상인 것을 특징으로 하는 다층배선기판.
(7) 수단 1에 있어서, 상기 상측 절연층은 그 표면이 조면(粗面)인 것을 특징으로 하는 다층배선기판.
(8) 수단 1에 있어서, 상기 상측 절연층 및 상기 하측 절연층은 시트형상의 빌드업재를 이용하여 형성된 것인 것을 특징으로 하는 다층배선기판.
(9) 수단 1에 있어서, 상기 상측 절연층은 상기 하측 절연층의 1/3 이하의 두께인 것을 특징으로 하는 다층배선기판.
(10) 수단 1에 있어서, 상기 상측 절연층 및 상기 하측 절연층은 모두 입상의 무기재료를 함유하며, 상기 상측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경은 상기 상측 절연층의 두께보다도 작은 것을 특징으로 하는 다층배선기판.
(11) 수단 1에 있어서, 상기 상측 절연층의 두께는 5㎛ 이상 10㎛ 이하이고, 상기 하측 절연층의 두께는 20㎛ 이상인 것을 특징으로 하는 다층배선기판.
(12) 수단 1에 있어서, 상기 상측 절연층 및 상기 하측 절연층은 모두 입상의 무기재료를 함유하며, 상기 상측 절연층의 두께는 5㎛ 이상 10㎛ 이하이고, 상기 하측 절연층의 두께는 20㎛ 이상이고, 상기 상측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경은 1㎛ 이하인 것을 특징으로 하는 다층배선기판.
(13) 수단 1에 있어서, 상기 상측 절연층 및 상기 하측 절연층은 모두 입상의 무기재료를 함유하며, 상기 상측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경은 1㎛ 이상이고, 상기 하측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경은 0.5㎛ 이하인 것을 특징으로 하는 다층배선기판.
10,10A - 다층배선기판 33∼36 - 수지 절연층
42 - 도체층 44 - 비아 도체
51 - 하측 절연층 52 - 상측 절연층
53 - 수지절연재료
54,55 - 입상의 무기재료로서의 실리카 필러
56 - 섬유상의 무기재료로서의 유리 크로스
D1 - 단차

Claims (8)

  1. 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 빌드업 구조를 가지는 다층배선기판으로서,
    상기 복수의 수지 절연층 중 적어도 1개의 상기 수지 절연층은 하측 절연층과, 상기 하측 절연층 상에 형성되며 그 표면 상에 상기 도체층이 형성된 상측 절연층으로 이루어지고,
    상기 상측 절연층 및 상기 하측 절연층은 수지절연재료 중에 무기재료를 함유하는 것이고,
    상기 상측 절연층은 상기 하측 절연층보다도 얇게 형성되고,
    상기 상측 절연층에 차지하는 상기 무기재료의 체적비율은 상기 하측 절연층에 차지하는 상기 무기재료의 체적비율보다도 적고,
    상기 하측 절연층은 상기 무기재료로서 입상의 무기재료 및 섬유상의 무기재료의 양방을 함유하고, 상기 상측 절연층은 상기 무기재료로서 입상의 무기재료만을 함유하는 것을 특징으로 하는 다층배선기판.
  2. 청구항 1에 있어서,
    상기 상측 절연층 및 상기 하측 절연층은 어느 것이나 입상의 무기재료를 함유하며, 상기 상측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경은 상기 하측 절연층에 있어서의 상기 입상의 무기재료의 평균 입경과 같거나 또는 이것보다도 큰 것을 특징으로 하는 다층배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 하측 절연층의 열팽창 계수는 상기 상측 절연층의 열팽창 계수보다도 작은 것을 특징으로 하는 다층배선기판.
  4. 삭제
  5. 삭제
  6. 청구항 3에 있어서,
    상기 도체층은 상기 수지 절연층을 구성하는 상기 상측 절연층 및 상기 하측 절연층 중 상기 하측 절연층에만 매립되어 있는 것을 특징으로 하는 다층배선기판.
  7. 청구항 3에 있어서,
    상기 수지 절연층을 관통하여 형성된 비아 도체를 더 구비하며,
    상기 비아 도체는 상기 상측 절연층과의 접촉면적보다도 상기 하측 절연층과의 접촉면적 측이 큰 것을 특징으로 하는 다층배선기판.
  8. 청구항 1 기재의 다층배선기판의 제조방법으로서,
    상기 복수의 수지 절연층 중 적어도 1개의 수지 절연층이 되는 하측 절연층과 상측 절연층을 준비하는 준비공정과,
    상기 하측 절연층 상에 상기 상측 절연층을 적층하는 적층공정과,
    상기 상측 절연층의 표면에 조화처리를 실시하는 조화공정과,
    조화된 상기 상측 절연층의 표면에 상기 도체층을 형성하는 도체층 형성공정을 포함하며,
    상기 상측 절연층 및 상기 하측 절연층은 수지절연재료 중에 무기재료를 함유하는 것이고,
    상기 상측 절연층에 차지하는 상기 무기재료의 체적비율은 상기 하측 절연층에 차지하는 상기 무기재료의 체적비율보다도 적은 것을 특징으로 하는 다층배선기판의 제조방법.
KR1020147011033A 2012-04-26 2013-04-03 다층배선기판 및 그 제조방법 KR101562486B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-101905 2012-04-26
JP2012101905 2012-04-26
PCT/JP2013/060190 WO2013161527A1 (ja) 2012-04-26 2013-04-03 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140065473A KR20140065473A (ko) 2014-05-29
KR101562486B1 true KR101562486B1 (ko) 2015-10-21

Family

ID=49482859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011033A KR101562486B1 (ko) 2012-04-26 2013-04-03 다층배선기판 및 그 제조방법

Country Status (7)

Country Link
US (1) US20140290997A1 (ko)
EP (1) EP2846615A4 (ko)
JP (2) JPWO2013161527A1 (ko)
KR (1) KR101562486B1 (ko)
CN (1) CN103843471A (ko)
TW (1) TWI524831B (ko)
WO (1) WO2013161527A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
JP6600573B2 (ja) * 2015-03-31 2019-10-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2017069399A (ja) * 2015-09-30 2017-04-06 凸版印刷株式会社 インターポーザ、半導体装置及び半導体装置の製造方法
JP6950795B2 (ja) * 2016-06-01 2021-10-13 凸版印刷株式会社 ガラス回路基板
JP6612189B2 (ja) * 2016-06-24 2019-11-27 新光電気工業株式会社 配線基板、半導体装置、および、配線基板の製造方法
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
KR20180052161A (ko) * 2016-11-09 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
KR20230054466A (ko) * 2020-09-28 2023-04-24 교세라 가부시키가이샤 배선 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030000735A1 (en) * 1999-12-06 2003-01-02 Yusuke Otsuki Multilayered printed circuit board
US20050005437A1 (en) * 2001-11-30 2005-01-13 Ajinomoto Co., Inc. Adhesive film for use in multilayer printed wiring board and method of producing multilayer printed wiring board
JP2006203148A (ja) 2004-06-10 2006-08-03 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770529B2 (ja) * 1995-04-28 2006-04-26 日本ビクター株式会社 多層印刷配線板
JP2002353635A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Works Ltd プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板
DE10161101A1 (de) * 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2006179888A (ja) * 2004-11-26 2006-07-06 Sanyo Chem Ind Ltd プリント配線板用層間フィルム
JP2007157950A (ja) * 2005-12-02 2007-06-21 Kaneka Corp 多層プリント配線板の製造方法及び多層プリント配線板
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
US8163381B2 (en) * 2007-10-26 2012-04-24 E. I. Du Pont De Nemours And Company Multi-layer chip carrier and process for making
TWI432122B (zh) * 2007-11-22 2014-03-21 Ajinomoto Kk Manufacturing method of multilayer printed circuit board
US9485877B2 (en) * 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030000735A1 (en) * 1999-12-06 2003-01-02 Yusuke Otsuki Multilayered printed circuit board
US20050005437A1 (en) * 2001-11-30 2005-01-13 Ajinomoto Co., Inc. Adhesive film for use in multilayer printed wiring board and method of producing multilayer printed wiring board
JP2006203148A (ja) 2004-06-10 2006-08-03 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Also Published As

Publication number Publication date
JP2015122545A (ja) 2015-07-02
EP2846615A4 (en) 2016-05-11
JPWO2013161527A1 (ja) 2015-12-24
CN103843471A (zh) 2014-06-04
TW201401963A (zh) 2014-01-01
TWI524831B (zh) 2016-03-01
EP2846615A1 (en) 2015-03-11
US20140290997A1 (en) 2014-10-02
WO2013161527A1 (ja) 2013-10-31
KR20140065473A (ko) 2014-05-29

Similar Documents

Publication Publication Date Title
KR101562486B1 (ko) 다층배선기판 및 그 제조방법
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8299366B2 (en) Wiring board and method for manufacturing the same
JP4119205B2 (ja) 多層配線基板
JP4079699B2 (ja) 多層配線回路基板
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US20100224397A1 (en) Wiring board and method for manufacturing the same
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20150334844A1 (en) Printed wiring board
KR101408549B1 (ko) 프린트 배선판
KR20130034643A (ko) 프린트 배선판
US20170354044A1 (en) Method for manufacturing wiring board
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
JP2010123829A (ja) プリント配線板とその製造方法
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2007115809A (ja) 配線基板
JP5289241B2 (ja) 配線基板およびその製造方法
WO2011105440A1 (ja) プリント配線板の製造方法およびプリント配線板
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP5565951B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee