WO2013161527A1 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
WO2013161527A1
WO2013161527A1 PCT/JP2013/060190 JP2013060190W WO2013161527A1 WO 2013161527 A1 WO2013161527 A1 WO 2013161527A1 JP 2013060190 W JP2013060190 W JP 2013060190W WO 2013161527 A1 WO2013161527 A1 WO 2013161527A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
resin
inorganic material
layer
multilayer wiring
Prior art date
Application number
PCT/JP2013/060190
Other languages
English (en)
French (fr)
Inventor
前田真之介
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to CN201380003215.2A priority Critical patent/CN103843471A/zh
Priority to US14/351,763 priority patent/US20140290997A1/en
Priority to EP13780895.2A priority patent/EP2846615A4/en
Priority to KR1020147011033A priority patent/KR101562486B1/ko
Publication of WO2013161527A1 publication Critical patent/WO2013161527A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Definitions

  • the present invention relates to a multilayer wiring board having a buildup structure in which a plurality of resin insulating layers and a plurality of conductor layers are alternately stacked to form a multilayer, and a method of manufacturing the same.
  • the particle diameter of the silica filler in order to reduce the thermal expansion coefficient of the resin insulation layer and manufacture a multilayer wiring board with less warpage, it is preferable to reduce the particle diameter of the silica filler and to increase the volume proportion of the silica filler in the resin insulation layer. .
  • the particle size of the silica filler is reduced, sufficient surface roughness can not be obtained even if the surface of the resin insulating layer is roughened, and the adhesion strength of the conductive layer secured by the anchor effect is reduced.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a multilayer wiring board which can sufficiently ensure the adhesion between a resin insulating layer and a conductor layer and is excellent in connection reliability. It is. Another object is to provide a method of manufacturing a multilayer wiring board suitable for manufacturing the above-mentioned multilayer wiring board.
  • a multilayer wiring board which has a buildup structure which laminated a plurality of resin insulating layers and a plurality of conductor layers by turns, At least one of the resin insulation layers of the resin insulation layer is composed of a lower insulation layer and an upper insulation layer provided on the lower insulation layer and having the conductor layer formed on the surface, the upper side
  • the insulating layer and the lower insulating layer include an inorganic material in a resin insulating material, and the upper insulating layer is thinner than the lower insulating layer, and the inorganic material occupies the upper insulating layer.
  • the volume ratio is smaller than the volume ratio of the inorganic material in the lower insulating layer.
  • At least one resin insulation layer among the plurality of resin insulation layers constituting the multilayer wiring board is composed of the lower insulation layer and the upper insulation layer.
  • the volume ratio of the inorganic material is small, so that the surface roughness can be made relatively large by subjecting the surface to the roughening treatment.
  • the adhesion strength of the conductor layer formed on the upper insulating layer can be sufficiently secured.
  • the lower insulating layer in the resin insulating layer is thicker than the upper insulating layer, and the volume ratio of the inorganic material is large. In this way, the thermal expansion coefficient of the resin insulating layer can be suppressed to a low level, and a multilayer wiring board with less warpage and excellent connection reliability can be manufactured.
  • the shape of the inorganic material contained in the upper insulating layer and the lower insulating layer is not particularly limited.
  • the upper insulating layer and the lower insulating layer may both contain particulate inorganic materials.
  • the average particle size of the particulate inorganic material in the upper insulating layer may be larger than or equal to the average particle size of the particulate inorganic material in the lower insulating layer.
  • the surface roughness of the upper insulating layer can be increased.
  • by reducing the particle size of the inorganic material in the lower insulating layer it is possible to include more inorganic material in the lower insulating layer.
  • the thermal expansion coefficient of the lower insulating layer is smaller than the thermal expansion coefficient of the upper insulating layer.
  • the conductor layer may be embedded only in the lower insulating layer among the upper insulating layer and the lower insulating layer constituting the resin insulating layer.
  • the conductive layer is embedded only in the lower insulating layer having a smaller thermal expansion coefficient than the upper insulating layer, so the stress caused by the difference in thermal expansion coefficient between the conductive layer and the resin insulating layer Can be relaxed.
  • the multilayer wiring board of means 1 further includes a via conductor formed through the resin insulation layer, and the via conductor has a larger contact area with the lower insulation layer than the contact area with the upper insulation layer. It may be. In this case, since the contact area between the lower insulating layer having a smaller thermal expansion coefficient than the upper insulating layer and the via conductor is large, it is possible to relieve the stress applied to the inner wall surface of the via hole in contact with the via conductor.
  • the lower insulating layer may include both a particulate inorganic material and a fibrous inorganic material as an inorganic material
  • the upper insulating layer may include only a particulate inorganic material as an inorganic material.
  • the volume ratio of the inorganic material in the upper insulating layer can be smaller than the volume ratio of the inorganic material in the lower insulating layer.
  • the strength of the resin insulating layer can be enhanced by including a fibrous inorganic material in the lower insulating layer.
  • the fibrous inorganic material when the fibrous inorganic material is provided at the approximate center in the thickness direction, the fibrous inorganic material is not exposed from the surface of the lower insulating layer, and the lower insulating layer is insulated with the inorganic material.
  • the layer can be contained reliably.
  • the insulating property or the conductivity is not limited. However, when the insulating inorganic material is used, the electric characteristics of the multilayer wiring board can be maintained well.
  • a silica filler can be mentioned as a granular inorganic material
  • a glass cloth can be mentioned as a fibrous inorganic material.
  • silica filler is used as the inorganic material, the lower insulating layer contains 60% by weight or more of the silica filler, and the upper insulating layer contains 45% by weight or less of the silica filler.
  • the inorganic material may be contained in a proportion of 80% by weight or more.
  • the adhesion strength of the conductor layer in the resin insulation layer can be sufficiently secured, and the thermal expansion coefficient of the resin insulation layer can be reduced.
  • the average particle size of the granular inorganic material in the upper insulating layer may be smaller than the thickness of the upper insulating layer, and specifically, may be about 1 ⁇ 5 or less of the thickness of the upper insulating layer. In this case, the particulate insulating material can be surely contained in the upper insulating layer.
  • each insulating layer is not particularly limited as long as the upper insulating layer is formed thinner than the lower insulating layer.
  • the upper insulating layer may be formed to have a thickness equal to or less than 1/3 of the lower insulating layer.
  • the thickness of the upper insulating layer may be 5 ⁇ m to 10 ⁇ m, and the thickness of the lower insulating layer may be 20 ⁇ m or more. In this case, adhesion with the conductor layer can be secured without forming the upper insulating layer thicker than necessary.
  • the upper insulating layer and the lower insulating layer are formed using a sheet-like buildup material.
  • the resin insulation material which comprises this buildup material can be suitably selected in consideration of insulation, heat resistance, moisture resistance, etc.
  • Preferred examples of the resin insulating material include thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin, and thermoplastic resins such as polycarbonate resin, acrylic resin, polyacetal resin, and polypropylene resin. .
  • Another means (means 2) for solving the above problems is a method of manufacturing a multilayer wiring board having a buildup structure in which a plurality of resin insulating layers and a plurality of conductor layers are alternately stacked to form a multilayer.
  • the upper insulating layer includes a laminating step, a roughening step of roughening the surface of the upper insulating layer, and a conductor layer forming step of forming the conductor layer on the surface of the upper insulating layer which has been roughened.
  • the lower insulating layer contains an inorganic material in a resin insulating material, and the volume ratio of the inorganic material in the upper insulating layer is higher than the volume ratio of the inorganic material in the lower insulating layer.
  • Multilayer wiring base characterized by less There is a method of manufacture.
  • the lower insulating layer and the upper insulating layer to be one resin insulating layer in the preparation step are prepared, and the upper insulating layer is stacked on the lower insulating layer in the laminating step. .
  • the upper insulating layer has a reduced volume fraction of the inorganic material. Therefore, the surface roughness can be made relatively large by subjecting the surface of the upper insulating layer to a roughening treatment in the roughening step. Thereafter, in the conductor layer forming step, the conductor layer is formed on the roughened upper insulating layer surface, so that the adhesion strength of the conductor layer on the upper insulating layer surface can be sufficiently secured.
  • the lower insulating layer to be the resin insulating layer since the volume ratio of the inorganic material is large, the thermal expansion coefficient of the resin insulating layer can be suppressed low. As a result, it is possible to manufacture a multilayer wiring board with less warpage and excellent connection reliability.
  • FIG. 2 is a cross-sectional view showing a schematic configuration of a multilayer wiring board in the present embodiment.
  • the expanded sectional view which shows the structure of the resin insulating layer.
  • Explanatory drawing which shows the core board
  • Explanatory drawing which shows the preparatory process in the manufacturing method of a multilayer wiring board.
  • Explanatory drawing which shows the lamination process in the manufacturing method of a multilayer wiring board.
  • Explanatory drawing which shows the buildup process in the manufacturing method of a multilayer wiring board.
  • the schematic diagram which shows the SEM photograph of the cross section of an upper side insulating layer.
  • FIG. 7 is a cross-sectional view showing a schematic configuration of a multilayer wiring board of another embodiment.
  • the multilayer wiring board 10 includes a core substrate 11 and a first buildup layer 31 formed on the core main surface 12 (upper surface in FIG. 1) of the core substrate 11.
  • the second buildup layer 32 is formed on the core back surface 13 (the lower surface in FIG. 1) of the core substrate 11.
  • the core substrate 11 is made of, for example, a resin insulating material (glass epoxy material) obtained by impregnating a glass cloth as a reinforcing material with an epoxy resin.
  • a resin insulating material glass epoxy material obtained by impregnating a glass cloth as a reinforcing material with an epoxy resin.
  • Through holes 15 (through holes) penetrating in the thickness direction are formed at a plurality of locations in the core substrate 11, and through holes conductors 16 are formed in the through holes 15.
  • the through hole conductor 16 connects the core main surface 12 side of the core substrate 11 and the core back surface 13 side.
  • the inside of the through hole conductor 16 is filled with a closing body 17 such as an epoxy resin, for example.
  • conductor layers 41 made of copper are pattern-formed on the core main surface 12 and the core back surface 13 of the core substrate 11, and the conductor layers 41 are electrically connected to the through hole conductors 16.
  • the first buildup layer 31 formed on the core main surface 12 of the core substrate 11 has a buildup structure in which a plurality of resin insulating layers 33 and 35 and a plurality of conductor layers 42 made of copper are alternately stacked. doing.
  • Terminal pads 45 are formed in an array at a plurality of locations on the resin insulation layer 35. Furthermore, the upper surface of the resin insulating layer 35 is almost entirely covered by the solder resist 37.
  • An opening 46 for exposing the terminal pad 45 is formed at a predetermined position of the solder resist 37.
  • the terminal pad 45 exposed from the opening 46 is electrically connected to the connection terminal of the semiconductor chip through a solder bump (not shown).
  • via holes 43 and via conductors 44 are formed in the resin insulation layer 33 and the resin insulation layer 35, respectively. Each via conductor 44 electrically connects the conductor layers 41 and 42 and the terminal pad 45 to each other.
  • the second buildup layer 32 formed on the core back surface 13 of the core substrate 11 has substantially the same structure as the first buildup layer 31 described above. That is, the second buildup layer 32 has a buildup structure in which a plurality of resin insulating layers 34 and 36 and a plurality of conductor layers 42 are alternately stacked. Via holes 43 and via conductors 44 are formed in the resin insulation layer 34 and the resin insulation layer 36, respectively. BGA pads 48 are formed in an array at a plurality of locations on the lower surface of the resin insulating layer 36. The lower surface of the resin insulating layer 36 is almost entirely covered with the solder resist 38. An opening 49 for exposing the BGA pad 48 is formed at a predetermined position of the solder resist 38. The BGA pads 48 exposed from the openings 49 are electrically connected to the mother board (external substrate) through solder bumps (not shown).
  • the resin insulation layers 33 to 36 constituting the buildup layers 31 and 32 are provided on the lower insulation layer 51 and the lower insulation layer 51, and the conductor layer 42 is formed on the surface thereof.
  • the upper insulating layer 52 formed.
  • the upper insulating layer 52 is thinner than the lower insulating layer 51.
  • the upper insulating layer 52 has a thickness of 5 ⁇ m or more and 10 ⁇ m or less (in the present embodiment, for example, a thickness of about 8 ⁇ m).
  • the lower insulating layer 51 has a thickness of 20 ⁇ m or more (in the present embodiment, for example, a thickness of about 30 ⁇ m). That is, in the present embodiment, the upper insulating layer 52 has a thickness equal to or less than 1/3 of that of the lower insulating layer 51.
  • the lower insulating layer 51 and the upper insulating layer 52 are both formed to contain an insulating inorganic material, and the volume ratio of the inorganic material to the upper insulating layer 52 is the volume of the inorganic material to the lower insulating layer 51. It is less than the rate.
  • the upper insulating layer 52 is formed using a sheet-like buildup material including a silica filler 54 (particulate inorganic material) in a resin insulating material 53 (for example, a thermosetting epoxy resin). It is formed.
  • the silica filler 54 contained in the upper insulating layer 52 is a filler having an average particle diameter of 1.0 ⁇ m. In the upper insulating layer 52, the proportion of the silica filler 54 in the resin insulating material 53 is about 40% by weight.
  • the lower insulating layer 51 is made of a sheet-like build-up material constituted by including the silica filler 55 (granular inorganic material) and the glass cloth 56 (fibrous inorganic material) in the resin insulating material 53. It is formed.
  • the silica filler 55 contained in the lower insulating layer 51 is a filler having an average particle diameter of 0.5 ⁇ m.
  • the lower insulating layer 51 contains a silica filler 55 whose average particle diameter is smaller than that of the silica filler 54 of the upper insulating layer 52.
  • the volume ratio of the silica filler 55 in the lower insulating layer 51 is made larger than the volume ratio of the silica filler 54 in the upper insulating layer 52.
  • the proportion of the silica filler 55 in the resin insulating material 53 is about 65% by weight.
  • the thickness of the glass cloth 56 is, for example, about 15 ⁇ m, and the glass cloth 56 is provided substantially at the center of the lower insulating layer 51 in the thickness direction.
  • the proportion of the inorganic material including the glass cloth 56 and the silica filler 55 is about 90% by weight.
  • the thermal expansion coefficient of the lower insulating layer 51 is smaller than the thermal expansion coefficient of the upper insulating layer 52.
  • the thermal expansion coefficient in the planar direction (XY direction) is about 20 ppm / ° C. for the lower insulating layer 51 and about 45 ppm / ° C. for the upper insulating layer 52.
  • the thermal expansion coefficient is an average value of measured values between 25 ° C. and 150 ° C. Then, by forming the lower insulating layer 51 having a small thermal expansion coefficient thicker than the upper insulating layer 52, the thermal expansion coefficient of the entire insulating layer is lowered.
  • the upper insulating layer 52 of the resin insulating layers 33 to 36 contains the silica filler 54 having a large particle diameter, and the surface thereof is a rough surface 52a having a large surface roughness.
  • a conductor layer 42 is formed on the surface of the upper insulating layer 52 in the resin insulating layers 33 to 36.
  • the average roughness Ra of the surface of the upper insulating layer 52 subjected to the roughening treatment is about 0.6 ⁇ m.
  • the surface of lower insulating layer 51 is not roughened, when the surface is roughened similarly to upper insulating layer 52, the average surface roughness Ra is 0.2 ⁇ m. It becomes degree. As shown in FIG.
  • the conductor layers 41 and 42 as the wiring are formed only on the lower insulating layer 51 of the upper insulating layer 52 and the lower insulating layer 51 constituting the resin insulating layers 33 to 36. It is embedded.
  • the thickness of the conductor layers 41 and 42 is thinner than the thickness of the lower insulating layer 51, so the upper surface of the conductive layers 41 and 42 does not reach the lower surface of the upper insulating layer 52 It is a relationship. Further, the thickness of the latter is larger for the upper insulating layer 52 and the lower insulating layer 51. Therefore, the contact area between the via conductor 44 and the lower insulating layer 51 is larger than the contact area with the upper insulating layer 52.
  • the upper insulating layer 52 has a thickness equal to or less than 1/3 of the lower insulating layer 51, and the contact area with the lower insulating layer 51 is three times the contact area with the upper insulating layer 52. It is bigger than that.
  • a copper-clad laminate in which copper foils are attached to both sides of a substrate made of glass epoxy is prepared. Then, drilling is performed using a drill machine, and the through holes 15 penetrating the front and back surfaces of the copper clad laminate are formed in advance at predetermined positions. Then, the through-hole conductor 16 is formed in the through hole 15 by performing electroless copper plating and electrolytic copper plating on the inner surface of the through hole 15 of the copper clad laminate.
  • the hollow portion of the through hole conductor 16 is filled with an insulating resin material (epoxy resin) to form a closed body 17. Furthermore, the copper foil of the copper-clad laminate and the copper plating layer formed on the copper foil are patterned by, for example, a subtractive method. As a result, as shown in FIG. 3, the core substrate 11 on which the through hole conductor 16 and the conductor layer 41 are formed is obtained.
  • an insulating resin material epoxy resin
  • the first buildup layer 31 is formed on the core main surface 12 of the core substrate 11 by performing the buildup process, and the second buildup layer 32 is also formed on the core back surface 13 of the core substrate 11. Form.
  • a buildup material to be the lower insulating layer 51 of each of the resin insulating layers 33 to 36 and a buildup material to be the upper insulating layer 52 are prepared (preparation step).
  • the buildup material of the lower insulating layer 51 is a sheet-like buildup material configured by including a silica filler 55 and a glass cloth 56 in an epoxy resin.
  • the buildup material of the upper insulating layer 52 is a sheet-like buildup material constituted by including only the silica filler 54 as an inorganic material in the epoxy resin.
  • the buildup material of the lower insulating layer 51 is disposed on the core main surface 12 and the core back surface 13 of the core substrate 11, and the buildup material of the upper insulating layer 52 is laminated on the lower insulating layer 51. (Lamination process).
  • the resin insulating layers 33 and 34 formed of the lower insulating layer 51 and the upper insulating layer 52 are disposed on the core main surface 12 and the core back surface 13 of the core substrate 11, and the resin insulating layers 33 and 34 are attached. (See Figure 5).
  • a desmear process (roughening process) of removing smear in each via hole 43 is performed using an etching solution such as a potassium permanganate solution.
  • an etching solution such as a potassium permanganate solution.
  • the inner wall surface of the via hole 43 and the surface of the upper insulating layer 52 are roughened to roughen the surface.
  • a plasma ashing process using O 2 plasma may be performed.
  • the via conductor 44 is formed in each via hole 43 by performing electroless copper plating and electrolytic copper plating according to a conventionally known method. Furthermore, the conductive layer 42 is pattern-formed on the resin insulating layers 33 and 34 as shown in FIG. 7 by conducting etching by a conventionally known method (for example, a semi-additive method) (conductor layer forming step).
  • the other resin insulating layers 35 and 36 and the conductor layer 42 are also formed by the same method as the resin insulating layers 33 and 34 and the conductor layer 42 described above, and are stacked on the resin insulating layers 33 and 34.
  • a plurality of terminal pads 45 are formed as the conductor layer 42 on the resin insulation layer 35
  • a plurality of BGA pads 48 are formed as the conductor layer 42 on the resin insulation layer 36 (see FIG. 8). .
  • a photosensitive epoxy resin is applied on the resin insulating layers 35 and 36 and cured to form solder resists 37 and 38. Thereafter, exposure and development are performed in a state where a predetermined mask is disposed, and the openings 46 and 49 are patterned in the solder resists 37 and 38. Through the above steps, the multilayer wiring board 10 shown in FIG. 1 is manufactured.
  • a method of determining the volume ratio of the inorganic material contained in the lower insulating layer 51 and the upper insulating layer 52 in the finished product of the multilayer wiring board 10 will be described below.
  • the multilayer wiring substrate 10 is cut in the thickness direction, and the cut surfaces of the lower insulating layer 51 and the upper insulating layer 52 are photographed with an electron microscope (SEM).
  • SEM electron microscope
  • the volume ratio of an inorganic material is estimated.
  • the SEM photograph 60 see FIG. 9) of the upper insulating layer 52, the diagonal line L1 is drawn.
  • the length of the silica filler 54 occupied on the diagonal L1 (the distance obtained by adding the widths of the respective silica fillers 54 overlapping on the diagonal L1) is measured, and the ratio is determined as the volume ratio of the silica filler 54.
  • the lengths of the silica filler 55 and the glass cloth 56 on the diagonal L1 are measured, and the ratio is determined as the volume ratio of the silica filler 55 and the glass cloth 56.
  • the inventors of the present invention measured the volume ratio of the silica filler 54 in the upper insulating layer 52 of the silica filler 55 and the glass cloth 56 in the lower insulating layer 51 in the multilayer wiring substrate 10 actually manufactured by the above-described measurement method. It was confirmed to be less than the volume ratio.
  • the upper insulating layer 52 constituting the resin insulating layers 33 to 36 has a small volume ratio of the silica filler 54, so the upper insulating layer 52 after the desmear process is Surface roughness can be made relatively large. As a result, the adhesion strength of the conductor layer 42 on the upper insulating layer 52 can be sufficiently secured.
  • the lower insulating layer 51 constituting the resin insulating layers 33 to 36 is formed thicker than the upper insulating layer 52, and the volume ratio of the inorganic material of the silica filler 55 and the glass cloth 56 is large. In this way, the thermal expansion coefficients of the resin insulating layers 33 to 36 can be suppressed low, and the multilayer wiring board 10 with less warpage and excellent connection reliability can be manufactured.
  • the lower insulating layer 51 and the upper insulating layer 52 both contain the silica fillers 54 and 55, and the average particle diameter of the silica filler 54 in the upper insulating layer 52 is The average particle diameter of the silica filler 55 in the lower insulating layer 51 is larger.
  • the surface roughness of the upper insulating layer 52 after the desmear process can be increased.
  • by reducing the particle size of the granular inorganic material in the lower insulating layer 51 it is possible to include more silica fillers 55 in the lower insulating layer 51.
  • the lower insulating layer 51 is configured to include the glass cloth 56 in addition to the silica filler 55, the thermal expansion coefficient can be reduced.
  • the lower insulating layer 51 has the glass cloth 56 at the approximate center in the thickness direction, so the glass cloth 56 is exposed from the surface of the lower insulating layer 51 Accordingly, the glass cloth 56 can be reliably contained in the lower insulating layer 51. Further, by including the glass cloth 56 in the lower insulating layer 51, the strength of the resin insulating layers 33 to 36 can be sufficiently secured.
  • the average particle diameter of the silica filler 54 in the upper insulating layer 52 is 1.0 ⁇ m, which is sufficiently smaller than the thickness of the upper insulating layer 52. In this way, the silica filler 54 can be reliably contained in the upper insulating layer 52.
  • the conductor layers 41 and 42 are formed only on the lower insulating layer 51 of the upper insulating layer 52 and the lower insulating layer 51 constituting the resin insulating layers 33 to 36. It is embedded. In this case, the conductor layers 41 and 42 are embedded only in the lower insulating layer 51 having a thermal expansion coefficient smaller than that of the upper insulating layer 52.
  • the multilayer wiring board 10 of the present embodiment further includes the via conductor 44 formed through the resin insulating layers 33 to 36.
  • the via conductor 44 has a larger contact area with the lower insulating layer 51 than the contact area with the upper insulating layer 52. In this case, since the contact area between the lower insulating layer 51 having a smaller thermal expansion coefficient than the upper insulating layer 52 and the via conductor 44 is large, the stress applied to the inner wall surface of the via hole 43 can be relaxed. As a result, the multilayer wiring board 10 with less warpage and excellent connection reliability can be obtained more reliably.
  • the lower insulating layer 51 constituting the resin insulating layers 33 to 36 contains the silica filler 55 and the glass cloth 56 in the resin insulating material 53, it does not contain the glass cloth 56, Only the silica filler 55 may be contained.
  • the upper insulating layer 52 constituting the resin insulating layers 33 to 36 contains the silica filler 54 having a larger average particle size than the silica filler 55 of the lower insulating layer 51, but a silica filler having the same average particle size May be included.
  • a filler having an average particle diameter of 1 ⁇ m or less is contained in the lower insulating layer 51 and the upper insulating layer 52.
  • the filler content in the lower insulating layer 51 is made larger than that in the upper insulating layer 52 to form the resin insulating layers 33 to 36. Also in this case, the thermal expansion coefficient of the entire insulating layer can be lowered, and the warpage of the multilayer wiring board 10 can be suppressed to a low level. Further, by changing the average particle diameter of the silica filler contained in the upper insulating layer 52, the surface roughness of the upper insulating layer 52 after the desmear process can be adjusted. As a result, it is possible to achieve fan pitching of the wiring patterns of the conductor layers 42 on the upper insulating layer 52.
  • all the resin insulation layers 33 to 36 constituting the multilayer wiring board 10 are the insulation layers of the two-layer structure including the lower insulation layer 51 and the upper insulation layer 52.
  • a multilayer wiring board may be configured by including a resin insulation layer.
  • the buildup material of the lower insulating layer 51 and the buildup material of the upper insulating layer 52 are separately laminated. Absent. Specifically, the resin insulating layers 33 and 34 having a two-layer structure in which a buildup material to be the lower insulating layer 51 and a buildup material to be the upper insulating layer 52 are bonded in advance are used. 34 may be disposed on the core substrate 11 to manufacture the multilayer wiring substrate 10.
  • the multilayer wiring board 10 having the core substrate 11 is embodied, but the present invention may be embodied on a coreless wiring board not having the core substrate 11.
  • the form of the multilayer wiring board 10 in the above embodiment is not limited to only BGA (ball grid array), and the present invention is applied to wiring boards such as PGA (pin grid array) and LGA (land grid array), for example.
  • the taper angle of the region of the via hole 43 passing through the upper insulating layer 52 is equal to the taper angle of the region of the via hole 43 passing through the lower insulating layer 51.
  • the taper angle of the region of the via hole 43 passing through the upper insulating layer 52 is the lower insulating layer of the via hole 43.
  • the step D1 may be formed on the inner wall surface of the via hole 43 located at the boundary between the upper insulating layer 52 and the lower insulating layer 51.
  • the contact area between the resin insulating layers 33 to 36 and the via conductor 44 is larger than that in the above embodiment, and thus the stress applied to the inner wall surface of the via hole 43 is more easily relaxed.
  • the multilayer wiring board 10A with less warpage and excellent connection reliability can be obtained more reliably.
  • a multilayer wiring board according to the first aspect, wherein the inorganic material is an insulating inorganic material.
  • the lower insulating layer is configured to include a silica filler and a glass cloth as the inorganic material
  • the upper insulating layer is configured to include only the silica filler as the inorganic material.
  • the lower insulating layer contains the silica filler in a proportion of 60% by weight or more
  • the upper insulating layer contains the silica filler in a proportion of 45% by weight or less
  • Multilayer wiring board characterized by
  • the lower insulating layer includes the silica filler and the inorganic material of the glass cloth at a ratio of 80% by weight or more.
  • thermo expansion coefficient of the lower insulating layer is less than 25 ppm / ° C.
  • thermal expansion coefficient of the upper insulating layer is 35 ppm / ° C. or more.
  • a multilayer wiring board according to the first aspect wherein the surface of the upper insulating layer is rough.
  • a multilayer wiring board according to the first aspect wherein the upper insulating layer and the lower insulating layer are formed using a sheet-like buildup material.
  • both the upper insulating layer and the lower insulating layer include granular inorganic materials, and the average particle diameter of the granular inorganic materials in the upper insulating layer is equal to the thickness of the upper insulating layer A multilayer wiring board characterized by being smaller than a height.
  • a multilayer wiring board according to the first aspect, wherein the thickness of the upper insulating layer is 5 ⁇ m to 10 ⁇ m, and the thickness of the lower insulating layer is 20 ⁇ m or more.
  • each of the upper insulating layer and the lower insulating layer contains a particulate inorganic material, and the thickness of the upper insulating layer is 5 ⁇ m or more and 10 ⁇ m or less, and the thickness of the lower insulating layer A multilayer wiring board characterized by having a length of 20 ⁇ m or more and an average particle diameter of the granular inorganic material in the upper insulating layer being 1 ⁇ m or less.
  • both the upper insulating layer and the lower insulating layer contain granular inorganic materials, and the average particle diameter of the granular inorganic materials in the upper insulating layer is 1 ⁇ m or more, and the lower An average particle diameter of the granular inorganic material in the side insulating layer is 0.5 ⁇ m or less.
  • Multilayer wiring board 33 to 36 resin insulating layer 42: conductor layer 44: via conductor 51: lower insulating layer 52: upper insulating layer 53: resin insulating material 54, 55: silica filler as particulate inorganic material 56 ... Glass cloth as fibrous inorganic material D1 ... Step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　樹脂絶縁層と導体層との密着性を十分に確保することができ、接続信頼性に優れた多層配線基板を提供する。　多層配線基板(１０)は、複数の樹脂絶縁層(３３～３６)及び複数の導体層(４２)を交互に積層して多層化したビルドアップ構造を有する。樹脂絶縁層(３３～３６)は、下側絶縁層(５１)と下側絶縁層(５１)上に設けられた上側絶縁層(５２)とからなり、上側絶縁層(５２)の表面上に導体層(４２)が形成される。上側絶縁層(５２)は、下側絶縁層(５１)よりも薄く形成され、上側絶縁層(５２)に占めるシリカフィラーの体積割合は、下側絶縁層(５１)に占めるシリカフィラー及びガラスクロスの体積割合よりも少ない。

Description

多層配線基板及びその製造方法
　本発明は、複数の樹脂絶縁層と複数の導体層とを交互に積層して多層化したビルドアップ構造を有する多層配線基板及びその製造方法に関するものである。
　近年、電気機器、電子機器等の小型化に伴い、これらの機器に搭載される多層配線基板等にも小型化や高密度化が要求されている。この多層配線基板としては、複数の樹脂絶縁層と複数の導体層とを交互に積層一体化する、いわゆるビルドアップ法にて製造された配線基板が実用化されている。また、この種の多層配線基板においては、樹脂絶縁層と樹脂絶縁層上にめっきにて形成される導体層との密着性を向上させる目的や熱膨張率を下げる目的などのために、シリカフィラーが樹脂絶縁層に添加されたものが実用化されている（例えば、特許文献１参照）。
特開２０１２－４４１５８号公報
　ところで、樹脂絶縁層の熱膨張係数を低減して反りの少ない多層配線基板を製造するためには、シリカフィラーの粒径を小さくして樹脂絶縁層に占めるシリカフィラーの体積割合を増やすことが好ましい。しかしながら、シリカフィラーの粒径を小さくすると、樹脂絶縁層の表面に粗化処理を施しても十分な表面粗さを得ることができず、アンカー効果により確保される導体層の密着強度が低下してしまう。
　本発明は上記の課題に鑑みてなされたものであり、その目的は、樹脂絶縁層と導体層との密着性を十分に確保することができ、接続信頼性に優れた多層配線基板を提供することにある。また、別の目的は、上記多層配線基板を製造するのに好適な多層配線基板の製造方法を提供することにある。
　そして上記課題を解決するための手段（手段１）としては、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板であって、前記複数の樹脂絶縁層のうち少なくとも１つの前記樹脂絶縁層は、下側絶縁層と、前記下側絶縁層上に設けられ、その表面上に前記導体層が形成された上側絶縁層とからなり、前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、前記上側絶縁層は、前記下側絶縁層よりも薄く形成され、前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ないことを特徴とする多層配線基板がある。
　手段１に記載の発明によると、多層配線基板を構成する複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層は、下側絶縁層と上側絶縁層とからなる。この樹脂絶縁層における上側絶縁層は、無機材料の体積割合が少なくなっているため、その表面に粗化処理を施すことで表面粗さを比較的大きくすることができる。この場合、上側絶縁層上に形成した導体層の密着強度を十分に確保することができる。また、樹脂絶縁層における下側絶縁層は、上側絶縁層よりも厚く形成され、かつ無機材料の体積割合が多くなっている。このようにすると、樹脂絶縁層の熱膨張係数を低く抑えることができ、反りが少なく接続信頼性に優れた多層配線基板を製造することができる。
　上側絶縁層及び下側絶縁層に含まれる無機材料の形状は特に限定されるものではない。例えば、上側絶縁層及び下側絶縁層は、いずれも粒状の無機材料を含んでいてもよい。上側絶縁層における粒状の無機材料の平均粒径は、下側絶縁層における粒状の無機材料の平均粒径と同じまたはそれよりも大きくてもよい。特に、上側絶縁層における無機材料の平均粒径を下側絶縁層よりも大きくすると、上側絶縁層の表面粗さを大きくすることができる。また、下側絶縁層における無機材料の粒径を小さくすることで、その下側絶縁層により多くの無機材料を含ませることが可能となる。この場合、下側絶縁層の熱膨張係数は上側絶縁層の熱膨張係数よりも小さくなる。このように、比較的厚い下側絶縁層の熱膨張係数を小さくすることで、樹脂絶縁層全体の熱膨張係数を小さくすることができ、多層配線基板の反りを抑えることができる。
　手段１の多層配線基板において、導体層は、樹脂絶縁層を構成する上側絶縁層及び下側絶縁層のうち、下側絶縁層にのみ埋め込まれていてもよい。このようにすると、上側絶縁層よりも熱膨張係数の小さい下側絶縁層にのみ導体層が埋め込まれた状態となるため、導体層と樹脂絶縁層との熱膨張係数差に起因して生じる応力を緩和することができる。
　手段１の多層配線基板は、樹脂絶縁層を貫通して形成されたビア導体をさらに備え、ビア導体は、上側絶縁層との接触面積よりも下側絶縁層との接触面積のほうが大きいものであってもよい。このようにすると、上側絶縁層よりも熱膨張係数の小さい下側絶縁層とビア導体との接触面積が大きいため、ビア導体と接するビア穴の内壁面にかかる応力を緩和することができる。
　また、下側絶縁層は、無機材料として、粒状の無機材料及び繊維状の無機材料の両方を含み、上側絶縁層は、無機材料として、粒状の無機材料のみを含んでいてもよい。このようにすると、上側絶縁層に占める無機材料の体積割合を下側絶縁層に占める無機材料の体積割合よりも少なくすることができる。また、下側絶縁層に繊維状の無機材料を含ませることで、樹脂絶縁層の強度を高めることができる。さらに、下側絶縁層において、繊維状の無機材料を厚さ方向の略中心部に有する場合、繊維状の無機材料が下側絶縁層の表面から露出することなく、その無機材料を下側絶縁層に確実に含有させることができる。
　無機材料としては絶縁性や導電性は問わないが、絶縁性の無機材料を用いると、多層配線基板の電気特性を良好に保つことができる。具体的には、粒状の無機材料としてシリカフィラーを挙げることができ、繊維状の無機材料としてはガラスクロスを挙げることができる。また、無機材料としてシリカフィラーを用いる場合、下側絶縁層には、シリカフィラーを６０重量％以上の割合で含ませるとともに、上側絶縁層には、シリカフィラーを４５重量％以下の割合で含ませてもよい。特に、シリカフィラー及びガラスクロスを無機材料として下側絶縁層に含ませる場合には、それら無機材料を８０重量％以上の割合で含ませてもよい。このようにすると、樹脂絶縁層における導体層の密着強度を十分に確保できるとともに、樹脂絶縁層の熱膨張係数を小さくすることができる。
　上側絶縁層における粒状の無機材料の平均粒径は、上側絶縁層の厚さよりも小さく、具体的には、上側絶縁層の厚さの１／５程度以下の平均粒径としてもよい。この場合、上側絶縁層に粒状の無機材料を確実に含有させることができる。
　下側絶縁層よりも上側絶縁層を薄く形成するものであれば、各絶縁層の厚さは特に限定されるものではない。例えば、下側絶縁層の１／３以下の厚さとなるよう上側絶縁層を形成してもよい。また、具体的には、上側絶縁層の厚さは５μｍ以上１０μｍ以下、下側絶縁層の厚さは２０μｍ以上としてもよい。このようにすると、上側絶縁層を必要以上に厚く形成することなく、導体層との密着性を確保することができる。
　上側絶縁層及び下側絶縁層は、シート状のビルドアップ材を用いて形成される。このビルドアップ材を構成する樹脂絶縁材料は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
　また、上記課題を解決するための別の手段（手段２）としては、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板の製造方法であって、前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層となる下側絶縁層と、上側絶縁層とを準備する準備工程と、前記下側絶縁層上に前記上側絶縁層を積層する積層工程と、前記上側絶縁層の表面に粗化処理を施す粗化工程と、粗化された前記上側絶縁層表面に前記導体層を形成する導体層形成工程と、を含み、前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ないことを特徴とする多層配線基板の製造方法がある。
　従って、手段２に記載の発明によると、準備工程において１つの樹脂絶縁層となる下側絶縁層と上側絶縁層とが準備され、積層工程において下側絶縁層上に上側絶縁層が積層される。この上側絶縁層は、無機材料の体積割合が少なくなっている。このため、粗化工程において上側絶縁層の表面に粗化処理を施すことでその表面粗さを比較的大きくすることができる。その後、導体層形成工程では、粗化された上側絶縁層表面に導体層が形成されるので、上側絶縁層表面上における導体層の密着強度を十分に確保することができる。また、樹脂絶縁層となる下側絶縁層は、無機材料の体積割合が多くなっているため、樹脂絶縁層の熱膨張係数を低く抑えることができる。この結果、反りが少なく接続信頼性に優れた多層配線基板を製造することができる。
本実施の形態における多層配線基板の概略構成を示す断面図。 樹脂絶縁層の構成を示す拡大断面図。 多層配線基板の製造方法におけるコア基板形成工程を示す説明図。 多層配線基板の製造方法における準備工程を示す説明図。 多層配線基板の製造方法における積層工程を示す説明図。 多層配線基板の製造方法におけるビア穴形成工程を示す説明図。 多層配線基板の製造方法における導体層形成工程を示す説明図。 多層配線基板の製造方法におけるビルドアップ工程を示す説明図。 上側絶縁層の断面のＳＥＭ写真を示す模式図。 別の実施形態の多層配線基板の概略構成を示す断面図。
　以下、本発明を多層配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。
　図１に示されるように、本実施の形態の多層配線基板１０は、コア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
　コア基板１１は、例えば補強材としてのガラスクロスにエポキシ樹脂を含浸させてなる樹脂絶縁材（ガラスエポキシ材）にて構成されている。コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５（貫通孔）が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
　コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、複数の樹脂絶縁層３３，３５と、銅からなる複数の導体層４２とを交互に積層したビルドアップ構造を有している。樹脂絶縁層３５上における複数箇所には、端子パッド４５がアレイ状に形成されている。さらに、樹脂絶縁層３５の上面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４５を露出させる開口部４６が形成されている。そして、開口部４６から露出した端子パッド４５は、図示しないはんだバンプを介して半導体チップの接続端子に電気的に接続される。また、樹脂絶縁層３３及び樹脂絶縁層３５内にはビア穴４３及びビア導体４４がそれぞれ形成されている。各ビア導体４４は、導体層４１，４２及び端子パッド４５を相互に電気的に接続している。
　コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、複数の樹脂絶縁層３４，３６と、複数の導体層４２とを交互に積層したビルドアップ構造を有している。樹脂絶縁層３４及び樹脂絶縁層３６内にはビア穴４３及びビア導体４４がそれぞれ形成されている。樹脂絶縁層３６の下面上における複数箇所には、ＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４９が形成されている。開口部４９から露出したＢＧＡ用パッド４８は、図示しないはんだバンプを介してマザーボード（外部基板）に電気的に接続される。
　図２に示されるように、ビルドアップ層３１，３２を構成する各樹脂絶縁層３３～３６は、下側絶縁層５１と、下側絶縁層５１上に設けられ、その表面上に導体層４２が形成された上側絶縁層５２とからなる。上側絶縁層５２は、下側絶縁層５１よりも薄く形成されている。具体的には、上側絶縁層５２は、５μｍ以上１０μｍ以下の厚さ（本実施の形態では、例えば８μｍ程度の厚さ）を有する。また、下側絶縁層５１は、２０μｍ以上の厚さ（本実施の形態では、例えば３０μｍ程度の厚さ）を有する。つまり、本実施の形態では、上側絶縁層５２は、下側絶縁層５１の１／３以下の厚さとなっている。
　下側絶縁層５１及び上側絶縁層５２は、ともに絶縁性の無機材料を含んで形成されており、上側絶縁層５２に占める無機材料の体積割合は、下側絶縁層５１に占める無機材料の体積割合よりも少なくなっている。
　より詳しくは、上側絶縁層５２は、樹脂絶縁材料５３（例えば、熱硬化性のエポキシ樹脂）中にシリカフィラー５４（粒状の無機材料）を含んで構成されたシート状のビルドアップ材を用いて形成されている。上側絶縁層５２に含有されているシリカフィラー５４は、平均粒径で１．０μｍのフィラーである。上側絶縁層５２において、樹脂絶縁材料５３中のシリカフィラー５４の割合は４０重量％程度である。
　一方、下側絶縁層５１は、樹脂絶縁材料５３中にシリカフィラー５５（粒状の無機材料）及びガラスクロス５６（繊維状の無機材料）を含んで構成されたシート状のビルドアップ材を用いて形成されている。下側絶縁層５１に含有されているシリカフィラー５５は、平均粒径で０．５μｍのフィラーである。本実施の形態において、下側絶縁層５１には、上側絶縁層５２のシリカフィラー５４よりも平均粒径が小さいシリカフィラー５５が含有されている。そして、下側絶縁層５１に占めるシリカフィラー５５の体積割合を上側絶縁層５２に占めるシリカフィラー５４の体積割合よりも多くしている。具体的には、下側絶縁層５１において、樹脂絶縁材料５３中のシリカフィラー５５の割合は６５重量％程度である。また、ガラスクロス５６の厚さは、例えば１５μｍ程度であり、下側絶縁層５１における厚さ方向の略中央部にガラスクロス５６が設けられている。下側絶縁層５１において、ガラスクロス５６とシリカフィラー５５とを含めた無機材料の占める割合は、９０重量％程度となっている。
　下側絶縁層５１は上側絶縁層５２よりも無機材料を多く含んでいるため、下側絶縁層５１の熱膨張係数が上側絶縁層５２の熱膨張係数よりも小さくなっている。具体的には、平面方向（ＸＹ方向）における熱膨張係数は、下側絶縁層５１が約２０ｐｐｍ／℃であり、上側絶縁層５２が約４５ｐｐｍ／℃である。なお、熱膨張係数は、２５℃～１５０℃間の測定値の平均値をいう。そして、熱膨張係数が小さい下側絶縁層５１を上側絶縁層５２よりも厚く形成することにより、絶縁層全体としての熱膨張係数を低くしている。
　また、樹脂絶縁層３３～３６の上側絶縁層５２は、粒径が大きなシリカフィラー５４が含有されており、その表面は表面粗さが大きな粗面５２ａとなっている。この樹脂絶縁層３３～３６において上側絶縁層５２の表面に導体層４２が形成されている。なお、粗化処理が施された上側絶縁層５２表面の平均粗さＲａは、０．６μｍ程度となっている。また、下側絶縁層５１の表面は粗化処理が施されていないが、その表面に上側絶縁層５２と同様の粗化処理を施した場合には、表面の平均粗さＲａは０．２μｍ程度となる。
　なお、図１等に示されるように、配線としての導体層４１，４２は、樹脂絶縁層３３～３６を構成する上側絶縁層５２及び下側絶縁層５１のうち、下側絶縁層５１にのみ埋め込まれている。別の言い方をすると、下側絶縁層５１の厚さに比べて導体層４１，４２の厚さのほうが薄く、それゆえ導体層４１，４２の上面が上側絶縁層５２の下面まで到達していない関係となっている。また、上側絶縁層５２と下側絶縁層５１とでは後者の厚さのほうが大きい。このため、ビア導体４４は、上側絶縁層５２との接触面積よりも下側絶縁層５１との接触面積のほうが大きくなっている。本実施の形態では、上側絶縁層５２は下側絶縁層５１の１／３以下の厚さであり、上側絶縁層５２との接触面積よりも下側絶縁層５１との接触面積のほうが３倍以上大きくなっている。
　次に、本実施の形態の多層配線基板１０の製造方法について述べる。
　まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔１５を所定位置にあらかじめ形成しておく。そして、銅張積層板の貫通孔１５の内面に対する無電解銅めっき及び電解銅めっきを行うことで、貫通孔１５内にスルーホール導体１６を形成する。
　その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。さらに、銅張積層板の銅箔とその銅箔上に形成された銅めっき層とを、例えばサブトラクティブ法によってパターニングする。この結果、図３に示されるように、スルーホール導体１６及び導体層４１が形成されたコア基板１１を得る。
　そして、ビルドアップ工程を行うことで、コア基板１１のコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア基板１１のコア裏面１３の上にも第２ビルドアップ層３２を形成する。
　詳しくは、図４に示されるように、各樹脂絶縁層３３～３６の下側絶縁層５１となるビルドアップ材と上側絶縁層５２となるビルドアップ材とを準備する（準備工程）。下側絶縁層５１のビルドアップ材は、エポキシ樹脂にシリカフィラー５５及びガラスクロス５６を含んで構成されたシート状のビルドアップ材である。また、上側絶縁層５２のビルドアップ材は、エポキシ樹脂に無機材料としてシリカフィラー５４のみを含んで構成されたシート状のビルドアップ材である。
　そして、コア基板１１のコア主面１２及びコア裏面１３の上に、下側絶縁層５１のビルドアップ材を配置するとともにその下側絶縁層５１上に上側絶縁層５２のビルドアップ材を積層する（積層工程）。このようにして、下側絶縁層５１及び上側絶縁層５２からなる樹脂絶縁層３３，３４をコア基板１１のコア主面１２及びコア裏面１３上に配置し、樹脂絶縁層３３，３４を貼り付ける（図５参照）。
　その後、例えばＣＯ２レーザなどを用いてレーザ穴加工を施すことによって樹脂絶縁層３３，３４の所定の位置にビア穴４３を形成する（図６参照）。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴４３内のスミアを除去するデスミア工程（粗化工程）を行う。このデスミア工程において、ビア穴４３の内壁面と上側絶縁層５２の表面とに粗化処理が施され、それら表面が粗化される。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
　デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴４３内にビア導体４４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、図７に示されるように、樹脂絶縁層３３，３４上に導体層４２をパターン形成する（導体層形成工程）。
　他の樹脂絶縁層３５，３６及び導体層４２についても、上述した樹脂絶縁層３３，３４及び導体層４２と同様の手法によって形成し、樹脂絶縁層３３，３４上に積層していく。なおここで、樹脂絶縁層３５上の導体層４２として、複数の端子パッド４５が形成され、樹脂絶縁層３６上の導体層４２として、複数のＢＧＡ用パッド４８が形成される（図８参照）。
　次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４６，４９をパターニングする。以上の工程を経ることで図１に示す多層配線基板１０を製造する。
　上記多層配線基板１０の完成品において、下側絶縁層５１及び上側絶縁層５２に含まれる無機材料の体積割合を求める手法を以下に説明する。具体的には、多層配線基板１０をその厚さ方向に切断し、下側絶縁層５１及び上側絶縁層５２の切断面を電子顕微鏡（ＳＥＭ）で撮影する。そして、各絶縁層５１、５２の切断面のＳＥＭ写真に基づいて、無機材料（シリカフィラー５４，５５やガラスクロス５６）の体積割合を推定する。ここでは、例えば上側絶縁層５２のＳＥＭ写真６０（図９参照）において、対角線Ｌ１を引く。そして、対角線Ｌ１上にて占めるシリカフィラー５４の長さ（対角線Ｌ１上に重なる各シリカフィラー５４の幅を加算した距離）を測定し、その割合をシリカフィラー５４の体積割合として求める。同様に、下側絶縁層５１のＳＥＭ写真において、対角線Ｌ１上に占めるシリカフィラー５５及びガラスクロス５６の長さを測定し、その割合をシリカフィラー５５及びガラスクロス５６の体積割合として求める。
　本発明者らは、上記の測定手法により、実際に製造した多層配線基板１０について、上側絶縁層５２に占めるシリカフィラー５４の体積割合が下側絶縁層５１に占めるシリカフィラー５５及びガラスクロス５６の体積割合よりも少ないことを確認した。
　従って、本実施の形態によれば以下の効果を得ることができる。
　（１）本実施の形態の多層配線基板１０では、樹脂絶縁層３３～３６を構成する上側絶縁層５２は、シリカフィラー５４の体積割合が少なくなっているため、デスミア工程後における上側絶縁層５２の表面粗さを比較的大きくすることができる。この結果、上側絶縁層５２上における導体層４２の密着強度を十分に確保することができる。また、樹脂絶縁層３３～３６を構成する下側絶縁層５１は、上側絶縁層５２よりも厚く形成され、かつシリカフィラー５５及びガラスクロス５６の無機材料の体積割合が多くなっている。このようにすると、樹脂絶縁層３３～３６の熱膨張係数を低く抑えることができ、反りが少なく接続信頼性に優れた多層配線基板１０を製造することができる。
　（２）本実施の形態の多層配線基板１０では、下側絶縁層５１及び上側絶縁層５２は、いずれもシリカフィラー５４，５５を含み、上側絶縁層５２におけるシリカフィラー５４の平均粒径は、下側絶縁層５１におけるシリカフィラー５５の平均粒径よりも大きくなっている。このようにすると、デスミア工程後における上側絶縁層５２の表面粗さを大きくすることができる。また、下側絶縁層５１における粒状の無機材料の粒径を小さくすることで、その下側絶縁層５１により多くのシリカフィラー５５を含ませることが可能となる。さらに、下側絶縁層５１は、シリカフィラー５５に加えてガラスクロス５６を含んで構成されているため、熱膨張係数を小さくすることができる。
　（３）本実施の形態の多層配線基板１０において、下側絶縁層５１は、ガラスクロス５６を厚さ方向の略中心部に有するので、ガラスクロス５６が下側絶縁層５１の表面から露出することなく、そのガラスクロス５６を下側絶縁層５１に確実に含有させることができる。また、ガラスクロス５６を下側絶縁層５１に含ませることで樹脂絶縁層３３～３６の強度を十分に確保することができる。
　（４）本実施の形態の多層配線基板１０において、上側絶縁層５２におけるシリカフィラー５４の平均粒径は１．０μｍであり、上側絶縁層５２の厚さよりも十分に小さくなっている。このようにすれば、上側絶縁層５２にシリカフィラー５４を確実に含有させることができる。
　（５）本実施の形態の多層配線基板１０において、導体層４１，４２は、樹脂絶縁層３３～３６を構成する上側絶縁層５２及び下側絶縁層５１のうち、下側絶縁層５１にのみ埋め込まれている。このようにすれば、上側絶縁層５２よりも熱膨張係数の小さい下側絶縁層５１にのみ導体層４１，４２が埋め込まれた状態となる。このため、導体層４１，４２と樹脂絶縁層３３～３６との熱膨張係数差に起因して生じる応力を緩和することができる。よって、反りが少なく接続信頼性に優れた多層配線基板１０をより確実に得ることができる。
　（６）本実施の形態の多層配線基板１０は、樹脂絶縁層３３～３６を貫通して形成されたビア導体４４をさらに備えている。そして、そのビア導体４４は、上側絶縁層５２との接触面積よりも下側絶縁層５１との接触面積のほうが大きくなっている。このようにすれば、上側絶縁層５２よりも熱膨張係数の小さい下側絶縁層５１とビア導体４４との接触面積が大きいため、ビア穴４３の内壁面にかかる応力を緩和することができる。よって、反りが少なく接続信頼性に優れた多層配線基板１０をより確実に得ることができる。
　なお、本発明の実施の形態は以下のように変更してもよい。
　・上記実施の形態では、樹脂絶縁層３３～３６を構成する下側絶縁層５１は、樹脂絶縁材料５３中にシリカフィラー５５及びガラスクロス５６を含んでいたが、ガラスクロス５６を含まずに、シリカフィラー５５のみを含有させるものでもよい。また、樹脂絶縁層３３～３６を構成する上側絶縁層５２には、下側絶縁層５１のシリカフィラー５５よりも平均粒径が大きなシリカフィラー５４を含んでいたが、平均粒径が同じシリカフィラーを含んでいてもよい。なおこの場合、シリカフィラーとしては、平均粒径が１μｍ以下のフィラーを下側絶縁層５１及び上側絶縁層５２に含有させる。そして、下側絶縁層５１に占めるフィラー含有量を上側絶縁層５２よりも多くして各樹脂絶縁層３３～３６を形成する。このようにしても、絶縁層全体の熱膨張係数を下げることができ、多層配線基板１０の反りを低く抑えることができる。また、上側絶縁層５２に含ませるシリカフィラーの平均粒径を変更することで、デスミア工程後における上側絶縁層５２の表面粗さを調整することができる。この結果、上側絶縁層５２上における各導体層４２の配線パターンのファンピッチ化を図ることが可能となる。
　・上記実施の形態では、多層配線基板１０を構成する全ての樹脂絶縁層３３～３６が下側絶縁層５１及び上側絶縁層５２からなる２層構造の絶縁層であったが、１層構造の樹脂絶縁層を含んで多層配線基板を構成してもよい。
　・上記実施の形態における多層配線基板１０の製造方法では、下側絶縁層５１のビルドアップ材と上側絶縁層５２のビルドアップ材とを別々に積層していたが、これに限定されるものではない。具体的には、下側絶縁層５１となるビルドアップ材と上側絶縁層５２となるビルドアップ材とを予め貼り合わせた２層構造の樹脂絶縁層３３，３４を用い、それら樹脂絶縁層３３，３４をコア基板１１上に配置して多層配線基板１０を製造してもよい。
　・上記実施の形態では、コア基板１１を有する多層配線基板１０に具体化するものであったが、コア基板１１を有しないコアレス配線基板に本発明を具体化してもよい。
　・上記実施の形態における多層配線基板１０の形態は、ＢＧＡ（ボールグリッドアレイ）のみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等の配線基板に本発明を適用させてもよい。
　・上記実施の形態の多層配線基板１０では、ビア穴４３の上側絶縁層５２を貫通する領域のテーパー角度と、ビア穴４３の下側絶縁層５１を貫通する領域のテーパー角度とが等しく、上側絶縁層５２と下側絶縁層５１との境界に位置するビア穴４３の内壁面には特に段差が存在していなかった。これに代えて、例えば、図１０に示される別の実施形態の多層配線基板１０Ａのように、ビア穴４３の上側絶縁層５２を貫通する領域のテーパー角度が、ビア穴４３の下側絶縁層５１を貫通する領域のテーパー角度よりも大きくなるように設定し、上側絶縁層５２と下側絶縁層５１との境界に位置するビア穴４３の内壁面に段差Ｄ１を形成してもよい。このようにすると、上記実施の形態のものに比べて、樹脂絶縁層３３～３６とビア導体４４との接触面積が大きくなるため、ビア穴４３の内壁面にかかる応力がより緩和されやすくなる。よって、反りが少なく接続信頼性に優れた多層配線基板１０Ａをより確実に得ることができる。
　次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
　（１）手段１において、前記無機材料は絶縁性の無機材料であることを特徴とする多層配線基板。
　（２）手段１において、前記下側絶縁層は、繊維状の無機材料を厚さ方向の略中心部に有することを特徴とする多層配線基板。
　（３）手段１において、前記下側絶縁層は、前記無機材料としてシリカフィラー及びガラスクロスを含んで構成され、前記上側絶縁層は、前記無機材料として前記シリカフィラーのみを含んで構成されることを特徴とする多層配線基板。
　（４）技術的思想（３）において、前記下側絶縁層は、前記シリカフィラーを６０重量％以上の割合で含み、前記上側絶縁層は、前記シリカフィラーを４５重量％以下の割合で含むことを特徴とする多層配線基板。
　（５）技術的思想（３）において、前記下側絶縁層は、前記シリカフィラー及び前記ガラスクロスの無機材料を８０重量％以上の割合で含むことを特徴とする多層配線基板。
　（６）手段１において、前記下側絶縁層の熱膨張係数は２５ｐｐｍ／℃未満であり、前記上側絶縁層の熱膨張係数は３５ｐｐｍ／℃以上であることを特徴とする多層配線基板。
　（７）手段１において、前記上側絶縁層はその表面が粗面であることを特徴とする多層配線基板。
　（８）手段１において、前記上側絶縁層及び前記下側絶縁層は、シート状のビルドアップ材を用いて形成されたものであることを特徴とする多層配線基板。
　（９）手段１において、前記上側絶縁層は、前記下側絶縁層の１／３以下の厚さであることを特徴とする多層配線基板。
　（１０）手段１において、前記上側絶縁層及び前記下側絶縁層は、いずれも粒状の無機材料を含み、前記上側絶縁層における前記粒状の無機材料の平均粒径は、前記上側絶縁層の厚さよりも小さいことを特徴とする多層配線基板。
　（１１）手段１において、前記上側絶縁層の厚さは５μｍ以上１０μｍ以下であり、前記下側絶縁層の厚さは２０μｍ以上であることを特徴とする多層配線基板。
　（１２）手段１において、前記上側絶縁層及び前記下側絶縁層は、いずれも粒状の無機材料を含み、前記上側絶縁層の厚さは５μｍ以上１０μｍ以下であり、前記下側絶縁層の厚さは２０μｍ以上であり、前記上側絶縁層における前記粒状の無機材料の平均粒径は１μｍ以下であることを特徴とする多層配線基板。
　（１３）手段１において、前記上側絶縁層及び前記下側絶縁層は、いずれも粒状の無機材料を含み、前記上側絶縁層における前記粒状の無機材料の平均粒径は１μｍ以上であり、前記下側絶縁層における前記粒状の無機材料の平均粒径は０．５μｍ以下であることを特徴とする多層配線基板。
　１０，１０Ａ…多層配線基板
　３３～３６…樹脂絶縁層
　４２…導体層
　４４…ビア導体
　５１…下側絶縁層
　５２…上側絶縁層
　５３…樹脂絶縁材料
　５４，５５…粒状の無機材料としてのシリカフィラー
　５６…繊維状の無機材料としてのガラスクロス
　Ｄ１…段差

Claims (8)

  1. 　複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板であって、
    　前記複数の樹脂絶縁層のうち少なくとも１つの前記樹脂絶縁層は、下側絶縁層と、前記下側絶縁層上に設けられ、その表面上に前記導体層が形成された上側絶縁層とからなり、
    　前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、
    　前記上側絶縁層は、前記下側絶縁層よりも薄く形成され、
    　前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ない
    ことを特徴とする多層配線基板。
  2. 　前記上側絶縁層及び前記下側絶縁層は、いずれも粒状の無機材料を含み、前記上側絶縁層における前記粒状の無機材料の平均粒径は、前記下側絶縁層における前記粒状の無機材料の平均粒径と同じまたはそれよりも大きいことを特徴とする請求項１に記載の多層配線基板。
  3. 　前記下側絶縁層の熱膨張係数は前記上側絶縁層の熱膨張係数よりも小さいことを特徴とする請求項１または２に記載の多層配線基板。
  4. 　前記下側絶縁層は、前記無機材料として、粒状の無機材料及び繊維状の無機材料の両方を含むことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  5. 　前記下側絶縁層は、前記無機材料として、粒状の無機材料及び繊維状の無機材料の両方を含む一方、前記上側絶縁層は、前記無機材料として、粒状の無機材料のみを含むことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  6. 　前記導体層は、前記樹脂絶縁層を構成する前記上側絶縁層及び前記下側絶縁層のうち、前記下側絶縁層にのみ埋め込まれていることを特徴とする請求項３に記載の多層配線基板。
  7. 　前記樹脂絶縁層を貫通して形成されたビア導体をさらに備え、
    　前記ビア導体は、前記上側絶縁層との接触面積よりも前記下側絶縁層との接触面積のほうが大きい
    ことを特徴とする請求項３に記載の多層配線基板。
  8. 　複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化したビルドアップ構造を有する多層配線基板の製造方法であって、
    　前記複数の樹脂絶縁層のうち少なくとも１つの樹脂絶縁層となる下側絶縁層と、上側絶縁層とを準備する準備工程と、
    　前記下側絶縁層上に前記上側絶縁層を積層する積層工程と、
    　前記上側絶縁層の表面に粗化処理を施す粗化工程と、
    　粗化された前記上側絶縁層表面に前記導体層を形成する導体層形成工程と、を含み、
    　前記上側絶縁層及び前記下側絶縁層は、樹脂絶縁材料中に無機材料を含むものであり、
    　前記上側絶縁層に占める前記無機材料の体積割合は、前記下側絶縁層に占める前記無機材料の体積割合よりも少ないことを特徴とする多層配線基板の製造方法。
PCT/JP2013/060190 2012-04-26 2013-04-03 多層配線基板及びその製造方法 WO2013161527A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380003215.2A CN103843471A (zh) 2012-04-26 2013-04-03 多层布线基板及其制造方法
US14/351,763 US20140290997A1 (en) 2012-04-26 2013-04-03 Multilayer wiring substrate and manufacturing method thereof
EP13780895.2A EP2846615A4 (en) 2012-04-26 2013-04-03 MULTILAYER WELDING SUBSTRATE AND MANUFACTURING METHOD THEREFOR
KR1020147011033A KR101562486B1 (ko) 2012-04-26 2013-04-03 다층배선기판 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-101905 2012-04-26
JP2012101905 2012-04-26

Publications (1)

Publication Number Publication Date
WO2013161527A1 true WO2013161527A1 (ja) 2013-10-31

Family

ID=49482859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/060190 WO2013161527A1 (ja) 2012-04-26 2013-04-03 多層配線基板及びその製造方法

Country Status (7)

Country Link
US (1) US20140290997A1 (ja)
EP (1) EP2846615A4 (ja)
JP (2) JPWO2013161527A1 (ja)
KR (1) KR101562486B1 (ja)
CN (1) CN103843471A (ja)
TW (1) TWI524831B (ja)
WO (1) WO2013161527A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195238A (ja) * 2015-03-31 2016-11-17 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2017069399A (ja) * 2015-09-30 2017-04-06 凸版印刷株式会社 インターポーザ、半導体装置及び半導体装置の製造方法
JP2020182006A (ja) * 2016-06-01 2020-11-05 凸版印刷株式会社 ガラス回路基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
JP6612189B2 (ja) * 2016-06-24 2019-11-27 新光電気工業株式会社 配線基板、半導体装置、および、配線基板の製造方法
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
KR20180052161A (ko) * 2016-11-09 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
CN116235639A (zh) * 2020-09-28 2023-06-06 京瓷株式会社 布线基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353635A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Works Ltd プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板
WO2003047324A1 (fr) * 2001-11-30 2003-06-05 Ajinomoto Co., Inc. Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche
JP2006203148A (ja) * 2004-06-10 2006-08-03 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
WO2009066759A1 (ja) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc. 多層プリント配線板の製造方法
JP2012044158A (ja) 2010-07-22 2012-03-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770529B2 (ja) * 1995-04-28 2006-04-26 日本ビクター株式会社 多層印刷配線板
JP2001168536A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 多層プリント配線板
DE10161101A1 (de) * 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2006179888A (ja) * 2004-11-26 2006-07-06 Sanyo Chem Ind Ltd プリント配線板用層間フィルム
JP2007157950A (ja) * 2005-12-02 2007-06-21 Kaneka Corp 多層プリント配線板の製造方法及び多層プリント配線板
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
WO2009055554A2 (en) * 2007-10-26 2009-04-30 E. I. Du Pont De Nemours And Company Multi-layer chip carrier and process for making
US9485877B2 (en) * 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353635A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Works Ltd プリプレグ、プリプレグの製造方法、樹脂付き銅箔、樹脂付き銅箔の製造方法及び多層プリント配線板
WO2003047324A1 (fr) * 2001-11-30 2003-06-05 Ajinomoto Co., Inc. Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche
JP2006203148A (ja) * 2004-06-10 2006-08-03 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
WO2009066759A1 (ja) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc. 多層プリント配線板の製造方法
JP2012044158A (ja) 2010-07-22 2012-03-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2846615A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195238A (ja) * 2015-03-31 2016-11-17 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2017069399A (ja) * 2015-09-30 2017-04-06 凸版印刷株式会社 インターポーザ、半導体装置及び半導体装置の製造方法
JP2020182006A (ja) * 2016-06-01 2020-11-05 凸版印刷株式会社 ガラス回路基板

Also Published As

Publication number Publication date
EP2846615A1 (en) 2015-03-11
TWI524831B (zh) 2016-03-01
TW201401963A (zh) 2014-01-01
CN103843471A (zh) 2014-06-04
EP2846615A4 (en) 2016-05-11
JP2015122545A (ja) 2015-07-02
KR20140065473A (ko) 2014-05-29
US20140290997A1 (en) 2014-10-02
JPWO2013161527A1 (ja) 2015-12-24
KR101562486B1 (ko) 2015-10-21

Similar Documents

Publication Publication Date Title
KR101562486B1 (ko) 다층배선기판 및 그 제조방법
US8299366B2 (en) Wiring board and method for manufacturing the same
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP4119205B2 (ja) 多層配線基板
US8710374B2 (en) Printed wiring board with reinforced insulation layer and manufacturing method thereof
US9538642B2 (en) Wiring board and method for manufacturing the same
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
KR101408549B1 (ko) 프린트 배선판
WO2013161181A1 (ja) 多層配線基板
JP5221887B2 (ja) 配線基盤の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2010123829A (ja) プリント配線板とその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP5432800B2 (ja) 配線基板の製造方法
JP5289241B2 (ja) 配線基板およびその製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP5565951B2 (ja) 配線基板およびその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP2007150111A (ja) 配線基板
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13780895

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013780895

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013780895

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14351763

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147011033

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2014512445

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE