JP2016219478A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2016219478A
JP2016219478A JP2015099629A JP2015099629A JP2016219478A JP 2016219478 A JP2016219478 A JP 2016219478A JP 2015099629 A JP2015099629 A JP 2015099629A JP 2015099629 A JP2015099629 A JP 2015099629A JP 2016219478 A JP2016219478 A JP 2016219478A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
conductor
wiring board
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015099629A
Other languages
English (en)
Inventor
公輔 池田
Kosuke Ikeda
公輔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015099629A priority Critical patent/JP2016219478A/ja
Priority to US15/153,884 priority patent/US9775237B2/en
Publication of JP2016219478A publication Critical patent/JP2016219478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

【課題】従来よりも導体層からのビア導体の剥離を抑え、ビア導体と導体層との接続の信頼性を向上することが可能な配線基板及びその製造方法の提供を目的とする。
【解決手段】本発明の配線基板10では、第1及び第2の絶縁樹脂層21,23のそれぞれが、支持絶縁層29とその下方の被覆絶縁層28とからなる二層構造になっていて、支持絶縁層29上に第1導体層22又は第2導体層23が形成されると共に、被覆絶縁層28がその下の導体回路層12又は第1導体層22を覆っている。また、被覆絶縁層28は支持絶縁層29よりも無機フィラー含有率が大きくなっていて熱膨張率が小さくなっている。
【選択図】図1

Description

本発明は、コア基板に導体層と絶縁樹脂層とが交互に積層されている配線基板及びその製造方法に関する。
この種の配線基板には、絶縁樹脂層を貫通して上下の導体層を接続するビア導体が設けられている(例えば、特許文献1参照)。
特開2001−345560(図1)
上述した従来の配線基板においては、熱変形によりビア導体が導体層から剥離してしまうことが考えられる。
本発明は、上記事情に鑑みてなされたもので、従来よりも導体層からのビア導体の剥離を抑え、ビア導体と導体層との接続の信頼性を向上することが可能な配線基板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項1に係る発明は、コア基板と、前記コア基板に交互に積層される導体層及び絶縁樹脂層と、前記絶縁樹脂層として設けられ、上面に前記導体層が積層される支持絶縁層と、前記支持絶縁層の下方に重ねられてその下の導体層を被覆しかつ上面に導体層が積層されていない被覆絶縁層と、からなる二層絶縁層と、前記二層絶縁層を貫通して上下の前記導体層を接続するビア導体と、を有する配線基板であって、前記被覆絶縁層と前記支持絶縁層とには、前記被覆絶縁層の熱膨張率が前記支持絶縁層の熱膨張率よりも小さくなりかつそれらの差が30ppm/℃以下となるように、異なる含有率で無機フィラーがそれぞれ含有され、前記被覆絶縁層の無機フィラーの含有率は、65〜85質量%であり、前記被覆絶縁層は前記支持絶縁層よりも厚い。
本発明の第1実施形態に係る配線基板の側断面図 配線基板の平断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 配線基板の製造工程を示す側断面図 変形例に係る配線基板の側断面図 変形例に係る配線基板の側断面図
[第1実施形態]
以下、本発明の第1実施形態を図1〜図9に基づいて説明する。図1に示すように、本実施形態の配線基板10は、コア基板11の表裏の両面にビルドアップ層20,20を積層してなる。コア基板11は、絶縁性部材で構成され、その表側面であるF面11Fと裏側面であるS面11Sとには、導体回路層12(本発明の「導体層」に相当する)がそれぞれ形成されている。
コア基板11には、導電用貫通孔14が形成されている。導電用貫通孔14は、コア基板11のF面11F及びS面11Sの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔14A,14Aの小径側端部を互いに連通させた中間括れ形状をなしている。導電用貫通孔14内にはめっきが充填されてスルーホール導電導体15が形成され、そのスルーホール導電導体15によってF面11Fの導体回路層12とS面11Sの導体回路層12との間が接続されている。
コア基板11のF面11F側のビルドアップ層20も、S面11S側のビルドアップ層20も共に、コア基板11側から順番に、第1絶縁樹脂層21、第1導体層22、第2絶縁樹脂層23、第2導体層24を積層してなり、第2導体層24上には、ソルダーレジスト層25が積層されている。なお、第1絶縁樹脂層21及び第2絶縁樹脂層23が本発明の「二層絶縁層」に相当する。
ソルダーレジスト層25には、複数のパッド用孔が形成され、第2導体層24の一部がパッド用孔内に位置してパッドになっている。配線基板10全体の表側面であるF面10Fにおいては、複数のパッドが、中パッド26A群と小パッド26C群とからなり、小パッド26C群が行列状に並べられ、その回りを中パッド26A群が枠状に並べられて囲んでいる。一方、配線基板10全体の裏側面であるS面10Sのパッドは、中パッド26Aより大きな大パッド26Bになっている。
第1絶縁樹脂層21及び第2絶縁樹脂層23には、それぞれ複数のビアホール21H,23Hが形成され、それらビアホール21H,23Hは、共にコア基板11側に向かって徐々に縮径したテーパー状になっている。これらビアホール21H,23H内にめっきが充填されて複数のビア導体21D,23Dが形成されている。そして、第1絶縁樹脂層21のビア導体21Dによって、導体回路層12と第1導体層22との間が接続され、第2絶縁樹脂層23のビア導体23Dによって、第1導体層22と第2導体層24との間が接続されている。なお、第1及び第2の導体層22,24においては、配線パターンの最小幅W及び配線パターン間の最小距離Hがともに15μm以下となっている(図2参照)。また、ビア導体21Dのうち下方の導体回路層12との接続部分(いわゆる、ビア底)及びビア導体23Dのうち下方の第1導体層22との接続部分の径が共に50μm以下となっている。
さて、図1に示すように、本実施形態の配線基板10では、第1絶縁樹脂層21と第2絶縁樹脂層23とのそれぞれが、支持絶縁層29と支持絶縁層29より厚い被覆絶縁層28とからなる二層構造になっている。具体的には、支持絶縁層29の厚みは被覆絶縁層28の厚みの15〜50%となっていて、第1及び第2の絶縁樹脂層21,23それぞれにおけるコア基板11側に被覆絶縁層28が配され、外側に支持絶縁層29が配されている。各支持絶縁層29には上面に第1導体層22又は第2導体層24がそれぞれ形成されている。これら支持絶縁層29の上面は粗化面となっている。また、第1絶縁樹脂層21の被覆絶縁層28は、コア基板11上の導体回路層12を覆っていて、第2絶縁樹脂層23の被覆絶縁層28は、第1絶縁樹脂層21の支持絶縁層29上の第1導体層22を覆っている。
被覆絶縁層28及び支持絶縁層29は共に、シリカ、アルミナ又はムライト等の無機フィラーを含有している絶縁樹脂により構成されている。ここで、一般的に絶縁樹脂においては、無機フィラーの含有率が大きくなる程、熱膨張率が小さくなる。本実施形態では、支持絶縁層29の無機フィラー含有率が42wt%、熱膨張率が39ppm/℃になっているのに対し、被覆絶縁層28の無機フィラー含有率が77wt%、熱膨張率が12ppm/℃となっている。つまり、支持絶縁層29の無機フィラーの含有率は、被覆絶縁層28の熱膨張率が支持絶縁層29の熱膨張率よりも小さくかつその差が30ppm/℃以下となる程度の含有率になっている。
また、導体の熱膨張率は16.8ppm/℃である。つまり、ビア導体21D,23Dの熱膨張率と被覆絶縁層28の熱膨張率との差が10ppm/℃以下となっていると共に、ビア導体21D,23D及び導体層22,24の熱膨張率と被覆絶縁層28の熱膨張率との差(16.8−12=4.8ppm/℃)が、ビア導体21D,23D及び導体層22,24の熱膨張率と支持絶縁層29の熱膨張率との差(39−16.8=22.2ppm/℃)の1/2以下となっている。
また、支持絶縁層29内の無機フィラーの平均粒径は0.5μmであり、支持絶縁層29の誘電正接tanδ(絶縁体内部での電気エネルギー損失を示す)は0.017である一方、被覆絶縁層28内の無機フィラーの平均粒径は1.0μmであり、被覆絶縁層28の誘電正接tanδは0.0093となっている。なお、被覆絶縁層28及び支持絶縁層29には共にガラスクロスは含有されていない。
本実施形態の配線基板10は、以下のようにして製造される。
(1)図3(A)に示すように、コア基板11としてエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされているものが用意される。
(2)図3(B)に示すように、コア基板11にF面11F側から例えばCO2レーザが照射されて導電用貫通孔14(図1参照)を形成するためのテーパー孔14Aが穿孔される。
(3)図3(C)に示すように、コア基板11のS面11Sのうち前述したF面11F側のテーパー孔14Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Aが穿孔され、それらテーパー孔14A,14Aから導電用貫通孔14が形成される。
(4)無電解めっき処理が行われ、銅箔11C上と導電用貫通孔14の内面に無電解めっき膜(図示せず)が形成される。
(5)図4(A)に示すように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。
(6)電解めっき処理が行われ、図4(B)に示すように、電解めっきが導電用貫通孔14内に充填されてスルーホール導電導体15が形成されると共に、銅箔11C上の無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分に電解めっき膜34が形成される。
(7)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔11Cが除去され、図4(C)に示すように、残された電解めっき膜34、無電解めっき膜及び銅箔11Cにより、コア基板11のF面11F上に導体回路層12が形成されると共に、コア基板11のS面11S上に導体回路層12が形成される。そして、F面11Fの導体回路層12とS面11Sの導体回路層12とがスルーホール導電導体15によって接続された状態になる。
(8)図5(A)に示すように、コア基板11の表裏の導体回路層12,12上に、第1絶縁樹脂層21として、被覆絶縁層28と支持絶縁層29とが一体になった絶縁シート30が、被覆絶縁層28側を下にして積層されてから加熱プレスされる。その際、コア基板11上の導体回路層12,12同士の間が被覆絶縁層28にて埋められる。
(9)薬液により支持絶縁層29の上面が粗化される。
(10)図5(B)に示すように、コア基板11の表裏の両側の第1絶縁樹脂層21,21にCO2レーザが照射されて、複数のビアホール21Hが形成される。それら複数のビアホール21Hの一部のビアホール21Hは、導体回路層12上に配置される。
(11)無電解めっき処理が行われ、第1絶縁樹脂層21,21上と、ビアホール21H,21H内とに無電解めっき膜(図示せず)が形成される。
(12)図5(C)に示すように、無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。
(13)電解めっき処理が行われ、図6(A)に示すように、めっきがビアホール21H,21H内に充填されてビア導体21D,21Dが形成され、さらには、第1絶縁樹脂層21,21上の無電解めっき膜(図示せず)のうちめっきレジスト40から露出している部分に電解めっき膜39,39が形成される。
(14)めっきレジスト40が剥離されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)が除去され、図6(B)に示すように、残された電解めっき膜39及び無電解めっき膜により、コア基板11の表裏の各第1絶縁樹脂層21上に第1導体層22が形成される。そして、コア基板11の表裏の各第1導体層22の一部と導体回路層12とがビア導体21Dによって接続された状態になる。
(15)上記した(8)〜(14)と同様の処理により、図7に示すように、コア基板11の表裏の各第1導体層22上に第2絶縁樹脂層23と第2導体層24とが形成されて、各第2導体層24の一部と第1導体層22とがビア導体23Dによって接続された状態になる。
(16)図8に示すように、コア基板11の表裏の各第2導体層24上にソルダーレジスト層25,25が積層される。
(17)図9に示すように、コア基板11の表裏のソルダーレジスト層25,25の所定箇所にパッド用孔が形成され、コア基板11の表裏の各第2導体層24のうちパッド用孔から露出した部分がパッド26になる。
(18)パッド26上に、ニッケル層、パラジウム層、金層の順に積層されて図1に示した金属膜41が形成される。以上で配線基板10が完成する。但し、金属膜41は上記のNi/Pd/Auだけに限らず、Ni/Au、Snでも良いし、金属膜41の代わりにOSP膜を形成しても良い。
本実施形態の配線基板10の構造及び製造方法に関する説明は以上である。次に配線基板10の使用例と作用効果とを説明する。本実施形態の配線基板10は、例えば、F面10F側のパッド26上に、半田バンプ(図示せず)が形成されて、その上にCPU等が搭載されて半田付けされると共に、S面10S側のパッド26がマザーボードのパッドと半田付けされることで使用される。このとき、一部では、CPUのパッドとマザーボードのパッドとが配線基板10のビア導体21D,23Dを介して接続される。
ここで、例えば、第1絶縁樹脂層21の熱膨張率が大きい(第1絶縁樹脂層21の熱膨張率と導体の熱膨張率との差が大きい)と、ビア導体21D(特に最小径となるビア底部分)にかかる熱応力が大きくなり、ビア導体21Dがその下方の導体回路層12から剥離しやすくなるという問題が生じると考えられる。これに対し、本実施形態の配線基板10では、第1絶縁樹脂層21のうちの被覆絶縁層28、即ち、導体回路層12の上面やビア導体21Dのビア底の周辺を覆う部分の熱膨張率が小さく(被覆絶縁層28の熱膨張率と導体の熱膨張率との差が小さく)なっているので、ビア導体21Dが第1絶縁樹脂層21の熱膨張の影響を受けて導体回路層12から剥離することを防ぐことができ、ビア導体21Dと導体回路層12との接続の信頼性を向上することができる。同様に、第1導体層22とビア導体23Dとの接続の信頼性も向上する。
ところで、第1及び第2の絶縁樹脂層21,23を、熱膨張率の小さい被覆絶縁層28のみにより形成すると、第1及び第2の絶縁樹脂層21,23全体に亘って無機フィラーの含有率が大きくなる。この場合、第1及び第2の絶縁樹脂層21,23の表面にも無機フィラーが多く存在することとなるが、無機フィラー上にはめっきレジスト40が接着しにくいため、第1及び第2の絶縁樹脂層21,23上のめっきレジスト40を緻密にすることが困難となり、配線パターンを密(ファイン)にすることができなくなる。
これに対し、本実施形態の配線基板10では、第1絶縁樹脂層21及び第2絶縁樹脂層23が、熱膨張率が比較的小さい(無機フィラーの含有率が大きい)被覆絶縁層28と、熱膨張率が比較的大きい(無機フィラーの含有率が小さい)支持絶縁層29との二層構造になっている。そして、それらのうち無機フィラーの含有率が小さい支持絶縁層29に導体層22,24が形成されるため、めっきレジスト40の形成時にアンカー効果が得られ、めっきレジスト40を緻密にすることができ、配線パターンを密(ファイン)にすることができる。これにより、第1及び第2の導体層22,24における配線パターンの最小幅W及び配線パターン間の最小距離Hを15μm以下にすることができる。
また、支持絶縁層29内の無機フィラーの平均粒径が被覆絶縁層28内の無機フィラーの平均粒径よりも小さくなっているため、めっきレジスト40の第1及び第2の絶縁樹脂層21,23への接着性をより高めることができる。さらに、支持絶縁層29の上面が粗化面となっているため、めっきレジスト40の形成時にアンカー効果がより強まり、めっきレジスト40を緻密にすることが容易となる。また、導体層22,24の支持絶縁層29への固定強度も高まる。
また、第1及び第2の絶縁樹脂層21,23の熱膨張率が大きいと加熱による膨張と冷却による収縮とにより配線基板10全体が反ってしまうことが考えられるが、第1及び第2の絶縁樹脂層21,23が熱膨張率の比較的小さい被覆絶縁層28を有していることにより、第1及び第2の絶縁樹脂層21,23全体の熱膨張率が小さくなり、配線基板10全体の反りを抑えることもできる。
また、本実施形態の配線基板10では、配線パターンの上面と側面とが、支持絶縁層29よりも誘電正接tanδが小さい被覆絶縁層28に覆われているため、配線パターンが支持絶縁層29のみにより覆われている構成よりも電気エネルギー損失を少なくすることができる。
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態では、熱伝導率の大小が無機フィラー含有率の大小により異なっていたが、例えば、無機フィラーの含有率を同じにして、樹脂の種類により熱伝導率の大小を異ならせる構成であってもよい。
(2)上記実施形態では、被覆絶縁層28と支持絶縁層29とが一体となった絶縁シート30を積層する構成であったが、被覆絶縁層28と支持絶縁層29とを一層ずつ別個に積層する構成であってもよい。
(3)上記実施形態では、被覆絶縁層28の無機フィラー含有率が77wt%で、支持絶縁層29の無機フィラー含有率が42wt%であったが、これに限られるものではない。なお、被覆絶縁層28の無機フィラー含有率を65〜85wt%とし、支持絶縁層29の無機フィラー含有率を30〜50wt%とすることが好ましい。
好ましい
(4)上記実施形態では、コア基板11の表裏にそれぞれ積層されている絶縁樹脂層が2層ずつであったが、1層ずつであってもよいし、3層以上ずつであってもよい。
(5)上記実施形態では、第1及び第2の絶縁樹脂層21,23の全てが被覆絶縁層28と支持絶縁層29とからなる二層構造になっていたが、一部のみが二層構造になっている構成であってもよい。
(6)上記実施形態では、コア基板11に何も収容されていなかったが、図10に示すように、コア基板11にキャビティ16が形成され、そのキャビティ16に、例えば金属ブロック17が収容される構成であってもよい。また、図11に示すように、コア基板11にキャビティ16が複数形成され、それらキャビティ16に、金属ブロック17と共に積層セラミックコンデンサ18等の電子部品が収容される構成であってもよい。
10 配線基板
11 コア基板
12 導体回路層(導体層)
21 第1絶縁樹脂層(二層絶縁層)
21D ビア導体
22 第1導体層(導体層)
23 第2絶縁樹脂層(二層絶縁層)
28 被覆絶縁層
29 支持絶縁層

Claims (13)

  1. コア基板と、
    前記コア基板に交互に積層される導体層及び絶縁樹脂層と、
    前記絶縁樹脂層として設けられ、上面に前記導体層が積層される支持絶縁層と、前記支持絶縁層の下方に重ねられてその下の導体層を被覆しかつ上面に導体層が積層されていない被覆絶縁層と、からなる二層絶縁層と、
    前記二層絶縁層を貫通して上下の前記導体層を接続するビア導体と、を有する配線基板であって、
    前記被覆絶縁層と前記支持絶縁層とには、前記被覆絶縁層の熱膨張率が前記支持絶縁層の熱膨張率よりも小さくなりかつそれらの差が30ppm/℃以下となるように、異なる含有率で無機フィラーがそれぞれ含有され、
    前記被覆絶縁層の無機フィラーの含有率は、65〜85質量%であり、
    前記被覆絶縁層は前記支持絶縁層よりも厚い。
  2. 請求項1に記載の配線基板であって、
    前記被覆絶縁層に含まれる前記無機フィラーの平均粒径は、前記支持絶縁層に含まれる前記無機フィラーの平均粒径よりも大きい。
  3. 請求項1又は2に記載の配線基板であって、
    前記支持絶縁層の上面は粗化されている。
  4. 請求項1乃至3の何れか1の請求項に記載の配線基板であって、
    前記被覆絶縁層と前記支持絶縁層とはフィルム状に一体形成された状態で積層されている。
  5. 請求項1乃至4の何れか1の請求項に記載の配線基板であって、
    前記被覆絶縁層の誘電正接は、前記支持絶縁層の誘電正接よりも小さく、かつ、0.01以下である。
  6. 請求項1乃至5の何れか1の請求項に記載の配線基板であって、
    前記支持絶縁層の上面に形成される前記導体層における配線パターンの最小幅及び前記配線パターン間の最小距離がともに15μm以下である。
  7. 請求項1乃至6の何れか1の請求項に記載の配線基板であって、
    前記ビア導体の熱膨張率と前記被覆絶縁層の熱膨張率との差が10ppm/℃以下である。
  8. 請求項1乃至7の何れか1の請求項に記載の配線基板であって、
    前記ビア導体のうち下方の前記導体層との接続部分の径が50μm以下である。
  9. 請求項1乃至8の何れか1の請求項に記載の配線基板であって、
    前記コア基板に形成されるキャビティに金属ブロックが収容されている。
  10. 請求項1乃至9の何れか1の請求項に記載の配線基板であって、
    前記ビア導体及び前記導体層の熱膨張率と前記被覆絶縁層の熱膨張率との差が、前記ビア導体及び前記導体層の熱膨張率と前記支持絶縁層の熱膨張率との差の1/2以下である。
  11. 請求項1乃至10の何れか1の請求項に記載の配線基板であって、
    前記ビア導体は、前記コア基板側へ向かうにつれて徐々に縮径している。
  12. コア基板に導体層と絶縁樹脂層とを交互に積層することと、
    前記絶縁樹脂層として、上面に前記導体層が積層される支持絶縁層と、前記支持絶縁層の下方に重ねられてその下の導体層を被覆しかつ上面に導体層が積層されていない被覆絶縁層と、からなる二層絶縁層を積層することと、
    上下の導体層を、前記二層絶縁層を貫通するビア導体により接続することと、を行う配線基板の製造方法であって、
    前記被覆絶縁層と前記支持絶縁層とに、前記被覆絶縁層の熱膨張率が前記支持絶縁層の熱膨張率よりも小さくなりかつそれらの差が30ppm/℃以下となるように、異なる含有率で無機フィラーをそれぞれ含有することと、
    前記被覆絶縁層の無機フィラーの含有率を、65〜85質量%とすることと、
    前記被覆絶縁層を前記支持絶縁層よりも厚くすることと、を行う。
  13. 請求項12に記載の配線基板の製造方法であって、
    前記二層絶縁層の積層を、前記被覆絶縁層と前記支持絶縁層とがフィルム状に一体形成されている絶縁シートを積層することにより行う。
JP2015099629A 2015-05-15 2015-05-15 配線基板及びその製造方法 Pending JP2016219478A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015099629A JP2016219478A (ja) 2015-05-15 2015-05-15 配線基板及びその製造方法
US15/153,884 US9775237B2 (en) 2015-05-15 2016-05-13 Wiring substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015099629A JP2016219478A (ja) 2015-05-15 2015-05-15 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016219478A true JP2016219478A (ja) 2016-12-22

Family

ID=57277463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015099629A Pending JP2016219478A (ja) 2015-05-15 2015-05-15 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9775237B2 (ja)
JP (1) JP2016219478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449210B2 (ja) 2020-09-28 2024-03-13 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP6660850B2 (ja) * 2016-08-05 2020-03-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
JP2019207979A (ja) * 2018-05-30 2019-12-05 イビデン株式会社 プリント配線板
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
US11688668B2 (en) 2019-12-31 2023-06-27 At&S (China) Co. Ltd. Component carrier with low shrinkage dielectric material
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047324A1 (fr) * 2001-11-30 2003-06-05 Ajinomoto Co., Inc. Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche
JP2004123874A (ja) * 2002-10-01 2004-04-22 Nippon Steel Chem Co Ltd フィルム形成用樹脂組成物及びフィルム状接着剤
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
WO2013161527A1 (ja) * 2012-04-26 2013-10-31 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2014013854A (ja) * 2012-07-05 2014-01-23 Ajinomoto Co Inc 支持体付き樹脂シート
JP2014204005A (ja) * 2013-04-05 2014-10-27 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4389788B2 (ja) * 2002-12-27 2009-12-24 日本電気株式会社 シート材及び配線板
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP5422427B2 (ja) * 2010-02-08 2014-02-19 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
JP5307298B2 (ja) * 2010-08-31 2013-10-02 京セラ株式会社 配線基板およびその実装構造体
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047324A1 (fr) * 2001-11-30 2003-06-05 Ajinomoto Co., Inc. Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche
JP2004123874A (ja) * 2002-10-01 2004-04-22 Nippon Steel Chem Co Ltd フィルム形成用樹脂組成物及びフィルム状接着剤
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
WO2013161527A1 (ja) * 2012-04-26 2013-10-31 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2014013854A (ja) * 2012-07-05 2014-01-23 Ajinomoto Co Inc 支持体付き樹脂シート
JP2014204005A (ja) * 2013-04-05 2014-10-27 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449210B2 (ja) 2020-09-28 2024-03-13 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20160338195A1 (en) 2016-11-17
US9775237B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
JP2016219478A (ja) 配線基板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9554462B2 (en) Printed wiring board
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2014175485A (ja) 配線板及びその製造方法
JP6226168B2 (ja) 多層配線板
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
JP2018026392A (ja) 配線板及びその製造方法
JP2018018936A (ja) 配線基板
JP2014033169A (ja) プリント回路基板の製造方法
JPWO2010058443A1 (ja) 配線基板及び配線基板の製造方法
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
JP2010123829A (ja) プリント配線板とその製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2007115809A (ja) 配線基板
JP2013080823A (ja) プリント配線板及びその製造方法
JP5623364B2 (ja) 配線基板、実装構造体および電子装置
JP2004207338A (ja) 配線基板
JP2016009763A (ja) 多層プリント配線板およびその製造方法
JP2014222733A (ja) プリント配線板およびその製造方法
JP2004128481A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190612