JP2015008261A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2015008261A
JP2015008261A JP2013157267A JP2013157267A JP2015008261A JP 2015008261 A JP2015008261 A JP 2015008261A JP 2013157267 A JP2013157267 A JP 2013157267A JP 2013157267 A JP2013157267 A JP 2013157267A JP 2015008261 A JP2015008261 A JP 2015008261A
Authority
JP
Japan
Prior art keywords
resin layer
conductor
via hole
wiring board
lower wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013157267A
Other languages
English (en)
Inventor
湯川 英敏
Hidetoshi Yugawa
英敏 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2013157267A priority Critical patent/JP2015008261A/ja
Priority to CN201410219504.2A priority patent/CN104219877A/zh
Priority to TW103117879A priority patent/TW201513749A/zh
Priority to US14/285,733 priority patent/US9237649B2/en
Priority to KR1020140064138A priority patent/KR20140139988A/ko
Publication of JP2015008261A publication Critical patent/JP2015008261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Abstract

【課題】ビア導体とこれに接続された下層の配線導体との間の電気的接続信頼性の高い配線基板を提供すること。【解決手段】下層の配線導体1と、下層の配線導体1上に積層されており、下層の配線導体1を底面とするビアホール5を有する上層の絶縁層2と、下層の配線導体1に接続されてビアホール5内を充填するビア導体3とを具備して成る配線基板10において、上層の絶縁層2は、下層の配線導体1上に積層された第1樹脂層2aと、第1樹脂層2a上に積層された第2樹脂層2bとから成り、ビアホール5は、第1樹脂層2aと第2樹脂層2bとの境界に、ビアホール5の内壁が全周にわたり水平方向に凹む環状の溝部5aを有し、溝部5a内にビア導体5が食い込んで充填されている。【選択図】図1

Description

本発明は、ビアホールを有する配線基板およびその製造方法に関するものである。
図3に示すように、下層の配線導体11と上層の絶縁層12の上面に形成された上層の配線導体14とを、上層の絶縁層12を貫通するビア導体13により電気的に接続して成る配線基板20が知られている。なお、ビア導体13は、上層の絶縁層12に設けたビアホール15内をめっき導体により充填することにより形成されている。
近時、このような配線基板においては、微細配線化が進んでいる。そのため、ビア導体13の直径が40μm以下の小さいものが要求されるようになってきている。しかしながら、ビア導体13の直径が40μm以下の小さなものとなってくると、ビア導体13と下層の配線導体11との接続面積も狭くなり、両者間の接続強度が低いものとなる。そのため、例えば配線基板20に部品を実装する時の熱や部品が作動時に発生する熱が繰り返し加えられると、絶縁層12とビア導体13との熱膨張係数の差に起因する熱応力により、ビア導体13と下層の配線導体11との間にクラックが発生し、遂にはビア導体13と下層の配線導体11との間の電気的な接続が損なわれて配線基板として機能しなくなってしまうという問題が発生する。
特開2002−252436号公報
本発明は、ビア導体とこれに接続された下層の配線導体との間の電気的接続信頼性の高い配線基板を提供することを目的とする。
本発明の配線基板は、下層の配線導体と、該下層の配線導体上に積層されており、該下層の配線導体を底面とするビアホールを有する上層の絶縁層と、前記下層の配線導体に接続されて前記ビアホール内を充填するビア導体とを具備して成る配線基板において、前記上層の絶縁層は、前記下層の配線導体上に積層された第1樹脂層と、該第1樹脂層上に積層された第2樹脂層とから成り、前記ビアホールは、前記第1樹脂層と第2樹脂層との境界に、該ビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を有し、該溝部内に前記ビア導体が食い込んで充填されていることを特徴とするものである。
また、本発明の配線基板の製造方法は、下層の配線導体上に、無機絶縁フィラーの含有量が高い第1樹脂層と前記無機絶縁フィラーの含有率が低い第2樹脂層とを積層して該第1および第2樹脂層から成る上層の絶縁層を形成する工程と、該上層の絶縁層に上面側からレーザを照射して前記下層の配線導体を底面とするビアホールを形成するとともに、前記照射の途中で前記レーザの一部を前記第1樹脂層で反射させて前記ビアホール周辺の前記第1樹脂層と前記第2樹脂層との境界に侵入させることにより、該ビアホール内壁の前記第1樹脂層と前記第2樹脂層との境界に前記ビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を形成する工程と、前記ビアホール内にビア導体を、前記溝部内に食い込んだ状態で充填する工程と、を含むことを特徴とするものである。
本発明の配線基板によれば、ビアホールは、上層の絶縁層を構成する第1樹脂層と第2樹脂層との境界にビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を有し、その溝部内にビア導体が食い込んで充填されていることから、ビア導体の溝部内に食い込んだ部分が楔となってビア導体がビアホール内に強固に係止される。したがって、上層の絶縁層とビア導体との熱膨張係数の差に起因する熱応力が配線基板に繰り返し加わったとしても、ビア導体とこれに接続された下層の配線導体との間にクラックが発生することを有効に防止することができる。その結果、ビア導体とこれに接続された下層の配線導体との間の電気的接続信頼性に優れる配線基板を提供することができる。
また、本発明の配線基板の製造方法によれば、上層の絶縁層を、無機絶縁フィラーの含有量が高い第1樹脂層と前記無機絶縁フィラーの含有率が低い第2樹脂層とを順次積層することにより形成し、次に、上層の絶縁層に上面側からレーザを照射して下層の配線導体を底面とするビアホールを形成するとともに、レーザの照射の途中でレーザの一部を第1樹脂層で反射させてビアホール周辺の第1樹脂層と第2樹脂層との境界に侵入させることにより、ビアホール内壁の第1樹脂層と第2樹脂層との境界にビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を形成し、最後にビアホール内にビア導体を溝部内に食い込んだ状態で充填することから、ビア導体の溝部内に食い込んだ部分が楔となってビア導体がビアホール内に強固に係止される。したがって、上層の絶縁層とビア導体との熱膨張係数の差に起因する熱応力が繰り返し加わったとしても、ビア導体とこれに接続された下層の配線導体との間にクラックが発生することが有効に防止され、それによりビア導体とこれに接続された下層の配線導体との間の電気的接続信頼性に優れる配線基板を提供することができる。
図1は、本発明の配線基板の実施形態の一例を示す要部概略断面図である。 図2は、図1に示す配線基板の製造方法を説明するための工程毎の要部概略断面図である。 図3は、従来の配線基板を示す要部概略断面図である。
次に、本発明の配線基板の実施形態の一例を添付の図1を基に説明する。図1に示すように、本例の配線基板10は、下層の導体層1と、上層の絶縁層2と、ビア導体3と、上層の配線導体4とを有している。なお、ビア導体3と上層の配線導体4とは、互いに一体となっている。
下層の配線導体1は、例えば主として銅めっき層や銅箔から成る。この下層の配線導体1は、図示しない下層の絶縁層上に形成されている。下層の導体層1の厚みは例えば2〜50μm程度である。
上層の絶縁層2は、第1樹脂層2aと第2樹脂層2bとから成る。第1樹脂層2aは、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂または熱可塑性樹脂中にシリカ等の無機絶縁フィラーFを30〜80容量%程度含有して成る。無機絶縁フィラーFは、粒径が1〜4μm程度であり、球形であることが好ましい。第1樹脂層2aの厚みは下層の配線導体1上で3〜10μm程度である。また、第1樹脂層2aは、そのヤング率が5〜10GPaであることが好ましく、その熱膨張係数が0〜40ppm/℃(30〜150℃)であることが好ましい。
第2樹脂層2bは、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂または熱可塑性樹脂から成り、シリカ等の無機絶縁フィラーを含有していない。あるいは、シリカ等の無機絶縁フィラーを30量%未満含有している。第2樹脂層2bの厚みは1〜5μm程度である。また、第2樹脂層2bは、そのヤング率が0.5〜4GPaであることが好ましく、その熱膨張係数が50〜100ppm/℃(30〜150℃)であることが好ましい。
上層の絶縁層2には、下層の配線導体1を底面とするビアホール5が形成されている。ビアホール5は、下端の直径よりも上端の直径が大きい略逆円錐台形状であり、下端の直径が8〜40μm程度、上端の直径が10〜50μm程度である。さらに、ビアホール5は、第1樹脂層2aと第2樹脂層2bとの境界にビアホール5の内壁が全周にわたり水平方向に凹む環状の溝部5aを有している。溝部5aは、開口部の高さHが3〜10μm程度、凹みの深さDが2〜8μm程度であり、溝部5aの奥にいくに従って上下面の間隔が狭くなっている。
上層の絶縁層2のビアホール5内にはビア導体3が充填されており、さらにビア導体3上を含む上層の絶縁層2上には上層の配線導体4が被着されている。ビア導体3および上層の配線導体4は、互いに一体となっており、例えば主として銅めっき導体により形成されている。上層の配線導体4の厚みは上層の絶縁層2上で2〜8μm程度である。
ビア導体3は、ビアホール5内を隙間なく充填しており、その一部が溝部5a内に食い込んでいる。そのため、この食い込んだ部分が楔となってビアホール5内にビア導体3が強固に係止される。したがって、上層の絶縁層2とビア導体3との熱膨張係数の差に起因する熱応力が配線基板10に繰り返し加わったとしても、ビア導体3と下層の配線導体1との間にクラックが発生することを有効に防止することができる。その結果、ビア導体3と下層の配線導体1との間の電気的接続信頼性に優れる配線基板10を提供することができる。
なお、溝部5aの開口部の高さHが3μm未満の場合、溝部5a内にビア導体3を良好に食い込ませることが困難となり、逆に10μmを超える場合、そのような溝部5aを形成することが困難となる。したがって、溝部5aの開口部の高さHは3〜10μmの範囲が好ましい。また、溝部5aの深さDが2μm未満の場合、溝部5a内に食い込んだビア導体3による楔の効果が弱く、ビア導体3をビアホール5内に十分強固に係止することが困難となり、逆に8μmを超える場合、そのような溝部5aを形成することが困難となる。したがって、溝部5aの深さDは2〜8μmの範囲が好ましい。
さらに、第1樹脂層2aは、そのヤング率が5〜10GPaであり、その熱膨張係数が0〜40ppm/℃(30〜150℃)である場合、ビア導体3の底部をビアホール5内に強固に保持することが可能となり、ビア導体3と下層の配線導体1との間に大きな応力が発生したとしても、ビア導体3と下層の配線導体1との間に剥離が発生することを有効に防止することができる。さらに、第2樹脂層2bは、そのヤング率が0.5〜4GPaであると、ビア導体3の上部に応力が加わった場合に、その応力を第2樹脂層が弾性変形することにより良好に緩和することができる。したがって、第1絶縁層2aは、そのヤング率が5〜10GPaであり、その熱膨張係数が0〜40ppm/℃(30〜150℃)であることが好ましく、第2樹脂層2bは、そのヤング率が0.5〜4GPaであることが好ましい。
なお、第1絶縁層2aのヤング率5〜10GPaとするとともに、第2樹脂層2bのヤング率を0.5〜4GPaとするには、第1樹脂層2aおよび第2樹脂層2bに含有させる無機フィラーの含有量を調整することによりヤング率を調整する方法が採用される。この場合、無機フィラーの含有量を多くすれば、ヤング率が大きくなり、逆に無機フィラーの含有量を少なくすれば、ヤング率が小さくなる。また第1樹脂層2aの熱膨張係数を0〜40ppm/℃(30〜150℃)とするには、第1樹脂層2aに含有させる無機フィラーの含有量を調整することにより熱膨張係数を調整する方法が採用される。この場合、無機フィラーの含有量を多くすれば、第1樹脂層2aの熱膨張係数が小さくなり、無機フィラーの含有量を少なくすれば、第1樹脂層2aの熱膨張係数が大きくなる。
次に、上述した配線基板10の製造方法について添付の図2を基に説明する。まず、図2(a)に示すように、下層の配線導体1の上に、第1樹脂層2aおよび第2樹脂層2bから成る上層の絶縁層2を積層する。第1樹脂層2aは、上述したように、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂または熱可塑性樹脂中にシリカ等の無機絶縁フィラーFを30〜80容量%程度含有している。第1樹脂層2aは、そのヤング率が5〜10GPaであることが好ましく、その熱膨張係数が0〜40ppm/℃(30〜150℃)であることが好ましい。また、第2樹脂層2bは、第1絶縁層2a同様の樹脂中にシリカ等の無機絶縁フィラーFを含んでないか、あるいは30容量%未満含有している。第2樹脂層2bは、そのヤング率が0.5〜4GPaであることが好ましく、その熱膨張係数が50〜100ppm/℃(30〜150℃)であることが好ましい。
このような第1樹脂層2aおよび第2樹脂層2bは、例えば熱硬化性樹脂から成る場合であれば、無機絶縁フィラーFを30〜80容量%含有する未硬化または半硬化の熱硬化性樹脂シートと無機絶縁フィラーFを含有しないか、30容量%未満含有する未硬化または半硬化の熱硬化性樹脂シートとを準備し、これらの樹脂シートを順次積層した後、熱硬化させる方法が採用される。あるいは、これらの樹脂シートを予め互いに積層した積層樹脂シートを下層の配線導体1上に積層した後、熱硬化させる方法が採用される。
次に、図2(b)に示すように、上層の絶縁層2の上からレーザを照射して第2樹脂層2bにビアホール5の一部を穿孔するとともにレーザの一部を第1樹脂層2aで反射させて第1樹脂層2aと第2樹脂層2bとの境界に溝部5aを形成する。このとき、第1樹脂層2a中にはシリカから成る無機絶縁フィラーFが30〜80容量%含有されているので、この無機絶縁フィラーFに当たったレーザが横方向にも反射し、それが第1樹脂層2aと第2樹脂層2bとの境界に沿って侵入し、溝部5aが形成される。なお、第1樹脂層2aに含有される無機絶縁フィラーFの含有量が30容量%未満では、レーザの一部を第1樹脂層2aで十分に反射させることができずに第1樹脂層2aと第2樹脂層2bとの境界に溝部5aを良好に形成することが困難となる傾向にあり、逆に80容量%を超えると、第1樹脂層2aの加工性や強度が低いものとなる傾向にある。したがって、第1樹脂層2aに含有される無機絶縁フィラーFの含有量は、30〜80容量%の範囲が好ましい。また、第2樹脂層2bに無機絶縁フィラーが30容量%以上含まれていると、第2樹脂層2bでのレーザの反射が大きくなるので、第1樹脂層で反射されたレーザの一部を第1樹脂層2aと第2樹脂層2bとの境界に沿って侵入させにくくなり、溝部5aの形成が困難となる。したがって、第2樹脂層2bは、無機絶縁フィラーFを含まないか、あるいは30容量%未満含むことが好ましい。
引き続き、図2(c)に示すように、第1樹脂層2aにレーザを照射し、ビアホール5を形成する。このとき、レーザの一部は第1樹脂層2aで反射して散乱するものの、散乱したレーザは周囲の無機絶縁フィラーFにより反射して散乱を繰り返して弱められるので、第1樹脂層2aにおいては横方向に大きく拡散することはない。したがって第1樹脂層2aと第2樹脂層2bとの境界のみに溝部5aを有した状態で略逆円錐台形状のビアホール5が形成される。
次に、図2(d)に示すように、ビアホール5内をビア導体3で充填するとともに、ビア導体3上および上層の絶縁層2上に上層の配線導体4を形成する。なお、ビア導体3と上層の配線導体4とは、一体となっている。また、ビア導体3は、溝部5a内に食い込んだ状態でビアホール5内に充填されている。このように、ビアホール5内にビア導体3を溝部5a内に食い込んだ状態で充填することから、ビア導体3の溝部5a内に食い込んだ部分が楔となってビア導体3がビアホール5内に強固に係止される。したがって、上層の絶縁層2とビア導体3との熱膨張係数の差に起因する熱応力が繰り返し加わったとしても、ビア導体3と下層の配線導体1との間にクラックが発生することが有効に防止され、それによりビア導体3と下層の配線導体1との間の電気的接続信頼性に優れる配線基板10を提供することができる。
さらに、第1樹脂層2aは、そのヤング率が5〜10GPaであり、その熱膨張係数が0〜40ppm/℃(30〜150℃)である場合、ビア導体3の底部をビアホール5内に強固に保持することが可能となり、ビア導体3と下層の配線導体1との間に大きな応力が発生したとしても、ビア導体3と下層の配線導体1との間に剥離が発生することを有効に防止することができる。さらに、第2樹脂層2bは、そのヤング率が0.5〜4GPaであると、ビア導体3の上部に応力が加わった場合に、その応力を第2樹脂層が弾性変形することにより良好に緩和することができる。したがって、第1絶縁層2aは、そのヤング率が5〜10GPaであり、その熱膨張係数が0〜40ppm/℃(30〜150℃)であることが好ましく、第2樹脂層2bは、そのヤング率が0.5〜4GPaであることが好ましい。
なお、これらのビア導体3および上層の配線導体4は、主として銅めっき導体から成り、例えば、無電解めっき法やスパッタリング法によりビアホール5内および上層の絶縁層2の表面に厚みが0.05〜1μmの下地金属層を被着させ、その下地金属層上に電解めっき導体を析出させる方法により形成される。なお、下地金属層としては銅やニッケル、クロム、チタン等が好適に用いられる。また電解めっき導体としては銅が好適に用いられる。
1・・・下層の配線導体
2・・・上層の絶縁層
2a・・・第1樹脂層
2b・・・第2樹脂層
3・・・ビア導体
5・・・ビアホール
5a・・・ビアホールの溝部

Claims (4)

  1. 下層の配線導体と、該下層の配線導体上に積層されており、該下層の配線導体を底面とするビアホールを有する上層の絶縁層と、前記下層の配線導体に接続されて前記ビアホール内を充填するビア導体とを具備して成る配線基板において、前記上層の絶縁層は、前記下層の配線導体上に積層された第1樹脂層と、該第1樹脂層上に積層された第2樹脂層とから成り、前記ビアホールは、前記第1樹脂層と前記第2樹脂層との境界に、該ビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を有し、該溝部内に前記ビア導体が食い込んで充填されていることを特徴とする配線基板。
  2. 前記第1樹脂層は、そのヤング率が5〜10GPaであるとともに、その熱膨張係数が0〜40ppm/℃(30〜150℃)であり、前記第2樹脂層は、そのヤング率が0.5〜4GPaであることを特徴とする請求項1記載の配線基板。
  3. 下層の配線導体上に、無機絶縁フィラーの含有量が高い第1樹脂層と前記無機絶縁フィラーの含有率が低い第2樹脂層とを積層して該第1および第2樹脂層から成る上層の絶縁層を形成する工程と、該上層の絶縁層に上面側からレーザを照射して前記下層の配線導体を底面とするビアホールを形成するとともに、前記照射の途中で前記レーザの一部を第1樹脂層で反射させて前記ビアホール周辺の前記第1樹脂層と前記第2樹脂層との境界に侵入させることにより、該ビアホール内壁の前記第1樹脂層と前記第2樹脂層との境界に前記ビアホールの内壁が全周にわたり水平方向に凹む環状の溝部を形成する工程と、前記ビアホール内にビア導体を、前記溝部内に食い込んだ状態で充填する工程と、を含むことを特徴とする配線基板の製造方法。
  4. 前記第1樹脂層は、そのヤング率が5〜10GPaであるとともに、その熱膨張係数が0〜40ppm/℃(30〜150℃)であり、前記第2樹脂層は、そのヤング率が0.5〜4GPaであることを特徴とする請求項3記載の配線基板の製造方法。
JP2013157267A 2013-05-28 2013-07-30 配線基板およびその製造方法 Pending JP2015008261A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013157267A JP2015008261A (ja) 2013-05-28 2013-07-30 配線基板およびその製造方法
CN201410219504.2A CN104219877A (zh) 2013-05-28 2014-05-22 布线基板及其制造方法
TW103117879A TW201513749A (zh) 2013-05-28 2014-05-22 配線基板及其製造方法
US14/285,733 US9237649B2 (en) 2013-05-28 2014-05-23 Wiring board and method of manufacturing the same
KR1020140064138A KR20140139988A (ko) 2013-05-28 2014-05-28 배선 기판 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013111879 2013-05-28
JP2013111879 2013-05-28
JP2013157267A JP2015008261A (ja) 2013-05-28 2013-07-30 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015008261A true JP2015008261A (ja) 2015-01-15

Family

ID=51983846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013157267A Pending JP2015008261A (ja) 2013-05-28 2013-07-30 配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US9237649B2 (ja)
JP (1) JP2015008261A (ja)
KR (1) KR20140139988A (ja)
CN (1) CN104219877A (ja)
TW (1) TW201513749A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2019057590A (ja) * 2017-09-20 2019-04-11 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2020021928A (ja) * 2018-07-30 2020-02-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
JP2018014446A (ja) * 2016-07-22 2018-01-25 イビデン株式会社 ソルダーレジスト及びプリント配線板
JP6885800B2 (ja) * 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
CN107911935B (zh) * 2017-10-31 2020-05-15 广东和润新材料股份有限公司 一种具有加强筋的pcb板加工方法
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244125A (ja) * 1999-02-22 2000-09-08 Ibiden Co Ltd 多層ビルドアップ配線板及びその製造方法
JP2005044914A (ja) * 2003-07-25 2005-02-17 Cmk Corp プリント配線板とその製造方法
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2011009649A (ja) * 2009-06-29 2011-01-13 Kyocera Corp 電気配線基板および光モジュール
JP2011249785A (ja) * 2010-04-27 2011-12-08 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348990A (en) * 1963-12-23 1967-10-24 Sperry Rand Corp Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly
US6632512B1 (en) * 1999-11-10 2003-10-14 Ibiden Co., Ltd. Ceramic substrate
JP2002252436A (ja) 2001-02-23 2002-09-06 Asahi Kasei Corp 両面積層板およびその製造方法
TW521361B (en) * 2002-02-27 2003-02-21 Advanced Semiconductor Eng Bump process
US7385472B1 (en) * 2006-06-28 2008-06-10 Emc Corporation Multi-level printed circuit board interstitial vias
CN102934530A (zh) * 2010-06-04 2013-02-13 揖斐电株式会社 电路板的制造方法
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244125A (ja) * 1999-02-22 2000-09-08 Ibiden Co Ltd 多層ビルドアップ配線板及びその製造方法
JP2005044914A (ja) * 2003-07-25 2005-02-17 Cmk Corp プリント配線板とその製造方法
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2011009649A (ja) * 2009-06-29 2011-01-13 Kyocera Corp 電気配線基板および光モジュール
JP2011249785A (ja) * 2010-04-27 2011-12-08 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2019057590A (ja) * 2017-09-20 2019-04-11 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2020021928A (ja) * 2018-07-30 2020-02-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板

Also Published As

Publication number Publication date
KR20140139988A (ko) 2014-12-08
CN104219877A (zh) 2014-12-17
US20140353021A1 (en) 2014-12-04
US9237649B2 (en) 2016-01-12
TW201513749A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP2015008261A (ja) 配線基板およびその製造方法
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9363897B2 (en) Substrate with built-in electronic component
US9807874B2 (en) Wiring substrate, component embedded substrate, and package structure
US9230899B2 (en) Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
JP2012209553A (ja) プリント配線板
JPWO2013161527A1 (ja) 多層配線基板及びその製造方法
JP2011228676A (ja) 配線基板およびその実装構造体
JPWO2013150940A1 (ja) 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法
WO2011125506A1 (ja) 応力緩衝層及びその作製方法
JP2015170770A (ja) プリント配線板
JP2014127716A (ja) コア基板及びその製造方法、並びに電子部品内蔵基板及びその製造方法
TWI592295B (zh) 玻璃核心基板及其製造方法
JP2010062199A (ja) 回路基板
JP2017130581A (ja) プリント配線板
JP2015060981A (ja) プリント配線板
JP2007059689A (ja) ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法
US20140154463A1 (en) Substrate structure and manufacturing method thereof
JP2017103282A (ja) プリント配線板
JP5623364B2 (ja) 配線基板、実装構造体および電子装置
JP2014090079A (ja) プリント配線板
JP6586814B2 (ja) 配線基板及びその製造方法、並びに電子装置
JP2016051756A (ja) 多層プリント配線板およびその製造方法
KR102149797B1 (ko) 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220