JP2017130581A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2017130581A
JP2017130581A JP2016009881A JP2016009881A JP2017130581A JP 2017130581 A JP2017130581 A JP 2017130581A JP 2016009881 A JP2016009881 A JP 2016009881A JP 2016009881 A JP2016009881 A JP 2016009881A JP 2017130581 A JP2017130581 A JP 2017130581A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
post
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016009881A
Other languages
English (en)
Inventor
稲垣　靖
Yasushi Inagaki
靖 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016009881A priority Critical patent/JP2017130581A/ja
Priority to US15/412,277 priority patent/US10134693B2/en
Publication of JP2017130581A publication Critical patent/JP2017130581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 信頼性の高いプリント配線板の提供【解決手段】 実施形態のプリント配線板１０は半導体素子９０と半導体素子９０を収容する最下の樹脂絶縁層５０と最下の樹脂絶縁層上の第１導体層５８を有する。そして、最下の樹脂絶縁層を貫通する導体は導体ポスト３６と導体ポスト３６上の第１ビア導体６０ｆで形成される。さらに、実施形態のプリント配線板には、導体ポスト３６の下に金属ポスト４０を有する。【選択図】 図１

Description

本発明は、電子部品を内蔵するプリント配線板に関する。
特許文献１は、特許文献１の図１と図２に電子部品を樹脂層に内蔵する方法を開示している。特許文献１の図２（Ａ）によれば、２つの樹脂層を貫通し、導体層に至るスルーホールが形成されている。そして、特許文献１の図２（Ｂ）に示されるように、特許文献１はスルーホールの内部にめっき導体を形成している。
特開２０１０−８７０８５号公報
[特許文献１の課題]
特許文献１の図２（Ｂ）に示されるように、特許文献１は、スルーホールの内壁上のみにめっき導体を形成していて、スルーホールをめっき導体で充填していない。特許文献１のスルーホールの内壁上のみに形成されているめっき導体は特許文献１のスルーホール導体と称される。特許文献１のスルーホール導体は２つの樹脂層を貫通し、スルーホールの内壁上のみに形成されている。電子部品の熱膨張係数と特許文献１のスルーホール導体の熱膨張係数は大きく異なると考えられる。そのため、特許文献１の電子部品内蔵基板がヒートサイクルを受けると、特許文献１のスルーホール導体を介する接続信頼性が低くなると考えられる。
本発明に係るプリント配線板は、第１面と前記第１面と反対側の第２面とを有する最下の樹脂絶縁層と、前記最下の樹脂絶縁層の第２面側に埋まっていて、前記第１面を向く電極を有する電子部品と、上面と前記上面と反対側の下面を有し、前記上面が前記第１面を向くように、前記最下の樹脂絶縁層内に形成されている導体ポストと、前記第１面上に形成されている第１導体層と、前記最下の樹脂絶縁層に形成され、前記第１導体層と前記導体ポストの前記上面を接続する第１ビア導体と、前記最下の樹脂絶縁層に形成され、前記第１導体層と前記電極を接続する第２ビア導体と、前記最下の樹脂絶縁層の第２面から突出し、前記導体ポストの前記下面の下に形成される金属ポストと、を有する。
を有する
本発明の実施形態によれば、半導体素子等の電子部品を収容する最下の樹脂絶縁層の第１面側と第２面側が導体ポストと第１ビア導体を介して接続される。第１ビア導体の長さが短くなる。そのため、半導体素子を収容する最下の樹脂絶縁層の第１面側の導体と第２面側の導体との間の接続信頼性が高くなる。ポストが最下の樹脂絶縁層の第２面上、もしくは、第２面下に形成されると、バランスが悪くなる。ところが、実施形態のプリント配線板では最下の樹脂絶縁層の第２面上に導体ポストを有し、最下の樹脂絶縁層の第２面の下に金属ポストを有する。従って、プリント配線板の反りを小さくすることができる。
図１（Ａ）は本発明の第１実施形態に係るプリント配線板の断面図を示し、図１（Ｂ）は実施形態のプリント配線板の応用例の断面図を示し、図１（Ｃ）は高さＨＰ、ＨＳと差ｄ２を示す。 第１実施形態のプリント配線板の製造工程図。 第１実施形態のプリント配線板の製造工程図。 第１実施形態のプリント配線板の製造工程図。 第１実施形態のプリント配線板の製造工程図。 第１実施形態の各改変例のプリント配線板の断面図。 図７（Ａ）は本発明の第２実施形態に係るプリント配線板の断面図であり、図７（Ｂ）は第２実施形態のプリント配線板の平面図であり、図７（Ｃ）は第２実施形態の第１改変例のプリント配線板の断面図である。 図８（Ａ）と図８（Ｂ）はシールド構造の第３例を示し、図８（Ｃ）はシールド構造の第４例を示す。 図９（Ａ）は導体ポストの下面と導体ポスト用パッドを示す平面図であり、図９（Ｂ）は導体ポスト用パッドと最下のパッドを示す平面図であり、図９（Ｃ）は第１実施形態の第２改変例の中間基板の断面図であり、図９（Ｄ）はシールド構造の第５例の断面図であり、図９（Ｅ）は開口部を有するシールド構造を示し、図９（Ｆ）は第１のシールド層を示す。 第２実施形態のプリント配線板の製造工程図。
図１（Ａ）は、第１実施形態のプリント配線板１０の断面図を示す。
図１（Ａ）に示されるようにプリント配線板１０は、第１面Ｆと第１面と反対側の第２面Ｓとを有する最下の樹脂絶縁層５０と、最下の樹脂絶縁層５０の第２面Ｓ側に埋まっていて、第１面Ｆを向いている電極９２を有する半導体素子等の電子部品９０と、最下の樹脂絶縁層５０内に形成されている導体ポスト３６と、最下の樹脂絶縁層５０の第１面Ｆ上に形成されている第１導体層５８と、最下の樹脂絶縁層５０に形成され、第１導体層５８と導体ポスト３６を接続する第１ビア導体６０（６０ｆ）と、第１導体層５８と半導体素子９０の電極９２を接続する第２ビア導体６０（６０ｓ）とを有する。
導体ポスト３６は上面３６Ｔと上面３６Ｔと反対側の下面３６Ｂを有し、上面３６Ｔが第１面Ｆを向いている。導体ポスト３６の形状の例は円柱である。図１（Ａ）に示されるように、プリント配線板１０は、導体ポスト３６の直下に位置している金属ポスト４０を有する。
図１（Ａ）に示されるように、プリント配線板１０は、さらに、第２面下に第２導体層３４を有しても良い。第２導体層３４は第１面Ｆと対向している第３面Ｔと第３面Ｔと反対側の第４面Ｂとを有する。導体ポスト３６の下面３６Ｂと第３面Ｔが接する。図１（Ａ）では、第２導体層３４は最下の樹脂絶縁層５０に埋まっていて、第４面Ｂが第２面Ｓから露出している。第２導体層３４は、半導体素子９０を搭載するための導体（搭載用導体回路）３４Ｄを有する。第２導体層３４の内、導体ポスト３６の下面３６Ｂの下に形成されている導体は、導体ポスト３６用のパッド（導体ポスト用パッド）３４Ｐである。導体ポスト用パッド３４Ｐの形状は円柱である。図９（Ａ）は、導体ポスト用パッド３４Ｐと導体ポスト用パッド３４Ｐに直接接続している導体ポスト３６の下面３６Ｂを示している。図９（Ａ）は平面図である。実線は導体ポスト用パッド３４Ｐの外周を示し、点線は導体ポスト３６の下面３６Ｂの外周を示す。導体ポスト用パッド３４Ｐの外周は導体ポスト３６の下面３６Ｂの外周より外に位置している。導体ポスト用パッド３４Ｐの全外周は導体ポスト３６から露出する。
図１（Ａ）に示されるように、プリント配線板１０は、さらに、最下の樹脂絶縁層５０と第１導体層５８上に形成されている最上の樹脂絶縁層１５０と最上の樹脂絶縁層１５０上に形成されている最上の導体層１５８と最上の樹脂絶縁層１５０を貫通し、第１導体層５８と最上の導体層１５８を接続する最上のビア導体１６０を有してもよい。プリント配線板１０は、さらに、最上の樹脂絶縁層１５０と最上の導体層１５８上にソルダーレジスト層７０を有しても良い。ソルダーレジスト層７０は最上の導体層１５８を露出するための開口７２を有する。開口７２により露出される最上の導体層１５８はパッド７４として機能する。実施形態のプリント配線板は、最上の樹脂絶縁層１５０と最下の樹脂絶縁層１５０との間に樹脂絶縁層と樹脂絶縁層上の導体層と樹脂絶縁層を貫通するビア導体を有しても良い。
半導体素子等の電子部品９０は搭載用導体回路３４Ｄ上に導電性ペースト８０を介して搭載される。半導体素子９０は厚み９０Ｔを有する。厚み９０Ｔは半導体素子の裏面９０Ｂと電極９２の上面との間の距離である。厚み９０Ｔは５０μｍ以上、１５０μｍ以下である。半導体素子９０は高さＨＳを有する。高さＨＳの基準は第２面Ｓである。高さＨＳは第２面から電極９２の上面までの距離である。高さＨＳは５０μｍ以上、１５０μｍ以下である。導電性ペースト８０の例は、半田ペーストや銀ペーストである。導電性ペースト８０に高い熱伝導率を有する金属ペーストが用いられる。半導体素子からの熱が金属ペーストを介し外部に放出される。搭載用導体回路３４Ｄの第４面Ｂ上に放熱用のフィンを取り付けることができる。半導体素子の誤動作が防止される。
導体ポスト３６は、第２面Ｓから第１面Ｆに向かって延びていて、第１面Ｆを向いている上面３６Ｔと上面３６Ｔと反対側の下面３６Ｂを有する。下面３６Ｂは第２面Ｓを向いている。導体ポスト３６は長さｂを有する。長さｂは上面３６Ｔと下面３６Ｂとの間の距離である。長さｂは５０μｍ以上、２００μｍ以下である。下面３６Ｂと第２面Ｓとの間に距離Ｋ３が存在している。上面３６Ｔと第１面Ｆとの間に距離Ｋ１が存在している。距離Ｋ１は距離Ｋ３より大きい。距離Ｋ１は０より大きい。距離Ｋ３は０以上である。半導体素子９０の電極９２の上面と第１面Ｆとの間に距離Ｋ２が存在している。導体ポスト３６の直径ａは５０μｍ以上、２００μｍ以下である。導体ポスト３６は高さＨＰを有する。高さＨＰの基準は第２面Ｓである。高さＨＰは第２面Ｓから上面３６Ｔまでの距離である。高さＨＰは５０μｍ以上、１５０μｍ以下である。導体ポスト３６は半導体素子９０を囲んでいる。プリント配線板１０は少なくとも２列の導体ポスト３６を有することが好ましい。そして、半導体素子９０に最も近い列に属する導体ポスト３６中のグランド用の導体ポストの数は、半導体素子９０から最も遠い列に属する導体ポスト３６中のグランド用の導体ポストの数より多いことが好ましい。グランド用の導体ポストはグランドと電気的に繋がっている。半導体素子９０に最も近い列に属する全ての導体ポスト３６がグランド用の導体ポストであってもよい。半導体素子９０がシールドされる。
最下の樹脂絶縁層５０は最下の樹脂絶縁層５０の第１面Ｆから導体ポスト３６の上面３６Ｔに至る第１ビア導体６０（６０ｆ）用の開口５１ｆを有する。開口５１ｆは深さｆ１を有する。深さｆ１は距離Ｋ１と等しい。深さｆ１は５μｍ以上、５０μｍ以下である。
最下の樹脂絶縁層５０は最下の樹脂絶縁層５０の第１面Ｆから半導体素子の電極の上面に至る第２ビア導体６０（６０ｓ）用の開口５１ｓを有する。開口５１ｓは深さｆ２を有する。深さｆ２は距離Ｋ２と等しい。深さｆ２は５μｍ以上、５０μｍ以下である。
第１ビア導体６０（６０ｆ）は、図３（Ｄ）に示されるように、開口５１ｆ内に形成されている。従って、第１ビア導体６０ｆは長さｆ１を有する。長さｆ１と深さｆ１は等しい。第１ビア導体６０ｆは導体ポスト３６の上面３６Ｔに繋がっている。
第２ビア導体６０ｓは、図３（Ｄ）に示されるように、開口５１ｓ内に形成されている。従って、第２ビア導体６０ｓは長さｆ２を有する。長さｆ２と深さｆ２は等しい。第２ビア導体６０ｓは半導体素子９０の電極の上面に繋がっている。
第２導体層３４の第４面Ｂ下に金属ポスト４０が形成される。金属ポスト４０は、例えば、電解めっき膜からなるめっき層４４で形成されている。金属ポストの形状の例は円柱である。金属ポスト４０は、第４面Ｂに対向する上面４０Ｔと、上面と反対側の下面４０Ｂを有する。金属ポスト４０の下面４０Ｂに半田バンプ（搭載用導体）７６Ｓを形成することができる（図１（Ｂ））。金属ポスト４０の直径ｃは５０μｍ以上、２００μｍ以下である。金属ポスト４０の高さｄは５０μｍ以上、１５０μｍ以下である。金属ポスト４０の下面４０Ｂ上の半田バンプ（搭載用導体）７６Ｓによりメモリ等の半導体素子２１０を搭載している回路基板１００が接続される。プリント配線板１０と回路基板１００で形成されるプリント配線板１０の応用例１０００が形成される。ロジック等の半導体素子９０とメモリ等の半導体素子２１０は金属ポスト４０を介して接続される。図１（Ｂ）に示されるように、応用例１０００が金属ポスト４０を有するので、プリント配線板１０と回路基板１００との間に空間ＳＰが形成されている。そのため、半導体素子９０により発せられる熱が搭載用導体回路３４Ｄを介し空間ＳＰに逃げる。従って、応用例１０００の放熱が高い。プリント配線板１０の半導体素子９０の熱で回路基板１００のメモリ２１０が誤動作しがたい。搭載用導体回路３４Ｄの第４面Ｂが粗面を有すると、搭載用導体回路３４Ｄの第４面Ｂの表面積が大きくなる。搭載用導体回路３４Ｄの第４面Ｂを介し半導体素子９０により発せられる熱が効率的に放熱される。金属ポスト４０の側面が粗面を有すると、金属ポスト４０の側面の表面積が大きくなる。半導体素子から金属ポスト４０に熱が伝わる。金属ポスト４０の側面を介し半導体素子９０により発せられる熱が効率的に放熱される。また、プリント配線板１０の物性と回路基板１００の物性の差に起因するストレスが金属ポスト４０で緩和される。応用例１０００の信頼性を高くすることができる。プリント配線板１０や回路基板１００にクラック等が発生し難い。
導体ポスト３６の高さＨＰと半導体素子９０の高さＨＳは等しいことが好ましい。第１ビア導体６０ｆの長さｆ１と第２ビア導体６０ｓの長さｆ２が等しくなる。そのため、プリント配線板１０がヒートサイクルを受けても、第１ビア導体６０ｆと第２ビア導体６０ｓの一方にストレスが集中しがたい。第１ビア導体６０ｆや第２ビア導体６０ｓを介する接続信頼性が低下しがたい。また、同様な条件で開口５１ｆと開口５１ｓを形成することができる。工程が簡単になる。
プリント配線板１０の中央領域に形成されている半導体素子９０の強度はプリント配線板１０の外周領域に形成されている導体ポスト３６の強度より高い。そのため、プリント配線板の外周領域の強度がプリント配線板の中央領域の強度より小さくなりやすい。強度の差が大きいと、半導体素子９０と導体ポスト３６との間の最下の樹脂絶縁層５０にクラックが発生しやすい。クラックを防止するため、強度の差は小さいことが望ましい。例えば、導体ポスト３６の体積を大きくすることで強度の差を小さくすることができる。導体ポスト３６の長さｂや導体ポストの直径ａが大きいと、強度の差は小さくなると考えられる。長さｂと直径ａの内、直径ａが大きくなるとプリント配線板１０のサイズが大きくなる。プリント配線板１０のサイズが大きいと、プリント配線板１０の反りやうねりが大きくなりやすい。そのため、直径ａを大きくすることで、クラックを防止することは難しいと考えられる。それに対し、長さｂが大きくなっても、プリント配線板１０のサイズは大きく変わらない。従って、長さｂを調整することで、クラックを防止することが好ましい。長さｂを電子部品９０の厚み９０Ｔより大きくすることで、クラックが発生しがたくなる。
半導体素子９０は最下の樹脂絶縁層５０の第２面Ｓ側に埋まっている。そのため、最下の樹脂絶縁層５０の第２面Ｓ側の強度は最下の樹脂絶縁層５０の第１面Ｆ側の強度より高いと考えられる。最下の樹脂絶縁層５０内の半導体素子９０の位置はクラックの一因と考えられる。導体ポスト３６の径は第１ビア導体６０ｆの径より大きい。そのため、高さＨＰを高くすることで、最下の樹脂絶縁層５０の第１面Ｆ側の強度は高くなると考えられる。従って、高さＨＰを高くすることで、半導体素子９０の位置に関わるクラックの発生は抑えられると推察される。そのため、高さＨＰと高さＨＳが異なる場合、高さＨＰが高さＨＳより高いことが好ましい。第１ビア導体６０ｆの長さｆ１が第２ビア導体６０ｓの長さｆ２がより短いことが好ましい。実施形態では、第１面側Ｆと第２面側Ｓは導体ポスト３６と第１ビア導体６０ｆで接続されている。そのため、導体ポスト３６の高さを容易に調整することができる。高さＨＰが高さＨＳより高い場合、高さＨＰと高さＨＳとの差ｄ１は２０μｍ以下である。差ｄ１が２０μｍを越えると、第１ビア導体６０ｆの長さと第２ビア導体６０ｓの長さの差が大きすぎる。第１ビア導体６０ｆ、もしくは、第２ビア導体６０ｓにストレスが集中しやすい。ビア導体６０ｆ、６０ｓを介する接続信頼性が低下しやすい。
距離Ｋ１と距離Ｋ２との比（Ｋ１／Ｋ２）は０．６以上、０．９以下であることが望ましい。比（Ｋ１／Ｋ２）が０．６未満であると、第１ビア導体６０ｆの長さと第２ビア導体６０ｓの長さの差が大きすぎる。接続信頼性が低下する。比（Ｋ１／Ｋ２）が０．９を超えると、導体ポスト３６の体積を大きくすることで生まれる効果が小さくなる。
高さＨＳが高さＨＰより高い場合、高さＨＰと高さＨＳとの差ｄ２（図１（Ｃ））は、１０μｍ以下である。差ｄ２が１０μｍを越えると、強度の差が大きすぎる。ビア導体６０ｆ、６０ｓを介する接続信頼性が低下する。
第１実施形態のプリント配線板１０は最下の樹脂絶縁層５０に半導体素子９０を収容している。そのため、最下の樹脂絶縁層５０の厚みは厚くなりやすい。もし、最下の樹脂絶縁層５０の第１面Ｆ側の導体と第２面Ｓ側の導体がビア導体のみで接続されると、ビア導体の長さが長くなる。ビア導体用の開口が深いので、ビア導体を形成するための技術が難しくなる。ビア導体に大きなボイドが入りやすい。ビア導体を形成する金属膜の厚みが薄くなる。その結果、ビア導体を介する接続信頼性が低くなる。それに対し、実施形態では、最下の樹脂絶縁層５０の第１面Ｆ側の導体と第２面Ｓ側の導体が導体ポスト３６と第１ビア導体６０ｆを介して接続される。第１面Ｆ側の導体の例は第１導体層である。第２面Ｓ側の導体の例は導体ポスト３６の下面３６Ｂや第２導体層３４である。導体ポスト３６が存在するので、第１ビア導体６０ｆ用の開口５１ｆの深さが小さくなる。開口５１ｆをめっきで充填することが容易になる。第１ビア導体６０ｆがボイドを含まない。あるいは、第１ビア導体６０ｆが接続信頼性に関わるボイドを含まない。更に、第２導体層３４が最下の樹脂絶縁層５０に埋まっている。そして、第２導体層３４上に導体ポスト３６が形成されている。そのため、導体ポスト３６の高さＨＰを容易に高くすることが出来る。従って、プリント配線板１０が最下の樹脂絶縁層５０に埋まっている第２導体層３４を有すると、プリント配線板１０の接続信頼性が高くなりやすい。
プリント配線板１０は、図１（Ａ）に示されるように、第２導体層３４と金属ポスト４０との間に最下の導体層４２を有しても良い。最下の導体層４２は第２導体層３４の第４面Ｂと最下の樹脂絶縁層５０の第２面Ｓ下に形成されている。最下の導体層４２は導体ポスト用パッド３４Ｐに接続する最下のパッド４２Ｐを有し、導体ポスト用パッド３４Ｐと最下のパッド４２Ｐは直接接続する。最下のパッド４２Ｐの形状は円柱である。図９（Ｂ）は導体ポスト用パッド３４Ｐと最下のパッド４２Ｐの平面図である。図９（Ｂ）は導体ポスト用パッド３４Ｐのサイズと最下のパッド４２Ｐのサイズを示す。最下のパッド４２Ｐの外周が実線で示され、導体ポスト用パッド３４Ｐの外周が点線で示されている。最下のパッド４２Ｐは導体ポスト用パッド３４Ｐより大きい。最下の導体層４２は最下のパッド４２Ｐのみで形成されていることが好ましい。最下の導体層４２が搭載用導体回路３４Ｄの下に導体回路を有しないと、中央領域の強度と外周領域の強度の差が小さくなる。また、半導体素子９０と導体ポスト用パッド３４Ｐとの間の間隔を小さくすることが出来る。プリント配線板１０のサイズが小さくなる。最下の導体層４２が搭載用導体回路３４Ｄの下に導体回路を有すると、半導体素子からの熱が効率的に放出される。
図６（Ａ）に第１実施形態の第１改変例に係るプリント配線板の断面が示される。
第１実施形態の第１改変例では、導体ポスト３６の下面３６Ｂ下に第２導体層３４と最下の導体層４２が形成されていない。導体ポスト３６の下面３６Ｂに金属ポスト４０が直接接続されている。図６（Ａ）の金属ポスト４０は金属層４６Ｓと金属層４６Ｓ下のめっき膜４６Ｍで形成されている。導体ポスト３６と電解めっき膜などのめっき膜４６Ｍとの間の金属層４６は電解めっき膜４６Ｍを形成するためのシード層である。金属層４６Ｓは無電解めっき膜やスパッタ膜である。金属層４６Ｓが直接導体ポスト３６に接続している。図６（Ａ）に示されるように、導体ポスト３６の下面３６Ｂは最下の樹脂絶縁層５０の第２面Ｓから凹んでもよい。
図６（Ａ）では、電子部品を搭載するための導電性ペースト８０が第２面Ｓから露出する。導電性ペースト８０は最下の樹脂絶縁層５０の第２面Ｓから凹んでもよい。第１実施形態の第１改変例では、導体ポスト３６の下面３６Ｂに金属ポスト４０が接続される。そのため、第１実施形態の第１改変例のプリント配線板１０が回路基板１００や電子部品に接続される時、データは第２導体層を通ることなく導体ポスト３６に伝送される。データが劣化しがたい。導体ポスト３６の下面３６Ｂの下に第２導体層３４が形成されていないので、隣接する導体ポスト３６間の距離が短くなる。プリント配線板のサイズが小さくなる。高密度なプリント配線板を提供することができる。プリント配線板の反りが小さくなる。プリント配線板１０に高機能な電子部品や回路基板１００を搭載することができる。図６（Ａ）のプリント配線板１０の導電性ペースト８０下に搭載用導体回路３４Ｄを形成することができる。
図６（Ｂ）に第１実施形態の第２改変例に係るプリント配線板の断面が示される。図１（Ａ）では、第２導体層３４は最下の樹脂絶縁層５０に埋まっている。それに対し、図６（Ｂ）では、第２導体層３４は最下の樹脂絶縁層５０の第２面Ｓから突出している。さらに、第２改変例のプリント配線板１０は、最下の導体層４２を有していない。それ以外、図１（Ａ）のプリント配線板１０と図６（Ｂ）のプリント配線板１０は同様である。第２導体層３４が第２面Ｓから突出しているので、金属ポスト４０を形成するためのめっき層４４の厚みを薄くすることができる。金属ポスト４０の高さのバラツキを小さくすることができる。金属ポスト４０を介する接続信頼性を高くすることができる。第１実施形態の第２改変例のプリント配線板１０が回路基板１００や電子部品に接続される時、データは最下の導体層を通ることなく導体ポスト３６に伝送される。データが劣化しがたい。
図６（Ｃ）は第１実施形態の第３改変例のプリント配線板１０の断面を示している。
図６（Ｃ）のプリント配線板１０は図１（Ａ）のプリント配線板１０の最下の導体層４２を有していない。そして、図６（Ｃ）のプリント配線板は導体ポスト用パッド３４Ｐに直接接続している金属ポスト４０を有する。図６（Ｃ）のプリント配線板１０は、図６（Ａ）に示される金属層４６Ｓとめっき膜４６Ｍで形成される金属ポスト４０を有する。
[第２実施形態]
図７（Ａ）は本発明の第２実施形態に係るプリント配線板の断面図であり、図７（Ｂ）は第２実施形態のプリント配線板の平面図である。図７（Ｂ）は、図７（Ａ）に示されている位置Ｙ１を通り、第１面Ｆに平行な平面で図７（Ａ）のプリント配線板１０を切断することで得られる。図７（Ａ）は、図７（Ｂ）の点Ｘ１と点Ｘ１の間のプリント配線板１０の断面図である。
第２実施形態のプリント配線板は、図１（Ａ）のプリント配線板１０にシールド構造（第１例のシールド構造）３７が加えられている。図７（Ｂ）に示されるように、シールド構造３７は半導体素子９０と導体ポスト３６との間に形成されている。そして、シールド構造３７は半導体素子を完全に囲んでいる。半導体素子９０は４つの壁Ｗ１、Ｗ２、Ｗ３、Ｗ４で形成されるシールド構造３７で囲まれている。図７（Ａ）や図７（Ｂ）に示されるように、図７（Ａ）のシールド構造３７は４つの壁Ｗ１、Ｗ２、Ｗ３、Ｗ４で形成されている。シールド構造の高さと導体ポストの高さは略等しいことが好ましい。シールド構造３７は導体で形成されていて、グランドに繋がっていることが好ましい。シールド構造により半導体素子９０がシールドされる。そのため、導体ポスト３６を伝送するデータが半導体素子９０からの電磁波により劣化し難い。
図７（Ｃ）に第２実施形態の第１改変例に係るプリント配線板の断面が示される。
第２実施形態の第１改変例では、搭載用導体回路３４Ｄのサイズは半導体素子９０のサイズより大きい。また、シールド構造（第２例のシールド構造）３７は搭載用導体回路３４Ｄに電気的に繋がっていて、最下の樹脂絶縁層５０を貫通している。搭載用導体回路３４Ｄ上にシールド構造３７が形成されている。シールド構造３７は搭載用導体回路３４Ｄの外周領域に形成されている。シールド構造３７と搭載用導体回路３４Ｄが繋がっているので、搭載用導体回路３４Ｄはシールド層（第２のシールド層）３４Ｅとして機能する。第１導体層５８はシールド構造３７に電気的に繋がっている第１のシールド層５８Ｅを有する。半導体素子９０が第１のシールド層５８Ｅで覆われるように、第１のシールド層５８Ｅは最下の樹脂絶縁層５０の第１面Ｆ上に形成されている。また、第１のシールド層５８Ｅは第２のシールド層３４Ｅと対向している。半導体素子９０は第１のシールド層５８Ｅと第２のシールド層３４Ｅで挟まれる。そして、半導体素子９０はシールド構造３７で囲まれる。半導体素子９０はシールド構造３７とシールド層５８Ｅ、３４Ｅで立体的にシールドされている。そのため、導体ポスト３６を伝送するデータが半導体素子９０からの電磁波により劣化し難い。第１のシールド層５８Ｅと第２のシールド層３４Ｅとシールド構造３７は電気的にグランドに繋がっている。図９（Ｆ）に第１のシールド層５８Ｅの例が示されている。シールド層５８Ｅは開口３７０を有し、開口３７０内に第２ビア導体６０ｓのランド６０ｓＬが形成されている。
図７（Ｂ）のシールド構造３７では、シールド構造は連続している。それに対し、図８（Ａ）と図８（Ｂ）に示されるシールド構造３７の第３例では、シールド構造３７は複数のシールド用の導体ポスト３９で形成されている。図８（Ｂ）の平面図は図７（Ｂ）と同様に図８（Ａ）のプリント配線板を位置Ｙ１を通る平面で切断することで得られる。
第３例のシールド用の導体ポスト３９は最下の樹脂絶縁層５０を貫通しない。シールド用の導体ポスト３９の径は導体ポスト３６の径より小さい。プリント配線板１０がシールド構造３７を有しても、プリント配線板のサイズが大きくなり難い。シールド構造３７の形状を除き、図７（Ａ）のプリント配線板と図８（Ａ）のプリント配線板は同様である。シールド用の導体ポスト３９の高さと導体ポスト３６の高さは略等しい。
図７（Ｃ）のシールド構造３７では、シールド構造は連続している。それに対し、図８（Ｃ）に示されるシールド構造３７の第４例では、シールド構造３７は複数のシールド用の導体ポスト３９で形成されている。第４例のシールド用の導体ポスト３９は最下の樹脂絶縁層５０を貫通している。シールド用の導体ポスト３９の径は導体ポスト３６の径より小さい。プリント配線板１０がシールド構造３７を有しても、プリント配線板のサイズが大きくなり難い。シールド構造の形状を除き、図７（Ｃ）のプリント配線板と図８（Ｃ）のプリント配線板は同様である。従って、図８（Ｃ）のプリント配線板は第４例のシールド構造３７に繋がる第１のシールド層５８Ｅと第２のシールド層３４Ｅを有する。
シールド構造３７の第５例が図９（Ｄ）に示されている。第５例では、シールド構造３７が第１のシールド構造３７１と第１のシールド構造３７１上の第２のシールド構造３７２で形成されている。第１のシールド構造３７１と導体ポスト３６は同時に形成される。工程が簡単である。第１のシールド構造３７１の高さと導体ポスト３６の高さは略等しい。第２のシールド構造３７２と第１ビア導体６０ｆは同時に形成される。工程が簡単である。第２のシールド構造３７２の長さと第１ビア導体６０ｆの長さは略等しい。第１のシールド構造３７１は壁で形成される。もしくは、第１のシールド構造３７１はシールド用の導体ポスト３９で形成される。第２のシールド構造３７２は壁で形成される。あるいは、第２のシールド構造３７２は各シールド用の導体ポスト上に形成されるビア導体で形成される。シールド構造の第５例は、第２のシールド層３４Ｅ上に形成されてもよい。シールド構造の第５例は、第１のシールド層５８Ｅにつながってもよい。シールド構造の第５例は、第１のシールド層５８Ｅと第２のシールド層３４Ｅを有さなくもよい。シールド構造の第５例はグランドにつながる。
第２実施形態のプリント配線板は第１実施形態のプリント配線板や第１実施形態の各改変例のプリント配線板を採用することができる。第２実施形態の各改変例のプリント配線板は第１実施形態のプリント配線板や第１実施形態の各改変例のプリント配線板を採用することができる。第１実施形態のプリント配線板１０は、各シールド構造を採用することができる。第１実施形態の各改変例のプリント配線板は、各シールド構造を採用することができる。シールド構造３７は導体ポスト３６と半導体素子９０との間に形成されている最下の樹脂絶縁層５０の強度を高くする。導体ポスト３６と半導体素子９０との間に形成されている最下の樹脂絶縁層５０にクラックが発生しがたい。壁からなるシールド構造３７は図９（Ｅ）に示されるように開口部３７３を有しても良い。シールド構造３７と半導体素子９０との間に形成されている最下の樹脂絶縁層５０とシールド構造３７の外に形成されている最下の樹脂絶縁層５０がシールド構造３７の開口部３７３内で繋がる。プリント配線板がシールド構造３７を有しても、最下の樹脂絶縁層５０にクラック等の不具合が発生しがたい。
[プリント配線板の製造方法]
図２〜図５は第１実施形態のプリント配線板の製造方法を示す。
支持板３０が準備される。支持板３０の例は両面銅張積層板である。支持板３０に銅箔２８が積層される（図２（Ａ））。銅箔２８上にめっきレジストが形成される。めっきレジストから露出する銅箔２８上に電解銅めっきにより電解銅めっき膜が形成される。めっきレジストが除去される。電解銅めっき膜から成る第２導体層３４が形成される（図２（Ｂ））。第２導体層３４は、搭載用導体回路３４Ｄと導体ポスト用パッド３４Ｐを含む。銅箔２８と第２導体層３４上に開口２４Ａを有するめっきレジスト２４が形成される（図２（Ｃ））。開口２４Ａは導体ポスト用パッド３４Ｐを部分的に露出する。開口２４Ａ内がめっき２２で充填される。導体ポスト用パッド３４Ｐ上に導体ポスト３６が形成される（図２（Ｄ））。
めっきレジスト２４が除去される。導体ポスト３６が露出される（図３（Ａ））。搭載用導体回路３４Ｄ上に導電性ペースト８０を介して半導体素子９０が搭載される（図３（Ｂ））。半導体素子９０は、電極９２が上を向くように導電性ペースト８０上に搭載される。銅箔２８と第２導体層３４と半導体素子９０上に最下の樹脂絶縁層５０が形成される。最下の樹脂絶縁層５０は、第２面Ｓと、第２面と反対側の第１面Ｆとを有する。第２面Ｓは銅箔２８と対向している。導体ポスト３６と第２導体層３４と半導体素子９０は最下の樹脂絶縁層５０の第２面Ｓ側に埋められる。レーザで最下の樹脂絶縁層５０に導体ポスト３６に至る第１ビア導体用の開口５１ｆと半導体素子９０の電極９２に至る第２ビア導体用の開口５１ｓが形成される（図３（Ｃ））。無電解めっき膜が、最下の樹脂絶縁層５０の第１面Ｆ上とビア導体用の開口５１ｆ、５１ｓ内に形成される。その後、無電解めっき膜上にめっきレジストが形成される。めっきレジストから露出する無電解めっき膜上に電解めっき膜が形成される。ビア導体用の開口５１ｆ、５１ｓ内に電解めっきが充填され第１ビア導体６０ｆと第２ビア導体６０ｓが形成される。めっきレジストが除去される。電解めっき膜から露出する無電解めっき膜が除去され、第１導体層５８が形成される（図３（Ｄ））。半導体素子９０を収容するため、最下の樹脂絶縁層５０の厚みは厚くなりやすい。しかしながら、実施形態は導体ポスト３６を有する。そのため、第１ビア導体用の開口５１ｆの深さｆ１が浅くなる。第１ビア導体用の開口５１ｆをめっきで充填することが容易になる。第２ビア導体用の開口５１ｓは半導体素子９０の電極９２に至る。第２ビア導体用の開口５１ｓをめっきで充填することが容易になる。ビア導体６０ｆ、６０ｓを介する接続信頼性が高くなる。
最下の樹脂絶縁層５０及び第１導体層５８上に最上の樹脂絶縁層１５０が形成される。最上の樹脂絶縁層１５０にレーザにより第１導体層５８に至るビア導体用の開口１５１が形成される（図４（Ａ））。図３（Ｄ）と同様な工程で最上の導体層１５８と最上のビア導体１６０が形成される（図４（Ｂ））。最上の樹脂絶縁層１５０上にパッド７４を露出する開口７２を有するソルダーレジスト層７０が形成される（図４（Ｃ））。図４（Ｃ）に示される中間基板１１０が支持板３０上に形成される。
中間基板１１０が支持板３０から分離される（図４（Ｄ））。金属箔（銅箔）２８の下に金属ポスト４０を形成するためのめっきレジスト４８が形成される（図５（Ａ））。めっきレジスト４８は開口４８Ａを有する。開口４８Ａは導体ポスト３６の直下に形成される。開口４８Ａの径４８Ａｄは導体ポスト３６の径ａより大きい。その後、金属箔２８をシード層として利用することで、開口４８Ａ内に電解銅めっきで金属ポスト４０が形成される（図５（Ｂ））。めっきレジストが除去される。金属ポスト４０から露出する銅箔２８が除去される。金属箔２８から最下のパッド４２Ｐを含む最下の導体層４２が形成される。プリント配線板１０が形成される（図５（Ｃ））。図５（Ｃ）では、最下のパッド４２Ｐのサイズと金属ポスト４０の直径は略等しい。パッド７４上に半田バンプ７６Ｆが形成される。金属ポスト４０の下面４０Ｂに半田バンプ７６Ｓが形成される（図１（Ｂ））。第１実施形態では、金属ポスト４０が金属箔から形成される最下のパッド４２Ｐの下に形成される。導体ポスト３６は導体ポスト用パッド３４Ｐ上に形成される。そのため、金属ポスト４０や導体ポスト３６を形成する電解めっき膜の厚みを薄くすることができる。金属ポスト４０や導体ポスト３６の高さのバラツキを小さくすることができる。
[第１実施形態の第２改変例に係るプリント配線板の製造方法]
図２（Ａ）に示される支持板３０と銅箔２８が準備される。銅箔２８上に導体ポスト３６を形成するためのめっきレジストが形成される。めっきレジストから露出する銅箔２８上に導体ポスト３６が形成される。めっきレジストが除去される。銅箔２８の中央領域に導電性ペースト８０が形成される。導電性ペースト上に半導体素子９０が搭載される。半導体素子９０の電極が上を向くように、導電性ペースト上に半導体素子９０が搭載される。半導体素子９０の電極と導電性ペーストは向かい合っていない。その後、半導体素子９０と導体ポスト３６が埋められるように、銅箔２８上に最下の樹脂絶縁層５０が形成される。それから、図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ）と図４（Ｃ）に示される工程が行われる。図９（Ｃ）に示される中間基板１１０が形成される。中間基板１１０が支持板３０から分離される。中間基板１１０の銅箔２８下に図５（Ａ）に示されるめっきレジストが形成される。その後、図５（Ｂ）と図５（Ｃ）に示される工程が行われる。銅箔２８から第２導体層３４が形成される。導体ポスト用パッド３４Ｐ上に金属ポスト４０が形成される。図６（Ｂ）に示されるプリント配線板１０が完成する。図６（Ｂ）では、金属ポスト４０の直径と導体ポスト用パッド３４Ｐのサイズは略等しい。
[第１実施形態の第３改変例に係るプリント配線板のプリント配線板の製造方法]
図４（Ｄ）に示される中間基板１１０が準備される。銅箔２８が除去される。第２導体層３４と第２面Ｓの下にシード層が形成される。シード層の下に図５（Ａ）に示されるめっきレジストが形成される。その後、図５（Ｂ）と図５（Ｃ）に示される工程と同様な工程が行われる。この実施形態では、めっきレジストの開口に形成されている電解めっき膜４６Ｍから露出するシード層が除去される。シード層から金属層４６Ｓが形成され、金属層４６Ｓと電解めっき膜４６Ｍからなる金属ポスト４０が形成される。導体ポスト用パッド３４Ｐ下に金属ポスト４０が形成される。図６（Ｃ）に示されるプリント配線板１０が完成する。図６（Ｃ）のプリント配線板１０は導電性ペースト８０下に搭載用導体回路３４Ｄを有していない。しかしながら、導電性ペースト８０下に搭載用導体回路３４Ｄを形成することができる。
[第１実施形態の第１改変例に係るプリント配線板の製造方法]
図９（Ｃ）の中間基板１１０が準備される。中間基板１１０が支持板３０から分離される。銅箔２８が除去される。最下の樹脂絶縁層の第２面Ｓと導体ポスト３６の下面３６Ｂ下にシード層４６Ｓが形成される。シード層４６Ｓ下に図５（Ａ）のめっきレジスト４８が形成される。その後、図５（Ｂ）と図５（Ｃ）に示される工程が行われる。図６（Ａ）のプリント配線板が完成する。
[第２実施形態のプリント配線板の製造方法]
図２（Ｂ）に示されるように、銅箔２８上に搭載用導体回路３４Ｄと導体ポスト用パッド３４Ｐが形成される。その後、銅箔２８と搭載用導体回路３４Ｄと導体ポスト用パッド３４Ｐ上にめっきレジスト２４が形成される（図１０（Ａ））。図２（Ｃ）のめっきレジスト２４はシールド構造３７を形成するための開口を有していない。それに対し、図１０（Ａ）のめっきレジスト２４はシールド構造３７を形成するための開口２４Ｓを有する。開口２４Ｓは搭載用導体回路３４Ｄと導体ポスト用パッド３４Ｐとの間の銅箔２８を露出している。そして、図２（Ｄ）と同様にめっきレジストの開口２４Ａ、２４Ｓに導体ポスト３６とシールド構造３７が同時に形成される。その後、図３（Ａ）以降の工程が行われる。図７（Ａ）に示さるプリント配線板が形成される。開口２４Ｓの形状を変えることで、図８（Ａ）のシールド構造３７が得られる。
図７（Ａ）や図８（Ａ）のプリント配線板を製造するプロセスでは、図３（Ｃ）でシールド構造３７に至る開口が形成されない。それに対し、図９（Ｄ）のプリント配線板を製造するプロセスでは、図３（Ｃ）で第１のシールド構造３７１に至る開口が形成される。そして、図３（Ｄ）で第１のシールド構造３７１に至る開口に第２のシールド構造３７２が形成される。図９（Ｄ）のプリント配線板が形成される。
図３（Ａ）に示される途中基板が準備される。途中基板は第２のシールド層３４Ｅを有する。搭載用導体回路３４Ｄが第２のシールド層３４Ｅとして機能する。その後、導体ポストが埋められるように、めっきレジスト２４が形成される。めっきレジストにシールド構造３７を形成するための開口２４Ｓが形成される（図１０（Ｂ））。図１０（Ｂ）の開口２４Ｓは第２のシールド層３４Ｅを形成する搭載用導体回路３４Ｄに至っている。図１０（Ｂ）の開口２４Ｓ内にシールド構造３７が形成される（図１０（Ｃ））。シールド構造３７の高さは導体ポスト３６の高さより高い。めっきレジスト２４が除去される。それから、搭載用導体回路３４Ｄ上に導電性ペーストを介し半導体素子９０が搭載される。シールド構造３７と導体ポスト３６と半導体素子９０が埋められるように、銅箔２８上に最下の樹脂絶縁層５０が形成される。最下の樹脂絶縁層５０を研磨することで、シールド構造３７だけが露出される。その後、図３（Ｃ）に示されるように、最下の樹脂絶縁層５０に開口５１ｆ、５１ｓが形成される。図３（Ｄ）に示されるようにビア導体６０ｆ、６０ｓが形成される。その時、第１導体層５８が形成される。第１導体層はシールド構造３７に繋がる第１のシールド層５８Ｅを有する。それから、図４（Ａ）以降の工程が行われる。図７（Ｃ）や図８（Ｃ）に示されるプリント配線板が完成する。
１０ プリント配線板
３４ 第２導体層
３６ 導体ポスト
４０ 金属ポスト
４４ めっき層
４６Ｓ シード層
５０ 最下の樹脂絶縁層
５８ 第１導体層
６０ｆ 第１ビア導体
６０ｓ 第２ビア導体
７０ ソルダーレジスト層
１５０ 最上の樹脂絶縁層

Claims (18)

  1. 第１面と前記第１面と反対側の第２面とを有する最下の樹脂絶縁層と、
    前記最下の樹脂絶縁層の第２面側に埋まっていて、前記第１面を向く電極を有する電子部品と、
    上面と前記上面と反対側の下面を有し、前記上面が前記第１面を向くように、前記最下の樹脂絶縁層内に形成されている導体ポストと、
    前記第１面上に形成されている第１導体層と、
    前記最下の樹脂絶縁層に形成され、前記第１導体層と前記導体ポストの前記上面を接続する第１ビア導体と、
    前記最下の樹脂絶縁層に形成され、前記第１導体層と前記電極を接続する第２ビア導体と、
    前記最下の樹脂絶縁層の第２面から突出し、前記導体ポストの前記下面の下に形成される金属ポストと、を有するプリント配線板。
  2. 請求項１のプリント配線板であって、前記金属ポストは前記導体ポストの真下に位置している。
  3. 請求項１のプリント配線板であって、さらに、前記第２面の下に形成されていて、前記導体ポストの前記下面と前記金属ポストとの間に形成されている第２導体層を有する。
  4. 請求項３のプリント配線板であって、前記第２導体層は前記第１面と対向している第３面と前記第３面と反対側の第４面とを有し、前記下面と前記第３面が接し、前記金属ポストと前記第４面が接し、前記第２導体層は前記最下の樹脂絶縁層に埋まっていて、前記第４面が前記第２面から露出している。
  5. 請求項３のプリント配線板であって、前記第２導体層は前記第１面と対向している第３面と前記第３面と反対側の第４面とを有し、前記下面と前記第３面が接し、前記金属ポストと前記第４面が接し、前記第２導体層は前記最下の樹脂絶縁層の前記第２面から突出している。
  6. 請求項３のプリント配線板であって、さらに、前記第２導体層と前記金属ポストとの間に形成されている最下の導体層を有し、前記最下の導体層は前記最下の樹脂絶縁層の前記第２面の下に形成されていて、前記第２面から突出している。
  7. 請求項３のプリント配線板であって、前記第２導体層は前記導体ポストに接続する導体ポスト用パッドを有し、前記導体ポストの前記下面と前記導体ポスト用パッドの前記第３面は直接接続し、前記金属ポストと前記導体ポスト用パッドの前記第４面は直接接続する。
  8. 請求項６のプリント配線板であって、前記第２導体層は前記導体ポストに接続する導体ポスト用パッドを有し、前記導体ポストの前記下面と前記導体ポスト用パッドの前記第３面は直接接続し、前記最下の導体層は前記金属ポストに直接接続する最下のパッドを有し、前記導体ポスト用パッドと前記最下のパッドは直接接続している。
  9. 請求項１のプリント配線板であって、前記金属ポストの形状は円柱である。
  10. 請求項１のプリント配線板であって、前記金属ポストは、シード層と前記シード層下のめっき膜で形成されている。
  11. 請求項１のプリント配線板であって、前記導体ポストの前記上面と前記第１面との間の距離は距離Ｋ１であって、前記電極と前記第１面との間の距離が距離Ｋ２である時、距離Ｋ１と距離Ｋ２との比（Ｋ１／Ｋ２）は０．６以上、０．９以下である。
  12. 請求項１のプリント配線板であって、前記金属ポストを介し、前記請求項１のプリント配線板に回路基板が搭載される。
  13. 請求項１のプリント配線板であって、前記電子部品は半導体素子であり、さらに、前記半導体素子と前記導体ポストとの間にシールド構造を有し、前記シールド構造は前記半導体素子を囲んでいる。
  14. 請求項１３のプリント配線板であって、前記シールド構造はグランドに繋がり、複数のシールド用導体ポストで形成されている。
  15. 請求項１３のプリント配線板であって、前記シールド構造はグランドに繋がり、導体からなる壁で形成されている。
  16. 請求項１５のプリント配線板であって、前記壁は開口部を有している。
  17. 請求項１５のプリント配線板であって、前記壁は前記半導体素子を完全に囲んでいる。
  18. 請求項３のプリント配線板であって、前記電子部品は半導体素子であり、さらに、前記半導体素子と前記導体ポストとの間にシールド構造を有し、前記シールド構造は前記半導体素子を囲んでいて、前記第１導体層は前記半導体素子上に第１のシールド層を有し、前記第２導体層は前記半導体素子下に第２のシールド層を有し、前記シールド構造は前記第１のシールド層と前記第２のシールド層を接続している。
JP2016009881A 2016-01-21 2016-01-21 プリント配線板 Pending JP2017130581A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016009881A JP2017130581A (ja) 2016-01-21 2016-01-21 プリント配線板
US15/412,277 US10134693B2 (en) 2016-01-21 2017-01-23 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016009881A JP2017130581A (ja) 2016-01-21 2016-01-21 プリント配線板

Publications (1)

Publication Number Publication Date
JP2017130581A true JP2017130581A (ja) 2017-07-27

Family

ID=59359139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016009881A Pending JP2017130581A (ja) 2016-01-21 2016-01-21 プリント配線板

Country Status (2)

Country Link
US (1) US10134693B2 (ja)
JP (1) JP2017130581A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程
KR20220042603A (ko) * 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
JP2010087085A (ja) 2008-09-30 2010-04-15 Tdk Corp 電子部品内蔵基板及びその製造方法
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Also Published As

Publication number Publication date
US20170213799A1 (en) 2017-07-27
US10134693B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
KR101208379B1 (ko) 배선판과 그 제조 방법
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
TWI528871B (zh) 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構
US8263871B2 (en) Mount board and semiconductor module
US20120199386A1 (en) Multilayer printed wiring board
JP2015170770A (ja) プリント配線板
JP2015088729A (ja) 基板構造およびその製造方法
JP2017195261A (ja) インターポーザ及びインターポーザの製造方法
JP2017130581A (ja) プリント配線板
US9736945B2 (en) Printed wiring board
JP2015213138A (ja) パッケージ基板及びパッケージ基板の製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017103282A (ja) プリント配線板
JP2015038911A (ja) プリント配線板及びプリント配線板の製造方法
JP2019220601A (ja) プリント配線板
JP5660462B2 (ja) プリント配線板
JP2015060981A (ja) プリント配線板
JP2016115823A (ja) プリント配線板
JP2015213124A (ja) パッケージ基板
JP4567647B2 (ja) 多層樹脂配線基板
JP2010519769A (ja) 高速メモリパッケージ
JP6307844B2 (ja) プリント配線板