JP2017195261A - インターポーザ及びインターポーザの製造方法 - Google Patents

インターポーザ及びインターポーザの製造方法 Download PDF

Info

Publication number
JP2017195261A
JP2017195261A JP2016084133A JP2016084133A JP2017195261A JP 2017195261 A JP2017195261 A JP 2017195261A JP 2016084133 A JP2016084133 A JP 2016084133A JP 2016084133 A JP2016084133 A JP 2016084133A JP 2017195261 A JP2017195261 A JP 2017195261A
Authority
JP
Japan
Prior art keywords
interposer
insulating layer
opening
conductor circuit
metal post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016084133A
Other languages
English (en)
Inventor
一輝 梶原
Kazuki Kajiwara
一輝 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016084133A priority Critical patent/JP2017195261A/ja
Priority to US15/492,291 priority patent/US10262930B2/en
Publication of JP2017195261A publication Critical patent/JP2017195261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 信頼性の高いインターポーザの提供
【解決手段】 実施形態のインターポーザは、第１面Ｆ１と第１面Ｆ１と反対側の第２面Ｆ２と第１面Ｆ１に形成されている複数の溝１８０と溝１８０から第２面Ｆ２に至る開口３６と第１面Ｆ１から第２面Ｆ２に至る電子部品１９０を収容するための開口部３２とを有する絶縁層３０と、溝１８０に形成されている導体回路１８と、開口３６０に形成されていて導体回路１８に繋がっている金属ポスト３６と、を有する。そして、金属ポスト３６は導体回路１８と接続している上面３６Ｕと上面３６Ｕと反対側の底面３６Ｂを有し、底面３６Ｂは第２面Ｆ２から露出している。
【選択図】 図１

Description

本発明は、電子部品収容用の開口部を有するインターポーザ及びそのインターポーザの製造方法に関する。
特許文献１は、キャパシタ部品を収容するためのキャビティ部を有するインターポーザを開示している。
特開２０１２−１１９６０１号公報
[特許文献１の課題]
特許文献１の図１や２５段落によれば、特許文献１のインターポーザはバンプ形成部を有する。そして、バンプ形成部は導電膜と絶縁層を有していて、シリコン基板の裏面上に形成されている。特許文献１の図１に示されるように、導電膜はシリコン基板から突出している。特許文献１のインターポーザはキャビティ部を有するため、インターポーザの強度が小さくなると考えられる。そのため、特許文献１のインターポーザがヒートサイクルを受けると、特許文献１のインターポーザは大きな反りを有すると予想される。その反りで導電膜とシリコン基板との間の界面にストレスが働くと考えられる。そのストレスでシリコン基板から導電膜が剥がれると思われる。その剥がれでシリコン基板が割れるかもしれない。
本発明のインターポーザは、第１面と前記第１面と反対側の第２面と前記第１面に形成されている複数の溝と前記溝から前記第２面に至る開口と前記第１面から前記第２面に至る電子部品を収容するための開口部とを有する絶縁層と、前記溝に形成されている導体回路と、前記開口に形成されていて前記導体回路に繋がっている金属ポストとを有する。そして、前記金属ポストは前記導体回路と接続している上面と前記上面と反対側の底面を有し、前記底面は前記第２面から露出している。
本発明の多層タイプのインターポーザは、本発明のインターポーザで形成される第１のインターポーザと、本発明のインターポーザで形成され、前記第１のインターポーザ上に積層される第２のインターポーザとからなる。そして、前記第１のインターポーザの導体回路に前記第２のインターポーザの金属ポストが接続するように、前記第２のインターポーザは前記第１のインターポーザ上に積層されている。本発明のインターポーザは５段落に示されている。
本発明の半導体装置は、樹脂絶縁層を有するプリント配線板と、前記プリント配線板上に実装されている半導体素子と、前記半導体素子が本発明のインターポーザの開口部に収容されるように、前記プリント配線板上に積層されている本発明のインターポーザとからなる。そして、本発明のインターポーザの絶縁層はエポキシからなる樹脂と無機フィラーで形成され、前記絶縁層に含まれる前記無機フィラーの含有量は７５ｗｔ％以上、８５ｗｔ％以下であって、前記プリント配線板の前記樹脂絶縁層に含まれる無機フィラーの含有量は７５ｗｔ％未満である。本発明のインターポーザは５段落に示されている。
別の観点に係わる本発明の半導体装置は、プリント配線板と、前記プリント配線板上に実装されている半導体素子と、前記半導体素子が本発明のインターポーザの開口部に収容されるように、前記プリント配線板上に積層されている本発明のインターポーザと、前記半導体素子と本発明のインターポーザとの間に形成されているモールド樹脂とからなる。そして、前記モールド樹脂の熱膨張係数と本発明のインターポーザの絶縁層の熱膨張係数は等しい。本発明のインターポーザは５段落に示されている。
本発明のインターポーザの製造方法は、支持板を準備することと、前記支持板上に導体回路を形成することと、前記支持板と前記導体回路上に前記導体回路を露出するための開口を有するめっきレジストを形成することと、前記開口にめっきを充填することで金属ポストを形成することと、前記めっきレジストを除去することと、前記金属ポストと前記導体回路が埋められるように、前記支持板上に絶縁層を形成することと、前記絶縁層及び前記金属ポストを研磨することと、前記支持板を除去することと、前記絶縁層の中央部に電子部品収容用の開口部を形成すること、とから成る。
[実施形態の効果]
実施形態のインターポーザによれば、絶縁層から導体回路が剥がれがたい。実施形態のインターポーザがヒートサイクルを受けても、インターポーザの信頼性が劣化しがたい。
本発明の第１実施形態のインターポーザの応用例の断面図。 第１実施形態のインターポーザの製造工程図。 第１実施形態のインターポーザの製造工程図。 半導体装置の断面図。 図５（Ａ）と図５（Ｂ）は第２実施形態のインターポーザの製造工程図を示し、図５（Ｃ）は第１実施形態のインターポーザの一部を示し、図５（Ｄ）は第２実施形態のインターポーザの一部を示している。
[第１実施形態]
図４（Ａ）は第１実施形態のインターポーザ１０とインターポーザ１０を搭載しているプリント配線板８００とインターポーザ１０の開口部３２内に収容されプリント配線板８００に実装されている半導体素子１９０とからなる半導体装置１１２を示す断面図である。図５（Ｃ）は、第１実施形態のインターポーザ１０の一部を示す断面図である。インターポーザ１０は第１面Ｆ１と第２面Ｆ２とを有する絶縁層３０を有する。そして、絶縁層３０は第１面Ｆ１に溝１８０を有する。溝１８０に導体回路１８が形成される。絶縁層３０は、さらに、溝１８０から第２面Ｆ２に至る開口３６０を有する。開口３６０に金属ポスト３６が形成されている。金属ポスト３６は上面３６Ｕと上面３６Ｕと反対側の底面３６Ｂを有し、上面３６Ｕが導体回路１８に接続している。また、絶縁層３０は、絶縁層３０の略中央部分に第１面Ｆ１から第２面Ｆ２に至る開口部３２を有する。開口部３２内に半導体素子１９０が収容される。
導体回路１８は上面１８Ｕと底面１８Ｂと側面１８Ｗとを有する。導体回路１８は絶縁層３０に埋まっていて、導体回路１８の底面１８Ｂと側面１８Ｗは絶縁層３０に接している。そのため、導体回路１８と絶縁層３０との間の接触面積が大きい。開口部３２を有するインターポーザ１０がヒートサイクルを受け、インターポーザ１０が反ったとしても、絶縁層３０から導体回路１８が剥がれがたい。絶縁層３０にクラックが発生しがたい。また、導体回路１８が絶縁層３０に埋まっているので、インターポーザ１０の厚みを薄くすることができる。絶縁層３０に導体回路１８を埋めることで、インターポーザ１０の強度を高くすることができる。インターポーザ１０が開口部３２を有しても、インターポーザ１０の反りを小さくすることができる。
導体回路１８の上面１８Ｕは絶縁層３０の第１面Ｆ１から露出している。導体回路１８の上面１８Ｕは第１電極３６Ｄ１を形成する。
金属ポスト３６の上面３６Ｕは導体回路１８の底面１８Ｂに接続している。金属ポスト３６の側面３６Ｗは絶縁層３０に接している。金属ポスト３６の底面３６Ｂは絶縁層３０の第２面Ｆ２から露出している。金属ポスト３６の底面３６Ｂは第２電極３６Ｄ２を形成する。そのため、金属ポスト３６の底面に繋がる外部端子用の導体回路が不要となる。インターポーザ１０の厚みを薄くすることができる。
導体回路１８の上面（第１電極３６Ｄ１）１８Ｕは、絶縁層３０の第１面Ｆ１と同一の平面上に位置していない。上面１８Ｕは第１面Ｆ１から凹んでいる。上面１８Ｕと第１面Ｆ１との間の距離Ｋ１は１μｍ以上、１０μｍ以下である。
金属ポスト３６の底面（第２電極３６Ｄ２）３６Ｂは絶縁層３０の第２面Ｆ２と同一の平面上に位置していない。第２電極３６Ｄ２は第２面Ｆ２から凹んでいる。第２電極３６Ｄ２と第２面Ｆ２との間の距離Ｋ２は１μｍ以上、１０μｍ以下である。
インターポーザ１０が距離Ｋ１、Ｋ２を持つので、金属ポスト３６が衝撃を直接受けない。金属ポスト３６が細くても、金属ポスト３６が長期に安定である。隣接する第１電極３６Ｄ１間の絶縁信頼性が高い。隣接する第２電極３６Ｄ２間の絶縁信頼性が高い。第１電極３６Ｄ１と第２電極３６Ｄ２上にバンプが形成されても、隣接するバンプ間の絶縁信頼性が高い。
第１電極３６Ｄ１上に第１電極３６Ｄ１の酸化を防止するための保護膜７２Ｕを形成することができる。保護膜７２Ｕは第１面Ｆ１から露出する面（上面）７２Ｕ１を有し、保護膜７２Ｕの上面７２Ｕ１は第１面Ｆ１から凹んでいる。保護膜７２Ｕの上面７２Ｕ１と第１面Ｆ１との間の距離Ｋ３は１μｍ以上、１０μｍ以下である。第２電極３６Ｄ２上に第２電極３６Ｄ２の酸化を防止するための保護膜７２Ｌを形成することができる。保護膜７２Ｌは第２面Ｆ２から露出する面（上面）７２Ｌ１を有し、保護膜７２Ｌの上面７２Ｌ１は第２面Ｆ２から凹んでいる。保護膜７２Ｌの上面７２Ｌ１と第２面Ｆ２との間の距離Ｋ４は１μｍ以上、１０μｍ以下である。距離Ｋ３、Ｋ４が存在すると、金属ポスト３６が衝撃を直接受けない。金属ポスト３６が細くても、金属ポスト３６が長期に安定である。隣接する第１電極３６Ｄ１間の絶縁信頼性が高い。隣接する第２電極３６Ｄ２間の絶縁信頼性が高い。第１電極３６Ｄ１と第２電極３６Ｄ２上にバンプが形成されても、隣接するバンプ間の絶縁信頼性が高い。
保護膜７２Ｕ、７２Ｌの例は、Ｎｉ／ＡｕやＯＳＰ（Organic Solderability Preservative）膜である。
第１実施形態では、図４（Ｂ）に示されるように、インターポーザ１０とインターポーザ１０の開口部３２内の電子部品１９０との間にモールド樹脂９２を充填することができる。そして、絶縁層３０の材料とモールド樹脂９２の材料を同じにすることができる。絶縁層３０の材料とモールド樹脂９２の材料が異なる時、絶縁層３０の熱膨張係数とモールド樹脂９２の熱膨張係数が同じであることが好ましい。モールド樹脂９２がインターポーザ１０から剥がれがたい。インターポーザ１０の反りを小さくすることができる。
絶縁層３０中の無機フィラーの量は７５ｗｔ％以上、８５ｗｔ％以下である。インターポーザ１０が図４（Ａ）に示されるプリント配線板８００に搭載される場合、プリント配線板８００の樹脂絶縁層１５０Ｆ、１５０Ｓ中の無機フィラーの量は７５ｗｔ％未満である。例えば、樹脂絶縁層１５０Ｆ、１５０Ｓ中の無機フィラーの量は４０ｗｔ％以上、６０ｗｔ％以下である。
絶縁層３０の熱膨張係数とモールド樹脂９２の熱膨張係数の差が小さい。このため、熱膨張係数の差による熱応力が生じ難い。開口部３２の角部からモールド樹脂９２や絶縁層３０にクラックが入りにくい。インターポーザ１０や図４（Ｂ）の半導体装置１１２の信頼性が低下し難い。また、金属ポスト３６の底面３６Ｂが第２電極３６Ｄ２を形成するため、隣接する金属ポスト３６間の距離を小さくすることができる。インターポーザ１０の高密度化が可能になる。
第１実施形態では、インターポーザ１０の中央部分に金属ポスト３６が形成されない。インターポーザ１０の外周領域のみに金属ポスト３６が形成される。開口部３２を有するので、第１実施形態のインターポーザは応力を解放し易い。また、インターポーザの変形量を小さくすることができる。金属ポスト３６に働くストレスが小さくなる。
図１は第１実施形態のインターポーザ１０の応用例１１４の断面を示す。
応用例１１４は、電子部品１９０を実装しているプリント配線板８００と開口部３２を有するインターポーザ１０と電子部品２９０を実装している第２プリント配線板２１０で形成されている。電子部品１９０、２９０の例は半導体素子である。電子部品１９０の例はＩＣチップであり、電子部品２９０の例はメモリである。インターポーザ１０とプリント配線板８００は半田バンプ１７６Ｆを介して接続される。インターポーザ１０と半導体素子１９０を実装しているプリント配線板８００で半導体装置１１２が形成される。図１では、インターポーザ１０上に第２プリント配線板２１０が実装されていて、第２プリント配線板２１０とインターポーザ１０は、半田バンプ２７６を介して接続される。第２プリント配線板２１０上に電子部品２９０が搭載される。第２プリント配線板２１０と電子部品２９０はワイヤ２３６を介して接続される。
ＩＣチップ１９０はプリント配線板８００の略中央部に実装されている。インターポーザ１０の開口部３２は電子部品１９０を収容するための開口であり、インターポーザ１０を貫通している。開口部３２は絶縁層３０を貫通している。また、開口部３２はインターポーザ１０の略中央部に形成されている。開口部３２内の半導体素子１９０とインターポーザ１０との間に半導体素子１９０を封止するためのモールド樹脂９２が充填されている。インターポーザ１０とプリント配線板８００との間もＩＣチップ１９０を封止するためのモールド樹脂９２が充填されている。
プリント配線板８００は、コア基板１３０を有する。コア基板１３０は第３面Ｆと第３面Ｆと反対側の第４面Ｓとを有する絶縁基板１２０ｚと絶縁基板の第３面Ｆ上に形成されている第１導体層１３４Ｆと絶縁基板の第４面上に形成されている第２導体層１３４Ｓを有する。コア基板はさらに第１導体層１３４Ｆと第２導体層１３４Ｓとを接続しているスルーホール導体１３６を有する。
絶縁基板１２０ｚの第３面Ｆと第１導体層１３４Ｆ上に最上の樹脂絶縁層１５０Ｆが形成されている。樹脂絶縁層１５０Ｆ上に最上の導体層１５８Ｆが形成されている。導体層１５８Ｆと第１導体層１３４Ｆやスルーホール導体１３６は、樹脂絶縁層１５０Ｆを貫通する最上のビア導体１６０Ｆで接続されている。
絶縁基板１２０ｚの第４面Ｓと第２導体層１３４Ｓ上に最下の樹脂絶縁層１５０Ｓが形成されている。樹脂絶縁層１５０Ｓ上に最下の導体層１５８Ｓが形成されている。導体層１５８Ｓと第２導体層１３４Ｓやスルーホール導体１３６は、樹脂絶縁層１５０Ｓを貫通する最下のビア導体１６０Ｓで接続されている。
最上の樹脂絶縁層１５０Ｆ及び最上の導体層１５８Ｆ上に開口１７１Ｆを有する第１のソルダーレジスト層１７０Ｆが形成されている。開口１７１Ｆから露出する導体層１５８Ｆはパッドを形成し、パッド上に第１の半田バンプ１７６Ｆが形成されている。
最下の樹脂絶縁層１５０Ｓ及び最下の導体層１５８Ｓ上に開口１７１Ｓを有する第２のソルダーレジスト層１７０Ｓが形成されている。開口１７１Ｓから露出する導体層１５８Ｓはパッドを形成し、パッド上に第２の半田バンプ１７６Ｓが形成されている。
第１実施形態では、インターポーザ１０の形状は略立方体である。インターポーザは開口部３２内にＩＣチップ１９０を収容する。このため、半導体装置１１２の厚みを薄くすることができる。第１実施形態のインターポーザ１０の金属ポスト３６は細い。隣接する金属ポスト３６間の間隔が狭い。高密度に金属ポスト３６を配置することができる。そのため、インターポーザ１０が開口部３２を有しても、小さなサイズのインターポーザ１０でＩＣチップ１９０とメモリ２９０間のデータの伝送が可能になる。
[第１実施形態のインターポーザの製造方法]
第１実施形態のインターポーザ１０の製造方法が図２と図３に示される。
支持板２０ｚと金属箔２４が準備される（図２（Ａ））。図２（Ａ）では、支持板２０ｚ上に金属箔２４が積層されている。支持板２０ｚの例は金属板や両面銅張積層板である。金属箔２４の例は銅箔やニッケル箔である。
金属箔２４上に電解銅めっきにより導体回路１８が形成される（図２（Ｂ））。支持板２０ｚと導体回路１８上に金属ポストを形成するための開口２６ａを有するめっきレジスト２６が形成される（図２（Ｃ））。めっきレジストの開口２６ａ内に電解めっき膜２８が形成される（図２（Ｄ））。めっきレジストが除去される。電解めっき膜２８から成る金属ポスト３６が形成される（図２（Ｅ））。金属ポスト３６は電解めっき膜のみで形成されている。
金属ポスト３６と金属箔２４上にモールド樹脂から成る絶縁層３０が形成される。導体回路１８と金属ポスト３６が絶縁層内に埋まる（図３（Ａ））。絶縁層３０に含まれる無機フィラーの含有量は７５ｗｔ％以上、８５ｗｔ％以下である。
絶縁層３０と金属ポスト３６が研磨される（図３（Ｂ））。金属ポスト３６の底面（第２電極３６Ｄ２）３６Ｂが露出される。金属箔２４と導体回路１８、絶縁層３０、金属ポスト３６から成る中間体３０αが支持板２０ｚ上に形成される。支持板２０ｚから中間体３０αが分離される（図３（Ｃ））。エッチングで、金属箔２４が除去される（図３（Ｄ））。この時、図５（Ｃ）に示されるように、導体回路１８の上面１８Ｕが絶縁層３０の第１面Ｆ１から凹み、金属ポスト３６の底面３６Ｂが絶縁層３０の第２面Ｆ２から凹む。その後、導体回路１８の上面１８Ｕ上に保護膜７２Ｕが形成される。金属ポスト３６の底面３６Ｂ上に保護膜７２Ｌが形成される（図５（Ｃ））。
絶縁層３０の中央部分が除去される。電子部品収容用の開口部３２が形成され、インターポーザ１０が完成する（図３（Ｅ））。開口部３２は、例えば、レーザやパンチング、ルーターで形成される。
図４（Ａ）に示されるように、電子部品１９０を実装するプリント配線板８００のパッドとインターポーザ１０の金属ポスト３６の底面（第２電極３６Ｄ２）３６Ｂを半田バンプ１７６Ｆで接続することで、プリント配線板８００上にインターポーザ１０が搭載される。図４（Ａ）に示されるように、インターポーザ１０の開口部３２内に半導体素子１９０が収容される。インターポーザとプリント配線板との間に、モールド樹脂９２が充填される。インターポーザ１０と半導体素子１９０との間の隙間にモールド樹脂９２が充填される。モールド樹脂９２の材質と絶縁層３０の材質は同じある。図４（Ｂ）の半導体装置１１２が完成する。図１に示されるように、インターポーザ１０の導体回路１８と第２プリント配線板２１０の電極を半田バンプ２７６で接続することで、インターポーザ上に第２プリント配線板２１０が実装される。応用例１１４が形成される。
[第２実施形態]
図５（Ｂ）は第２実施形態のインターポーザ１０の断面を示す。
第２実施形態のインターポーザ１０は、第１実施形態のインターポーザ（第１インターポーザ）１０ａ上に第１実施形態の別のインターポーザ（第２インターポーザ）１０ｂが積層されている。
第１インターポーザ１０ａの絶縁層は第１絶縁層３０ａであり、導体回路は第１導体回路１８ａであり、金属ポストは第１金属ポスト３６ａである。
第２インターポーザ１０ｂの絶縁層は第２絶縁層３０ｂであり、導体回路は第２導体回路１８ｂであり、金属ポストは第２金属ポスト３６ｂである。
第１インターポーザ１０ａの第１金属ポスト３６ａの第１導体回路１８ａ上に第２インターポーザ１０ｂの第２金属ポスト３６ｂが接続している。
[第２実施形態のインターポーザの製造方法]
第２実施形態のインターポーザ１０の製造方法が図５（Ａ）と図５（Ｂ）に示される。図３（Ｂ）の中間体３０αの金属ポスト（第２金属ポスト）３６ｂの底面３６ｂＢ上に導体回路（第１導体回路）１８ａが形成される（図５（Ａ））。その後、図２（Ｃ）と図２（Ｄ）、図２（Ｅ）、図３に示される工程が行われる。図５（Ｂ）に示される第２実施形態のインターポーザ１０が形成される。第１金属ポスト３６ａの底面３６ａＢを介し、第２実施形態のインターポーザ１０とプリント配線板８００は接続される。第２導体回路１８ｂを介し、第２実施形態のインターポーザ１０と第２プリント配線板２１０は接続される。図５（Ｄ）に示されるように、第２実施形態のインターポーザ１０は第１実施形態のインターポーザ１０と同様に保護膜７２Ｕ、７２Ｌと距離ｋ１、ｋ２、ｋ３、ｋ４を有する。
第２実施形態では、第１絶縁層３０ａの厚みと第２絶縁層３０ｂの厚みは第１実施形態の絶縁層３０の厚みの半分である。このため、電解めっきで形成される第１金属ポスト３６ａの高さと第２金属ポスト３６ｂの高さが、第１実施形態の金属ポスト３６の高さの半分である。第１金属ポスト３６ａと第２金属ポスト３６ｂは短時間で形成される。また、第１金属ポスト３６ａ上に第２金属ポスト３６ｂが積層されている。そのため、各金属ポストで応力を緩和することができる。
１０ インターポーザ
１８ 導体回路
１８ａ 第１導体回路
３０ 絶縁層
３２ 開口部
３６ 金属ポスト
３６ａ 第１金属ポスト
３６ｂ 第２金属ポスト
８００ プリント配線板
１１２ 半導体装置
１１４ 応用例

Claims (8)

  1. 第１面と前記第１面と反対側の第２面と前記第１面に形成されている複数の溝と前記溝から前記第２面に至る開口と前記第１面から前記第２面に至る電子部品を収容するための開口部とを有する絶縁層と、
    前記溝に形成されている導体回路と、
    前記開口に形成されていて前記導体回路に繋がっている金属ポストと、を有するインターポーザであって、
    前記金属ポストは前記導体回路と接続している上面と前記上面と反対側の底面を有し、前記底面は前記第２面から露出している。
  2. 請求項１のインターポーザであって、前記絶縁層はエポキシからなる樹脂と無機フィラーで形成されている。
  3. 請求項２のインターポーザであって、前記絶縁層に含まれる前記無機フィラーの含有量は７５ｗｔ％以上、８５ｗｔ％以下である。
  4. 請求項１のインターポーザで形成される第１のインターポーザと、
    請求項１のインターポーザで形成され、前記第１のインターポーザ上に積層される第２のインターポーザとからなる多層タイプのインターポーザあって、
    前記第１のインターポーザの前記導体回路に前記第２のインターポーザの前記金属ポストが接続するように、前記第２のインターポーザは前記第１のインターポーザ上に積層されている。
  5. 樹脂絶縁層を有するプリント配線板と、
    前記プリント配線板上に実装されている半導体素子と、
    前記半導体素子が請求項３のインターポーザの開口部に収容されるように、前記プリント配線板上に積層されている請求項３のインターポーザとからなる半導体装置であって、
    前記プリント配線板の前記樹脂絶縁層に含まれる無機フィラーの含有量は７５ｗｔ％未満である。
  6. 請求項１のインターポーザであって、前記開口部は前記インターポーザの中央に形成されている。
  7. プリント配線板と、
    前記プリント配線板上に実装されている半導体素子と、
    前記半導体素子が請求項１のインターポーザの開口部に収容されるように、前記プリント配線板上に積層されている請求項１のインターポーザと、
    前記半導体素子と請求項１のインターポーザとの間に形成されているモールド樹脂とからなる半導体装置であって、
    前記モールド樹脂の熱膨張係数と前記絶縁層の熱膨張係数は等しい。
  8. 支持板を準備することと、
    前記支持板上に導体回路を形成することと、
    前記支持板と前記導体回路上に前記導体回路を露出するための開口を有するめっきレジストを形成することと、
    前記開口にめっきを充填することで金属ポストを形成することと、
    前記めっきレジストを除去することと、
    前記金属ポストと前記導体回路が埋められるように、前記支持板上に絶縁層を形成することと、
    前記絶縁層及び前記金属ポストを研磨することと、
    前記支持板を除去することと、
    前記絶縁層の中央部に電子部品収容用の開口部を形成すること、とから成るインターポーザの製造方法。
JP2016084133A 2016-04-20 2016-04-20 インターポーザ及びインターポーザの製造方法 Pending JP2017195261A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016084133A JP2017195261A (ja) 2016-04-20 2016-04-20 インターポーザ及びインターポーザの製造方法
US15/492,291 US10262930B2 (en) 2016-04-20 2017-04-20 Interposer and method for manufacturing interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016084133A JP2017195261A (ja) 2016-04-20 2016-04-20 インターポーザ及びインターポーザの製造方法

Publications (1)

Publication Number Publication Date
JP2017195261A true JP2017195261A (ja) 2017-10-26

Family

ID=60089799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016084133A Pending JP2017195261A (ja) 2016-04-20 2016-04-20 インターポーザ及びインターポーザの製造方法

Country Status (2)

Country Link
US (1) US10262930B2 (ja)
JP (1) JP2017195261A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2019225148A1 (en) * 2018-02-22 2020-09-17 Dexcom, Inc. Sensor interposers employing castellated through-vias
US11089682B2 (en) * 2018-09-12 2021-08-10 Lg Innotek Co., Ltd. Flexible circuit board, chip package including the same, and electronic device including the chip package
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
US20220336332A1 (en) * 2021-04-16 2022-10-20 Advanced Semiconductor Engineering, Inc. Conductive structure, package structure and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2012119601A (ja) 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置

Also Published As

Publication number Publication date
US20170309558A1 (en) 2017-10-26
US10262930B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4361826B2 (ja) 半導体装置
JP2017195261A (ja) インターポーザ及びインターポーザの製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2015072984A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2015072983A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
JP2006173387A (ja) 多段構成半導体モジュール
JP2016021475A (ja) プリント配線板
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
JP5660462B2 (ja) プリント配線板
JP2017103282A (ja) プリント配線板
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
TWI658557B (zh) 線路載板及其製造方法