JP2015106615A - プリント配線板、プリント配線板の製造方法 - Google Patents

プリント配線板、プリント配線板の製造方法 Download PDF

Info

Publication number
JP2015106615A
JP2015106615A JP2013247467A JP2013247467A JP2015106615A JP 2015106615 A JP2015106615 A JP 2015106615A JP 2013247467 A JP2013247467 A JP 2013247467A JP 2013247467 A JP2013247467 A JP 2013247467A JP 2015106615 A JP2015106615 A JP 2015106615A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
buildup
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013247467A
Other languages
English (en)
Inventor
外茂也 台蔵
Tomoya Taizo
外茂也 台蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013247467A priority Critical patent/JP2015106615A/ja
Priority to US14/555,840 priority patent/US20150156880A1/en
Publication of JP2015106615A publication Critical patent/JP2015106615A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/34—Coated articles, e.g. plated or painted; Surface treated articles
    • B23K2101/35—Surface treated articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 電子部品を収容するキャビティ底部のコプラナリティが良好なプリント配線板を提供する。【解決手段】 キャビティ１８の内側において、第１のビルドアップ層５５Ｆの含まれる層間絶縁層の層数と第２のビルドアップ層５５Ｓに含まれる層間絶縁層の層数とが等しい。凹部の内側（底）でビルドアップ層の層数が対称になり、層間絶縁層を硬化させる際に、応力が対称に加わるので、キャビティ底部のコプラナリティが良好になる。【選択図】 図１

Description

本発明は、樹脂絶縁層に設けたキャビティに電子部品を収容すると共に、電子部品を実装する上基板が接続されるプリント配線板、及び、プリント配線板の製造方法に関する。
特許文献１は、コア基板とその両面にビルドアップ層を備え、一方のビルドアップ層に電子部品収容用のキャビティを設けたプリント配線板を開示している。両面のビルドアップ層の層数は２層で等しく、キャビティは、コア基板を露出させるように一方のビルドアップ層に開口を設けることで形成されている。
特開２０１０−２４５５３０号
特許文献１のプリント配線板では、電子部品を内蔵するキャビティで、キャビティ側でコア基板が剥き出しとなり樹脂絶縁層が存在しないのに対して、反対側には２層の層間絶縁層が存在し、ビルドアップ層の層数が非対称になっていた。このため、層間絶縁層を硬化させた際に、応力が非対称に加わり、キャビティ底部のコプラナリティ（平坦性）が低下し、収容する電子部品の端子とキャビティ底部に設けられるパッドとの接続信頼性を損ねていた。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、電子部品を収容するキャビティ底部のコプラナリティが良好なプリント配線板及び該プリント配線板の製造方法を提供することにある。
本願発明のプリント配線板は、第１面と前記第１面と反対側の第２面とを有するコア基板と、前記コア基板の第１面に形成される第１のビルドアップ層と、前記コア基板の第２面に形成される第２のビルドアップ層と、前記第１のビルドアップ層の一部を除去して成る電子部品を収容するための凹部と、前記第１のビルドアップ層の表面に形成された第１の接続パッドと、前記第２のビルドアップ層の表面に形成された第２の接続パッドと前記凹部の底面に形成された第３の接続パッドと、を有する。そして、前記凹部の内側において、前記第１のビルドアップ層の含まれる層間絶縁層の層数と前記第２のビルドアップ層に含まれる層間絶縁層の層数とが等しく、前記凹部の外側において、前記第１のビルドアップ層の含まれる層間絶縁層の層数が、前記第２のビルドアップ層に含まれる層間絶縁層の層数よりも多い。
本願発明のプリント配線板の製造方法は、第１面と前記第１面と反対側の第２面とを有するコア基板の前記第１面と前記第２面に同じ層数のビルドアップ層を形成すると共に、前記第１面のビルドアップ層の表面に凹部形成位置の外縁に沿ってレーザ受け用の導体パターンを形成することと、前記凹部形成位置に剥離層を設けると共に、該剥離層の周囲に該剥離層に対応する開口を有する樹脂絶縁層を形成することと、前記開口を有する樹脂絶縁層及び該樹脂絶縁層上に最外層の樹脂絶縁層を形成することと、前記レーザ受け用の導体パターンに至る切れ目をレーザで形成し、前記剥離層及び前記最外層の樹脂絶縁層の一部を除去することで凹部を形成することと、を含む。
本願発明のプリント配線板は、凹部の内側において、第１のビルドアップ層の含まれる層間絶縁層の層数と第２のビルドアップ層に含まれる層間絶縁層の層数とが等しい。凹部の内側（底）でビルドアップ層の層数が対称になり、層間絶縁層を硬化させた際に、応力が対称に加わるので、キャビティ底部のコプラナリティが良好になり、収容する電子部品の端子とキャビティ底部に設けられるパッドとの接続信頼性が向上する。更に、凹部の外側において、第１のビルドアップ層の含まれる層間絶縁層の層数が、第２のビルドアップ層に含まれる層間絶縁層の層数よりも多いため、第１面側のビルドアップ層上端の上基板側との接続領域が嵩上げされ、狭バンプピッチで上基板との接続を実現できる。
本願発明の製造方法に係るプリント配線板では、コア基板の第１面と第２面に同じ層数のビルドアップ層を形成し、第１面のビルドアップ層の表面にレーザ受け用の導体パターンを形成し、凹部形成位置に剥離層を設け、該剥離層の周囲に該剥離層に対応する開口を有する樹脂絶縁層を形成し、開口を有する樹脂絶縁層及び該樹脂絶縁層上に最外層の樹脂絶縁層を形成する。そして、レーザ受け用の導体パターンに至る切れ目をレーザで形成し、剥離層及び最外層の樹脂絶縁層の一部を除去することで凹部を形成する。凹部の内側において、第１のビルドアップ層の含まれる層間絶縁層の層数と第２のビルドアップ層に含まれる層間絶縁層の層数とを等しくできる。層間絶縁層を硬化させる際に、応力が対称に加わるので、キャビティ底部のコプラナリティが良好になり、収容する電子部品の端子とキャビティ底部に設けられるパッドとの接続信頼性が向上する。更に、凹部の外側において、第１のビルドアップ層の含まれる層間絶縁層の層数を、第２のビルドアップ層に含まれる層間絶縁層の層数よりも多くすることができる。このため、第１面側のビルドアップ層上端の上基板側との接続領域が嵩上げされ、狭バンプピッチで上基板との接続を実現できる。
本発明の第１実施形態に係るプリント配線板の断面図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の平面図。 第１実施形態のプリント配線板の応用例を示す断面図。
[第１実施形態]
第１実施形態のプリント配線板を構成する第１のプリント配線板１０の断面が図１に示される。第１のプリント配線板１０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する絶縁基材２０と絶縁性基材の第１面上の第１導体層３４Ｆと絶縁性基材の第２面上の第２導体層３４Ｓと第１導体層３４Ｆと第２導体層３４Ｓを接続しているスルーホール導体３６とで形成されているコア基板３０を有する。コア基板は第１面Ｆと第１面Ｆと反対側の第２面を有する。コア基板の第１面と絶縁性基材の第１面は同じ面であり、コア基板の第２面と絶縁性基材の第２面は同じ面である。
スルーホール導体３６は、絶縁性基材に形成されている貫通孔２８内をめっき膜で充填することにより形成される。貫通孔２８は、絶縁性基材の第１面側に形成されている第１開口部２８fと、第２面側に形成されている第２開口部２８sで形成されている。第１開口部２８fは第１面から第２面に向かってテーパしている。第２開口部２８sは第２面から第１面に向かってテーパしている。そして、第１開口部２８fと第２開口部２８sは絶縁性基材の内部で繋がっている。
コア基板３０の第１面Ｆに第１のビルドアップ層５５Ｆが形成されている。ビルドアップ層５５Ｆには、コア基板上と第１導体層３４Ｆ上に低層の樹脂絶縁層５０Ｆが形成されている。この低層の樹脂絶縁層５０Ｆ上に導体層５８Ｆが形成されている。導体層５８Ｆと第１導体層３４Ｆは、低層の樹脂絶縁層５０Ｆを貫通するビア導体６０Ｆで接続されている。低層の樹脂絶縁層５０Ｆ上に内層の樹脂絶縁層１５０Ｆが形成されている。この内層の樹脂絶縁層１５０Ｆ上に導体層１５８Ｆが形成されている。導体層１５８Ｆと導体層５８Ｆは、内層の樹脂絶縁層１５０Ｆを貫通するビア導体１６０Ｆで接続されている。内層の樹脂絶縁層１５０Ｆ上に最外層の樹脂絶縁層２５０Ｆが形成されている。この最外層の樹脂絶縁層２５０Ｆ上に導体層２５８Ｆが形成されている。導体層２５８Ｆと導体層１５８Ｆは、最外層の樹脂絶縁層２５０Ｆを貫通するビア導体２６０Ｆで接続されている。第１のビルドアップ層５５Ｆは３層の樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆから構成される。但し、これに限らず、２層又は４層以上あっても良い。
コア基板３０の第２面Ｓに第２のビルドアップ層５５Ｓが形成されている。ビルドアップ層５５Ｓには、コア基板上と第２導体層３４Ｓ上に樹脂絶縁層５０Ｓが形成されている。この樹脂絶縁層５０Ｓ上に導体層５８Ｓが形成されている。導体層５８Ｓと第２導体層３４Ｓは、樹脂絶縁層５０Ｓを貫通するビア導体６０Ｓで接続されている。第２のビルドアップ層５５Ｓは１層の樹脂絶縁層５０Ｓから成る。但し、これに限らなず、２層以上であっても良い。。
第１のビルドアップ層５５Ｆ上に第１のソルダーレジスト層７０Ｆが形成され、第２のビルドアップ層５５Ｓ上に第２のソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆは、第１パッド７１Ｆｐを露出するための第１開口７１Ｆを有する。ソルダーレジスト層７０Ｓは、第２パッド７１Ｓｐを露出する第２開口７１Ｓを有する。第１パッド７１Ｆｐや第２パッド７１Ｓｐ上に電子部品やマザーボードと接続するための半田バンプやＳｎ膜などの接続部材７６Ｆ、７６Ｓが形成される。接続部材は無くてもよい。
第１のビルドアップ層５５Ｆは、最外層の樹脂絶縁層２５０Ｆ及び内層の樹脂絶縁層１５０Ｆを貫通する開口１８からなるキャビティ１８が形成されている。キャビティ１８に電子部品９０が収容される。第１実施形態の電子部品はＣＰＵ等のロジックチップである。第１実施形態では、ＣＰＵ、メモリ等のＩＣチップ、能動素子の他、受動素子を収容することができる。低層の樹脂絶縁層５０Ｆ上に形成された第３ソルダーレジスト層８０の開口８１から露出される導体層５８Ｆが、電子部品の端子９２と接続される第３パッド８２を構成する。第３パッド８２上には半田バンプ７５が形成されている。キャビティ１８の底面には、その外縁に沿ってレーザ受け用の導体パターン５８ＦＰが形成されている。電子部品９０の下部には、アンダーフィル９９が充填されている。
図９は、接続部材形成前、電子部品搭載前のプリント配線板１０の平面図である。図１は、図９のＸ１−Ｘ１断面に相当する。
キャビティ１８の底部に第３パッド８２が形成され、第１のビルドアップ層上の第１のソルダーレジスト７０Ｆから第１パッド７１Ｆが露出される。レーザ受け用の導体パターン５８ＦＰがキャビティ１８の外縁に沿って、該レーザ受け用の導体パターン５８ＦＰの内側が露出され、外側がビルドアップ層内に埋設されるよう配置されている。
図１０は、上基板３１０が搭載されたプリント配線板１０の断面図である。
上基板３１０はメモリ等のＩＣチップ９００を実装している。上基板３１０は、パッド３１２と第１パッド７１Ｆｐ上の半田バンプ７６Ｆとを介してプリント配線板１０と接続される。
図１中に示されるように、第１のソルダーレジスト層７０Ｆの厚みｔ１は２０μｍ〜３０μｍで、第３のソルダーレジスト層８０の厚みｔ３は１２〜１８μｍで、第１のソルダーレジスト層７０Ｆの方が厚い。第３のソルダーレジスト層８０の厚みが薄いため、第３パッド８２をファインピッチに配置することができる。図１０に示されるように第１の接続パッド７１Ｆｐの上面は、第３の接続パッド９２の上面より高さＨ１：８０μｍ〜２５０μｍ高い位置にある。これにより、１００μｍ〜２７０μｍの厚みの電子部品を、放熱のための上基板２１０との最小のクリアランスｃ１：３０〜１００μｍを保ちながら、キャビティ１８内に収容することができる。
第１実施形態のプリント配線板は、キャビティ１８の内側において、第１のビルドアップ層５５Ｆの含まれる層間絶縁層の層数と第２のビルドアップ層５５Ｓに含まれる層間絶縁層の層数とが等しい。凹部の内側（底）でビルドアップ層の層数が対称になり、層間絶縁層を硬化させた際に、応力が対称に加わるので、キャビティ底部のコプラナリティが良好になり、収容する電子部品９０の微細ピッチの端子９２とキャビティ底部に設けられる第３パッド８２との接続信頼性が向上する。更に、凹部の外側において、第１のビルドアップ層５５Ｆの含まれる層間絶縁層の層数が、第２のビルドアップ層５５Ｓに含まれる層間絶縁層の層数よりも多いため、第１面側のビルドアップ層上端の上基板側との接続領域がＨ１分嵩上げされ、半田バンプ７６Ｆが小径にでき、狭ピッチｐ１（図９参照）で第１パッド７１Ｆｐと上基板のパッド３１２との接続を実現できる。
第１パッド７１Ｆｐのピッチ（隣接するパッド中心間の距離）ｐ１よりも、第３パッド８２のピッチｐ３の方が狭い。このため、第３パッドが設けられる凹部の内側（底）側が、第１パッド７１Ｆｐが設けられる凹部の外側よりも良好なコプラナリティが要求される。
[第１実施形態のプリント配線板の製造方法]
第１実施形態のプリント配線板１０の製造方法が図２〜図１１に示される。
（１）第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板２０と、その両面に積層されている銅箔２２、２２からなる銅張積層板２０zが準備される（図２（Ａ））。
絶縁基板２０の絶縁層は樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
（２）絶縁基板２０にスルーホール導体３６、第１導体層３４Ｆ、第２導体層３４Ｓが、ＵＳ７７８６３９０に開示されている方法で形成されコア基板３０が完成する（図２（Ｂ））。
（３）コア基板３０の第１面、第２面上に無機繊維に無機フィラーを含有する樹脂を含浸することで構成された樹脂絶縁層及び銅箔４８、４８が積層され、さらに、加熱プレスすることで低層の樹脂絶縁層５０Ｆ、５０Ｓが形成される（図２（Ｃ））。ここで、樹脂絶縁層５０Ｓは、無機フィラーと樹脂から構成される絶縁層を用いることもできる。
（４）ＣＯ２ガスレーザにて低層の樹脂絶縁層５０Ｆにビア導体用の開口５１Ｆが、樹脂絶縁層５０Ｓにビア導体用の開口５１Ｓが形成される（図２（Ｄ））。
（５）層間樹脂絶縁層表面と開口５１Ｆ、５１Ｓの内壁に無電解銅めっき層５２が形成される（図３（Ａ））。
（６）無電解銅めっき層５２上にめっきレジスト５４が形成される（図３（Ｂ））。
（７）めっきレジスト５４から露出する無電解銅めっき層５２上に、電解銅めっき層５６が形成される（図３（Ｃ））。
（８）めっきレジスト５４が除去される。電解銅めっき層５６間の無電解銅めっき層５２がエッチングで除去されることで、導体層５８Ｆ、５８Ｓ及びビア導体６０Ｆ、６０Ｓが形成される（図３（Ｄ））。この際に、図９中に示されたレーザ受け用の導体パターン５８ＦＰが形成される。第２のビルドアップ層５５Ｓが完成する。
（９）底層の樹脂絶縁層５０Ｆ及び導体層５８Ｆ上で、キャビティ形成部位に第３開口８１を備える第３のソルダーレジスト層８０が形成される（図４（Ａ））。第３開口８１から露出される導体層が第３パッド８２を構成する。
（１０）第３のソルダーレジスト層８０上で、キャビティ形成部位に剥離層８４が形成される（図４（Ｂ））。
（１１）剥離層８４上に樹脂絶縁層及び銅箔１４８が積層され、さらに、加熱プレスすることで内層の樹脂絶縁層１５０Ｆが形成される（図５（Ａ））。
（１２）図３（Ａ）〜図３（Ｄ）に示された工程が繰り返され、導体層１５８Ｆと、該導体層１５８Ｆと下層の導体層５８Ｆとを接続するビア導体１６０Ｆが形成される（図５（Ｂ）。
（１３）内層の樹脂絶縁層１５０Ｆ及び導体層１５８Ｆ上に樹脂絶縁層及び銅箔２４８が積層され、さらに、加熱プレスすることで最外層の樹脂絶縁層２５０Ｆが形成される（図５（Ｃ））。
（１４）図３（Ａ）〜図３（Ｄ）に示された工程が繰り返され、導体層２５８Ｆと、該導体層２５８Ｆと下層の導体層１５８Ｆとを接続するビア導体２６０Ｆが形成され、第１のビルドアップ層５５Ｆが完成する（図６（Ａ）。
（１５）第１のビルドアップ層５５Ｆ上に開口７１Ｆを備えるソルダーレジスト層７０Ｆが形成され、第２のビルドアップ層５５Ｓ上に開口７１Ｓを備えるソルダーレジスト層７０Ｓが形成される（図６（Ｂ））。
（１６）第１のソルダーレジスト層７０Ｆの開口７１Ｆから露出される第１パッド７１Ｆｐ、第２のソルダーレジスト層７０Ｓの開口７１Ｓから露出される第２パッド７１Ｓｐ上に表面処理膜７２が形成される（図６（Ｃ））。表面処理膜は、ニッケル−金層（Ni/Au）、Ｓnめっき、ニッケル−パラジウム−金層（Ni/Pd/Au）、Pd/Agめっき、OＳP（Organic Ｓolderability Preservative）膜が形成される。
（１７）レーザで最外層の樹脂絶縁層２５０Ｆ、剥離層８４、内層の樹脂絶縁層１５０Ｆにレーザ受け用の導体パターン５８ＦＰに至る切れ目１８ａが形成され（図７（Ａ））、切断された樹脂絶縁層２５０Ｆ、剥離層８４が取り除かれ、キャビティ１８が形成される（図７（Ｂ））。
（１８）第３パッド８２上に半田バンプ７５が形成される（図８（Ａ））。半田ボールが載置され、リフローにより第１のソルダーレジスト層７０Ｆの第１開口７１Ｆから露出される第１パッド７１Ｆｐ上に半田バンプ７６Ｆが、第２のソルダーレジスト層７０Ｓの第２開口７１Ｓから露出される第２パッド７１Ｓｐ上に半田バンプ７６Ｓが形成され、プリント配線板１０が完成する（図８（Ｂ））。
キャビティ１８内に電子部品９０が配置され、電子部品の端子９２と第３パッド８２とが接続される（図１）。
ＩＣチップ９００を実装する上基板３１０が、パッド３１２と第１パッド７１Ｆｐ上の半田バンプ７６Ｆとを介してプリント配線板１０と接続される（図１０）。これにより、パッケージオンパッケージ構造となる。
第１実施形態の製造方法に係るプリント配線板では、低層の樹脂絶縁層５０Ｆ、５０Ｓを形成した後、第１面側に内層の樹脂絶縁層１５０Ｆ、最外層の樹脂絶縁層２５０Ｆを形成する。そして、レーザ受け用の導体パターン５８Ｆｐに至る切れ目をレーザで形成し、剥離層８４及び最外層の樹脂絶縁層の一部を除去することでキャビティ１８を形成する。キャビティ１８の内側において、第１のビルドアップ層の含まれる層間絶縁層の層数と第２のビルドアップ層に含まれる層間絶縁層の層数とを等しくできる。層間絶縁層を硬化させる際に、応力が対称に加わるので、キャビティ底部のコプラナリティが良好になり、収容する電子部品９０の端子９２とキャビティ底部に設けられる第３パッド８２との接続信頼性が向上する。更に、キャビティ１８の外側において、第１のビルドアップ層の含まれる層間絶縁層の層数を、第２のビルドアップ層に含まれる層間絶縁層の層数よりも多くすることができる。このため、第１面側のビルドアップ層５５Ｆ上端の上基板側との接続領域が嵩上げされ、小径の半田バンプ７６Ｆを介して、狭バンプピッチで上基板３１０との接続を実現できる。
１０ プリント配線板
１８ キャビティ
３０ コア基板
３６ スルーホール導体
５０Ｆ 低層の樹脂絶縁層
５５Ｆ 第１のビルドアップ層
５５Ｓ 第２のビルドアップ層
５８Ｆ 導体層
６０Ｆ ビア導体
７０Ｆ 第１のソルダーレジスト層
７１Ｆ 第１の開口
７１Ｆｐ 第１のパッド７１
８０ 第３のソルダーレジスト層
８１ 第３の開口
８２ 第３のパッド
９０ 電子部品
１５０Ｆ 内層の樹脂絶縁層
２５０Ｆ 最外層の樹脂絶縁層

Claims (8)

  1. 第１面と前記第１面と反対側の第２面とを有するコア基板と、
    前記コア基板の第１面に形成される第１のビルドアップ層と、
    前記コア基板の第２面に形成される第２のビルドアップ層と、
    前記第１のビルドアップ層の一部を除去して成る電子部品を収容するための凹部と、
    前記第１のビルドアップ層の表面に形成された第１の接続パッドと、
    前記第２のビルドアップ層の表面に形成された第２の接続パッドと
    前記凹部の底面に形成された第３の接続パッドと、を有するプリント配線板であって、
    前記凹部の内側において、前記第１のビルドアップ層の含まれる層間絶縁層の層数と前記第２のビルドアップ層に含まれる層間絶縁層の層数とが等しく、
    前記凹部の外側において、前記第１のビルドアップ層の含まれる層間絶縁層の層数が、前記第２のビルドアップ層に含まれる層間絶縁層の層数よりも多い。
  2. 請求項１のプリント配線板であって、
    前記第１の接続パッドの上面は、前記第３の接続パッドの上面より８０μｍ〜２５０μｍ高い位置にある。
  3. 請求項１のプリント配線板であって、
    前記凹部の外側において、前記第１のビルドアップ層の含まれる層間絶縁層の層数は、前記第２のビルドアップ層に含まれる層間絶縁層の層数よりも２層以上多い。
  4. 請求項１のプリント配線板であって、
    前記凹部の底面には、その外縁に沿って導体パターンが形成されている。
  5. 請求項１のプリント配線板であって、
    前記第１の接続パッドを露出するように形成されているソルダーレジスト層と、
    前記第３の接続パッドを露出するように形成されているのソルダーレジスト層と、を有し、
    前記第１の接続パッドを露出するソルダーレジスト層の厚みが前記第３の接続パッドを露出するソルダーレジスト層の厚みよりも厚い。
  6. 請求項１〜請求項５のいずれか１のプリント配線板を含むパッケージオンパッケージであって、
    前記第１の接続パッドには、第１の半導体素子が接続された上側パッケージ基板が接続され、
    前記第３の接続パッドには第２の半導体素子が接続される。
  7. プリント配線板の製造方法であって、
    第１面と前記第１面と反対側の第２面とを有するコア基板の前記第１面と前記第２面に同じ層数のビルドアップ層を形成すると共に、前記第１面のビルドアップ層の表面に凹部形成位置の外縁に沿ってレーザ受け用の導体パターンを形成することと、
    前記凹部形成位置に剥離層を設けると共に、該剥離層の周囲に樹脂絶縁層を形成することと、
    前記樹脂絶縁層及び該樹脂絶縁層上に最外層の樹脂絶縁層を形成することと、
    前記レーザ受け用の導体パターンに至る切れ目をレーザで形成し、前記剥離層及び前記最外層の樹脂絶縁層の一部を除去することで凹部を形成することと、を含む。
  8. 請求項７のプリント配線板の製造方法であって、
    前記第１面のビルドアップ層の表面にレーザ受け用の導体パターンを形成すると同時に、接続パッドを形成し、
    該接続パッドを露出するソルダーレジスト層を形成した後、該ソルダーレジスト上に前記剥離層を設ける。
JP2013247467A 2013-11-29 2013-11-29 プリント配線板、プリント配線板の製造方法 Pending JP2015106615A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013247467A JP2015106615A (ja) 2013-11-29 2013-11-29 プリント配線板、プリント配線板の製造方法
US14/555,840 US20150156880A1 (en) 2013-11-29 2014-11-28 Printed wiring board and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013247467A JP2015106615A (ja) 2013-11-29 2013-11-29 プリント配線板、プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2015106615A true JP2015106615A (ja) 2015-06-08

Family

ID=53266504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013247467A Pending JP2015106615A (ja) 2013-11-29 2013-11-29 プリント配線板、プリント配線板の製造方法

Country Status (2)

Country Link
US (1) US20150156880A1 (ja)
JP (1) JP2015106615A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050314A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20180020287A (ko) * 2015-06-25 2018-02-27 인텔 코포레이션 리세스를 갖는 인터포저를 포함하는 집적 회로 구조물

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
CN107646141A (zh) * 2015-06-25 2018-01-30 英特尔公司 用于堆叠封装的具有凹陷导电接触部的集成电路结构
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US10177090B2 (en) * 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
KR101726568B1 (ko) * 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
US10279576B2 (en) * 2016-04-26 2019-05-07 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP2017220502A (ja) * 2016-06-06 2017-12-14 イビデン株式会社 インダクタ部品、インダクタ部品の製造方法
TWI595607B (zh) * 2016-06-30 2017-08-11 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
WO2019132964A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
US11756872B2 (en) * 2021-03-11 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
JP2022162487A (ja) * 2021-04-12 2022-10-24 イビデン株式会社 配線基板及び配線基板の製造方法
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
TWI530241B (zh) * 2010-03-16 2016-04-11 A multi - layer circuit board manufacturing method for embedded electronic components
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US8957320B2 (en) * 2011-10-11 2015-02-17 Ibiden Co., Ltd. Printed wiring board
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180020287A (ko) * 2015-06-25 2018-02-27 인텔 코포레이션 리세스를 갖는 인터포저를 포함하는 집적 회로 구조물
JP2018520507A (ja) * 2015-06-25 2018-07-26 インテル コーポレイション リセスを有するインターポーザを用いた集積回路構造
KR102484173B1 (ko) * 2015-06-25 2023-01-02 인텔 코포레이션 리세스를 갖는 인터포저를 포함하는 집적 회로 구조물
JP2017050314A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US20150156880A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
US9627309B2 (en) Wiring substrate
JP6503687B2 (ja) プリント配線板
US9627308B2 (en) Wiring substrate
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US9852970B2 (en) Wiring substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20150016082A1 (en) Printed circuit board and method of manufacturing the same
JP2015106610A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2016082143A (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016082089A (ja) プリント配線板