TWI407870B - 配線基板之製造方法 - Google Patents

配線基板之製造方法 Download PDF

Info

Publication number
TWI407870B
TWI407870B TW096114185A TW96114185A TWI407870B TW I407870 B TWI407870 B TW I407870B TW 096114185 A TW096114185 A TW 096114185A TW 96114185 A TW96114185 A TW 96114185A TW I407870 B TWI407870 B TW I407870B
Authority
TW
Taiwan
Prior art keywords
main surface
surface side
conductor
core
insulating layer
Prior art date
Application number
TW096114185A
Other languages
English (en)
Other versions
TW200746974A (en
Inventor
Yasuhiro Sugimoto
Masao Kuroda
Tadahiko Kawabe
Hajime Saiki
Shinji Yuri
Makoto Origuchi
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007086107A external-priority patent/JP4954765B2/ja
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW200746974A publication Critical patent/TW200746974A/zh
Application granted granted Critical
Publication of TWI407870B publication Critical patent/TWI407870B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板之製造方法
本發明係關於一種在核心基板中埋入電子零件，進一步在其表面形成配線疊層部之配線基板的製造方法。
使用於電腦之CPU等的半導體積體電路元件(IC晶片)近年來更加高速化、高功能化，而有端子數隨之增加，端子間之間距亦變窄的趨勢。一般而言，在IC晶片之底面密集而陣列狀地配置有多數個端子，此種端子群對主機板側之端子群，係以倒裝晶片之形態連接。不過，由於IC晶片側之端子群與主機板側之端子群的此等端子間之間距差異甚大，因此將IC晶片直接連接於主機板上困難。因而，通常採用將IC晶片搭載於IC晶片搭載用配線基板上，而製成封包，並將其封包搭載於主機板上的方法。在構成此種封包之IC晶片搭載用配線基板中，為了謀求減低IC晶片之切換雜訊及電源電壓之穩定化，而提出設置電容器。另外，由於連繫IC晶片與電容器之配線變長時，配線之電感成分增加，而無法獲得上述之效果，因此電容器宜儘量配置於IC晶片附近。其一種範例提出有在位於IC晶片正下方之核心基板內配置電容器之配線基板(如參照專利文獻1)。
另外，供給至IC晶片之電源電壓不足時，連帶造成IC晶片之錯誤動作，因此，要求對IC晶片儘量供給較多之電源。因而，先前之配線基板上設有供給電源至IC晶片的數個電源路徑。電源路徑包括：第一電源路徑，係通過在厚度方向貫穿核心基板之通孔導體等而連接於IC晶片；及第二電源路徑 等，係通過具有電容器之通路導體而連接於IC晶片。
上述先前之IC晶片搭載用配線基板如由以下之步驟來製造。首先，準備高分子材料製之核心基板，其具有在核心主面及核心背面兩者開口之收容孔部。一併準備在電容器主面及電容器背面分別突設數個電極之埋入用電容器。其次，以黏合膠帶等密封收容孔部之核心基板背面側開口，在該狀態下，於收容孔部內收容埋入用電容器，而暫時固定該電容器。而後，進行以填孔用樹脂材料填滿收容孔部之內面與電容器之側面的間隙後使其硬化之固定步驟，而在核心基板上固定電容器。之後，對於由核心基板及電容器所組成之複合基底材料的表面及背面，形成以高分子材料為主體之樹脂絕緣層及形成導體層。結果可獲得希望之配線基板。另外，還提出一種配線基板，係在收容孔部內，於橫方向配置數個上述電容器，以連接導體來連接一部分電容器之電極與核心主面上之導體圖案，不過該配線基板存在僅可將連接導體連接於外周部之電容器的電極之問題。
[專利文獻1]日本特開2005-39243號公報(參照第4圖等)
再者，為了製造具有上述連接導體之配線基板，從在核心基板上固定電容器至形成樹脂絕緣層及導體層之間，需要形成連接導體之步驟。但是，形成連接導體時需要：形成電鍍層之步驟、在電鍍層上形成蝕刻阻劑之步驟、對電鍍層進行蝕刻而作成連接導體之步驟、及剝離蝕刻阻劑之步驟等。因而步驟複雜，且配線基板之製造成本提高。另外，近年來， 為了降低成本而要求減少步驟，因此必須解決上述問題。
有鑑於上述問題，本發明之目的為提供一種可簡化步驟之配線基板之製造方法。
而解決上述問題之手段(手段1)，係提供一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及電子零件，該核心基板具有核心主面及核心背面，並形成有至少在前述核心主面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，而該電子零件具有零件主面及零件背面，並在前述零件主面上配置有零件主面側電極；固定步驟，係以填孔用樹脂材料填滿被前述收容孔部所收容之前述電子零件與前述核心基板的間隙，而將前述電子零件固定於前述核心基板中；絕緣層形成步驟，係在前述固定步驟之後，在前述核心主面、前述零件主面及前述填孔用樹脂材料上形成最下方樹脂絕緣層，其成為配線疊層部之最下層；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極。
因此，採用手段1之配線基板之製造方法，由於在形成於最下方樹脂絕緣層之開口部內形成主面側連接導體，所以可與對最下方樹脂絕緣層內形成導體之同時，進行主面側連接導體之形成。藉此，由於簡化步驟，所以可輕易製造配線基板，並可降低配線基板之製造成本。此外，由於填孔用樹脂 材料與最下方樹脂絕緣層為不同材料，所以可將填孔用樹脂材料之功能特定為固定電子零件之功能，而可使用固定力更強者作為填孔用樹脂材料。
此外，本發明之解決問題的另一手段(手段2)，係提供一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及電子零件，該核心基板具有核心主面及核心背面，並形成至少在前述核心主面側開口之收容孔部，在前述核心主面上配置核心基板主面側導體，而該電子零件具有零件主面及零件背面，並在前述零件主面上配置零件主面側電極；絕緣層形成及固定步驟，係在前述收容孔部中收容前述電子零件後，在前述核心主面及前述零件主面上形成構成為配線疊層部之最下層的最下方樹脂絕緣層，且一併以前述最下方樹脂絕緣層之一部分填滿前述電子零件與前述核心基板之間隙，而將前述電子零件固定於前述核心基板中；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極。
因此，採用手段2之配線基板之製造方法時，由於在形成於最下方樹脂絕緣層之開口部內形成主面側連接導體，所以可與對最下方樹脂絕緣層內形成導體之同時，進行主面側連接導體之形成。藉此，由於簡化步驟，所以可輕易製造配線基板，並可降低配線基板之製造成本。
而且，由於與最下方樹脂絕緣層之形成同時進行電子零件 之固定，所以可更進一步簡化步驟。此外，由於填滿上述間隙之材料係最下方樹脂絕緣層之一部分，所以將電子零件固定於核心基板時，無須準備與最下方樹脂絕緣層不同之材料即可完成。如此，由於製造配線基板而需要之材料減少，所以可謀求配線基板之低成本化。
構成上述配線基板之核心基板，係形成配線基板中之核心部的一部分，如形成具有核心主面及位於其相反側之核心背面的板狀。該核心基板具有用於收容電子零件之收容孔部。該收容孔部可為僅在核心主面側開口之非貫穿孔部，或是亦可為在核心主面側及核心背面側兩者開口的貫穿孔部。另外，所謂「核心部」，係包含核心基板與形成配線疊層部之最下層的最下方樹脂絕緣層的部分。此外，電子零件可在完全被埋設之狀態下，被收容孔部收容，亦可在一部分自收容孔部之開口部突出的狀態下，被收容孔部收容。
形成核心基板之材料並無特別限定，不過，較佳之核心基板係以高分子材料為主體而形成。用於形成核心基板之高分子材料的具體例，如為：EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺．三(bis-maleimide triazine)樹脂)、PPE樹脂(聚苯醚(polyphenylene ether)樹脂)等。此外，亦可使用此等樹脂與玻璃纖維(玻璃織布及玻璃不織布)及聚醯胺纖維等有機纖維的複合材料。
另外，前述核心基板主面側導體宜係包圍前述收容孔部之開口邊緣而形成的板狀導體或網狀導體，且連接於貫穿前述核心主面及前述核心背面間而形成的數個通孔導體。如此，核心基板主面側導體之剖面積變大，而可謀求低電阻化。因 此，使用通過通孔導體、核心基板主面側導體及主面側連接導體而連接於零件主面側電極的電氣路徑之大電流供給變成容易。
構成上述配線基板之電子零件具有零件主面及零件背面。電子零件係在被前述收容孔部而收容的狀態下使用。電子零件如為電容器等，係具有貫穿前述零件主面及前述零件背面之間的數個通路導體，且具有連接於前述數個通路導體，且隔著介電體層而堆疊配置的數個內部電極層，前述零件主面側電極在前述零件主面上連接於前述數個通路導體之端部。此外，其他電子零件如為陶瓷晶片等，係具有陶瓷燒結體，該陶瓷燒結體具備零件主面及零件背面，且具有貫穿零件主面及零件背面之數個通路導體，前述零件主面側電極在前述零件主面上連接於前述數個通路導體之端部，不過，由於不具上述數個內部電極層，所以不具電容器之功能。另外，電子零件使用電容器時，容易謀求整個電子零件的小型化，進而亦容易謀求整個配線基板的小型化。而且電子零件係上述之電容器時，容易以小的比率達成高靜電容量，而可更穩定地供給電源。
另外，電子零件之零件主面(及零件背面)的面積，可比收容孔部之開口部分的面積小，特別是，宜比收容孔部之開口部分的面積稍小。如此，由於被前述收容孔部所收容之前述電子零件與前述核心基板的間隙變小，所以可在配線基板內減少無任何電性功能的區域，因而可謀求配線基板之小型化。再者，電子零件之平面觀察時的形狀，宜為近似於收容孔部之平面觀察時的形狀，如收容孔部形成平面觀察之矩形 狀時，電子零件亦宜形成平面觀察之矩形狀。如此，由於上述間隙更進一步縮小，所以可更進一步減少配線基板內無任何電性功能的區域。
前述介電體層除了適合使用氧化鋁、氮化鋁、氮化硼、碳化矽、氮化矽等高溫燒成陶瓷之燒結體之外，亦適合使用在硼矽酸系玻璃及硼矽酸鉛系玻璃中添加氧化鋁等無機陶瓷填料之玻璃陶瓷的低溫燒成陶瓷之燒結體。此時，亦宜依用途而使用鈦酸鋇、鈦酸鉛、鈦酸鍶等電介質陶瓷之燒結體。使用電介質陶瓷之燒結體時，容易實現靜電容量大之電容器。
形成前述內部電極層及前述通路導體之材料並無特別限定，不過適合使用與陶瓷可同時燒結之金屬，如鎳、鉬、鎢、鈦等。另外，選擇低溫燒成陶瓷之燒結體時，形成內部電極層及前述通路導體之材料，還可使用銅及銀等。
前述配線疊層部如具有交互連接以高分子材料為主體之層間絕緣層及導體層的構造。另外，在配線疊層部之表面搭載半導體積體電路元件時，半導體積體電路元件側之端子群與電子零件側之端子群，雖其端子間之間距差異大，不過，藉由設置配線疊層部，可輕易地連接兩者。此外，配線疊層部僅形成於前述核心主面及前述零件主面等上，不過，亦可進一步形成如具有在前述核心背面及前述零件背面等上交互地堆疊層間絕緣層及導體層之構造的配線疊層部。如此構成時，由於可在兩者之配線疊層部中形成電氣電路，因此可謀求配線基板更進一步的高功能化。
另外，前述零件主面側電極可配置於零件主面上的適合部位。但是，前述零件主面側電極特別亦宜配置於電子零件上 之外周部。如此，由於零件主面側電極與主面側連接導體之距離縮短，因此容易藉由主面側連接導體而連接核心基板主面側導體與零件主面側電極。
此外，前述電子零件從平面觀察係概略矩形狀時，前述主面側連接導體亦可為在前述電子零件具有之各邊上至少配置有1個的帶狀圖案，亦可為在前述電子零件具有之各邊上配置有數個的帶狀圖案。再者，前述主面側連接導體亦可為覆蓋前述電子零件與前述核心基板之間隙整個區域而配置的矩形框狀圖案。主面側連接導體係帶狀圖案，且在各邊至少配置1個帶狀圖案時，主面側連接導體增加，連接於零件主面側電極之電氣路徑數量增加，因此可謀求低電阻化。此外，電子零件之各邊不容易發生電位不均一。另外，主面側連接導體係帶狀圖案，且在各邊配置數個帶狀圖案時，主面側連接導體更增加，而使上述電氣路徑之數量更增加，因此可進一步謀求低電阻化。此外，主面側連接導體係矩形框狀圖案時，雖然上述電氣路徑數量不增加，但是，由於主面側連接導體之剖面積比為帶狀圖案時大，因此可更進一步謀求低電阻化。
以下，說明配線基板之製造方法。
在準備步驟，藉由先前熟知之方法製作電子零件，及具有用於收容固定電子零件之收容孔部的核心基板，並預先準備。電子零件如由以下之方式來製作。亦即，在電子零件本體之零件主面上印刷糊膠(paste)，而形成零件主面側電極。再者，以指定溫度進行指定時間燒成時，電子零件本體及糊膠同時燒結，而完成電子零件。此外，核心基板如由以下之方 式製作。首先，在底材之上面及下面形成子底材，在上側之子底材的上面形成核心基板主面側導體圖案。其次，對於由底材及子底材所組成之疊層體，使用切型器(router)進行開孔加工，將成為收容孔部之貫穿孔形成於指定位置，而獲得核心基板。
準備步驟後，在手段1之製造方法進行以下之步驟。亦即進行固定步驟，在核心基板之背面側貼合黏合膠帶等遮罩材料，預先密封收容孔部之背面側開口後，在其收容孔部內收容電子零件。在該狀態下，在收容孔部之內面與電子零件之側面的間隙中，填充高分子材料製之填孔用樹脂材料。填孔用樹脂材料宜為熱硬化性樹脂，且在使用該材料時，於填充後進行加熱處理。結果，藉由硬化後之填孔用樹脂材料，將電子零件固定於收容孔部內。於前述固定步驟之後，進行絕緣層形成步驟，而在複合基底材料之主面(核心主面、零件主面及填孔用樹脂材料之主面側配線被形成部)上形成最下方樹脂絕緣層。
此處，在上述間隙中填充填孔用樹脂材料之方法，如為：使用分配器裝置，在上述間隙中填充填孔用樹脂材料，或是藉由糊膠印刷，而在上述間隙中填充填孔用樹脂材料等。另外，進行前述絕緣層形成步驟時，亦可研磨上述複合基底材料之主面，而將複合基底材料之主面加以平坦化。
另外，在手段2之製造方法，於準備步驟後進行以下之步驟。亦即，進行絕緣層形成及固定步驟，以與上述手段1相同之方法，在前述收容孔部中收容前述電子零件後，在複合基底材料之主面(前述核心主面及前述零件主面)上形成最 下方樹脂絕緣層。同時，以最下方樹脂絕緣層之一部分填滿收容孔部之內面與電子零件之側面的間隙。結果，藉由最下方樹脂絕緣層之一部分，將電子零件固定於收容孔部內。
於絕緣層形成步驟或是絕緣層形成及固定步驟結束後，進行開口部形成步驟。具體而言，在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的開口部。形成開口部之方法如為：使用鑽孔機之開孔加工，切型器加工、雷射加工、以及進行曝光及顯像之光微影術等，不過，使用雷射加工，進行開口部形成步驟時，露出之核心基板主面側導體及零件主面側電極不易受到損傷。另外，前述開口部形成步驟宜藉由對前述最下方樹脂絕緣層之雷射加工，而形成前述開口部，且一併形成使前述零件主面側電極露出之通路孔。如此，由於無須分別進行開口部之形成與通路孔之形成即可完成，所以可更進一步簡化步驟，並可降低配線基板之製造成本。
再者，進行主面側連接導體形成步驟，在前述開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極。
此時，前述主面側連接導體之例子，如為：電鍍層、金屬糊膠層、金屬箔貼合層、濺鍍層、蒸鍍層、離子噴鍍層等，此等之中，較宜為電鍍層(如銅電鍍層)。此因，電鍍層可在短時間形成較厚之層，而有利於配線基板的低成本化。另外，主面側連接導體為電鍍層時，前述主面側連接導體形成步驟，係藉由無電解電鍍來形成前述主面側連接導體。
再者，前述主面側連接導體形成步驟宜藉由對前述最下方樹脂絕緣層上及前述開口部之內面進行無電解電鍍後，形成蝕刻阻劑，其次，進行電解電鍍，進一步除去蝕刻阻劑，並進行軟式蝕刻，而在前述開口部內形成前述主面側連接導體，且在前述最下方樹脂絕緣層上形成導體層圖案，以構成配線疊層部。如此，由於主面側連接導體由無電解電鍍層及電解電鍍層構成而變厚，所以主面側連接導體之電阻變小，進行電源供給時之電壓下降變小。藉此，可在主面側連接導體中流入大電流。此外，由於同時進行主面側連接導體之形成與導體層之圖案形成，所以可更進一步簡化步驟，並可降低配線基板之製造成本。
另外，擴大前述主面側連接導體與前述核心基板主面側導體之接觸面積時，主面側連接導體與核心基板主面側導體之連接可靠性提高。擴大兩者接觸面積之方法，如為使前述主面側連接導體接合於前述核心基板主面側導體之側面及上面的兩面等。同樣地，擴大前述主面側連接導體與前述零件主面側電極之接觸面積時，主面側連接導體與零件主面側電極之連接可靠性提高。擴大兩者接觸面積之方法，如為使前述主面側連接導體接合於前述零件主面側電極之側面及上面的兩面等。
再者，在主面側連接導體形成步驟中，使主面側連接導體對核心基板主面側導體或零件主面側電極，在數個面接合時，可能在主面側連接導體之上面等形成凹部。此時，宜在前述主面側連接導體形成步驟之後，進行填孔步驟，將形成於前述主面側連接導體之部位的凹部加以填孔，而使其上面平坦化。如 此，而消除凹部，且可在平坦化之主面側連接導體的上面形成導體層，而提高配線疊層部中之配線自由度。再者，宜進行填孔步驟，以絕緣樹脂材料將貫穿前述核心基板及前述最下方樹脂絕緣層所形成之數個通孔導體的空洞部加以填孔，且一併將形成於前述主面側連接導體之部位的凹部加以填孔。如此，由於無須分別進行上述空洞部之填孔與上述凹部之填孔即可完成，所以可更進一步簡化步驟，並可降低配線基板之製造成本。
[第一種實施形態]
以下，依據圖式詳細說明將本發明之配線基板加以具體化之第一種實施形態。
如第1圖所示，本實施形態之配線基板10係搭載IC晶片用的配線基板，且包含：概略矩形板狀之核心基板11，形成於核心基板11之核心主面12(第1圖之上面)上的第一配線疊層部，及形成於核心基板11之核心背面13(第1圖之下面)上的第二配線疊層部。第一配線疊層部藉由：形成該第一配線疊層部最下層之環氧樹脂製的最下方樹脂絕緣層33，及形成於最下方樹脂絕緣層33上之第一增(build-up)層31而構成。另外，第二配線疊層部藉由：形成該第二配線疊層部最上層之環氧樹脂製的最上方樹脂絕緣層34，及形成於最上方樹脂絕緣層34上之第二增層32而構成。
在構成第一配線疊層部之最下方樹脂絕緣層33內的數個部位形成有通路導體47。此外，構成第一配線疊層部之第一增層31具有交互地堆疊：由環氧樹脂組成之樹脂絕緣層35(亦即層間絕緣層)，及由銅組成之導體層42的構造。導體層42 電性連接於通路導體47等。此外，在樹脂絕緣層35內之數個部位形成有通路導體43，在樹脂絕緣層35表面上之成為各通路導體43之上端的部位，陣列狀地形成有端子焊墊44。再者，樹脂絕緣層35之表面被防焊阻劑37大致整體地覆蓋。在防焊阻劑37之指定位置，形成有使端子焊墊44露出之開口部46。在端子焊墊44之表面上配置有數個銲接凸塊45。各銲接凸塊45電性連接於IC晶片21(半導體積體電路元件)之面連接端子22。IC晶片21形成矩形平板狀，並由矽組成。另外，各端子焊墊44及各銲接凸塊45在第一增層31中，位於陶瓷電容器101正上方的區域內，該區域成為IC晶片搭載區域23。IC晶片搭載區域23設定於第一增層31之表面39上。亦即，表面39上可搭載IC晶片21。
如第1圖所示，前述第二配線疊層部具有與上述第一配線疊層部大致相同的構造。亦即，在構成第二配線疊層部之前述最上方樹脂絕緣層34內的數個部位形成有通路導體47。此外，構成第二配線疊層部之前述第二增層32具有交互地堆疊：由環氧樹脂組成之樹脂絕緣層36(亦即層間絕緣層)及導體層42的構造。導體層42電性連接於通路導體47等。此外，在樹脂絕緣層36內之數個部位形成有通路導體43，在樹脂絕緣層36下面上之成為各通路導體43之下端的部位，格柵狀地形成有經由通路導體43而電性連接於導體層42的BGA用焊墊48。再者，樹脂絕緣層36之下面被防焊阻劑38大致整體地覆蓋。在防焊阻劑38之指定位置，形成有使BGA用焊墊48露出之開口部40。在BGA用焊墊48之表面上配置有用於謀求與圖上未顯示之主機板(Mother board)電性連接的數個 銲接凸塊49。而後，配線基板10藉由各銲接凸塊49而安裝於圖上未顯示之主機板上。亦即，在第二增層32之表面可連接主機板。
如第1圖所示，前述核心基板11藉由以下元件構成：由環氧玻璃組成之底材201；子底材204，係形成於底材201之上面及下面，而由添加二氧化矽填料等之無機填料的環氧樹脂所組成；及導體層203，係同樣形成於底材201之上面及下面，而由銅所組成。此外，核心基板11中形成數個通孔導體16，而貫穿核心主面12、核心背面13及導體層203。該通孔導體16連接導通核心基板11之核心主面12側與核心背面13側，且電性連接於導體層203。另外，通孔導體16之內部如以環氧樹脂等之閉塞體17填入。通孔導體16之上端電性連接於在最下方樹脂絕緣層33表面上的導體層42之一部分，通孔導體16之下端電性連接於在最上方樹脂絕緣層34下面上之導體層42的一部分。此外，核心基板11具有1個從平面觀察為矩形狀之收容孔部90，係在核心主面12之中央部及核心背面13之中央部開口。亦即，收容孔部90係貫穿孔部。
如第1圖至第3圖所示，在核心基板11之核心主面12上配置有由銅所組成的核心基板主面側電源圖案51(核心基板主面側導體)，在核心基板11之核心背面13上配置有同樣由銅所組成之核心基板背面側接地圖案52(核心基板背面側導體)。核心基板主面側電源圖案51及核心基板背面側接地圖案52電性連接於通孔導體16。核心基板主面側電源圖案51及核心基板背面側接地圖案52形成比導體層42厚。另外，本實施形態將導體層42的厚度設定為25μm，將核心基板主面 側電源圖案51及核心基板背面側接地圖案52之厚度設定為35μm。此外，核心基板主面側電源圖案51及核心基板背面側接地圖案52係包圍收容孔部90之開口邊緣而形成矩形框狀的平面狀導體(參照第2圖)。另外，核心基板主面側電源圖案51及核心基板背面側接地圖案52之外周緣係位於核心基板11之核心主面12及核心背面13之外周緣的內側，而核心基板主面側電源圖案51及核心基板背面側接地圖案52之內周緣係位於比收容孔部90之開口邊緣更朝核心基板11之外周側。
在收容孔部90內，以埋入之狀態收容有第4圖至第6圖等所示的陶瓷電容器101。本實施形態之陶瓷電容器101係縱6.0mm×橫12.0mm×厚度0.8mm的平面觀察為概略矩形板狀。另外，陶瓷電容器101之厚度宜為0.2mm以上，1.0mm以下。若未達0.2mm時，無法藉由陶瓷電容器101而減低在IC晶片搭載區域23上接合IC晶片21時之應力，不足於作為支撐體。另外，比1.0mm大時，配線基板10變厚。更宜為陶瓷電容器101之厚度係0.4mm以上，0.8mm以下。陶瓷電容器101在核心基板11中係配置於IC晶片搭載區域23的正下方區域。另外，IC晶片搭載區域23之面積(在IC晶片21中形成面連接端子22之面的面積)設定成比陶瓷電容器101之電容器主面102的面積小。從陶瓷電容器101之厚度方向觀察時，IC晶片搭載區域23位於陶瓷電容器101之電容器主面102內。另外，上述面積之大小關係並無限定，IC晶片搭載區域23之面積亦可比電容器主面102之面積大。
如第1圖、第4圖至第6圖等所示，本實施形態之陶瓷電容器101(電子零件)係所謂通路陣列型之陶瓷電容器。構成 陶瓷電容器101之陶瓷燒結體104係具有作為零件主面之電容器主面102(第1圖之上面)及作為零件背面之電容器背面103(第1圖之下面)的板狀物。另外，在陶瓷燒結體104之電容器主面102上形成有前述最下方樹脂絕緣層33，陶瓷燒結體104之電容器背面103上形成有前述最上方樹脂絕緣層34。陶瓷燒結體104具有隔著陶瓷介電體層105而交互堆疊配置第一內部電極層141與第二內部電極層142的構造。陶瓷介電體層105由一種高介電率陶瓷之鈦酸鋇的燒結體所組成，而作為第一內部電極層141及第二內部電極層142間之電介質(絕緣體)的功能。第一內部電極層141及第二內部電極層142均係以鎳為主要成分所形成之層，且在陶瓷燒結體104之內部每隔一層配置。
在陶瓷燒結體104中形成有多數個通路孔130。此等通路孔130貫穿於陶瓷燒結體104之厚度方向，且在陶瓷燒結體104之整個面配置成格柵狀(陣列狀)。在各通路孔130內，以鎳為主要材料而形成有連通陶瓷燒結體104之電容器主面102及電容器背面103間的數個通路導體131、132。通路導體131、132上側之端面位於電容器主面102，通路導體131、132下側之端面位於電容器背面103。各電源用通路導體131貫穿各第一內部電極層141，而彼此電性連接。各接地用通路導體132貫穿各第二內部電極層142，而彼此電性連接。各電源用通路導體131及各接地用通路導體132全體配置成陣列狀。另外，為了方便說明，係以5行×5列來圖示通路導體131、132，不過，實際上有更多的行。
而後，如第2圖、第4圖至第6圖等所示，在陶瓷燒結體 104之電容器主面102上突設有：上面側電源用電極111(零件主面側電極)與數個上面側接地用電極112(零件主面側電極)。此外，在陶瓷燒結體104之電容器背面103上突設有：數個背面側電源用電極121(零件背面側電極)與背面側接地用電極122(零件背面側電極)。此處之上面側電源用電極111係覆蓋電容器主面102之概略全體的平面狀導體，且具有數個用於避開各上面側接地用電極112的孔。同樣地，背面側接地用電極122係覆蓋電容器背面103之概略全體的平面狀導體，且具有數個用於避開各背面側電源用電極121的孔。另外，上面側電源用電極111及背面側接地用電極122之外周緣係位於陶瓷電容器101之電容器主面102及電容器背面103的外周緣之內側(參照第2圖、第5圖、第6圖)。此外，各上面側接地用電極112係在電容器主面102中彼此平行地配置的帶狀圖案，且各背面側電源用電極121係在電容器背面103中彼此平行地配置的帶狀圖案。在電容器主面102側之電極111、112，經由通路導體47、第一增層31(導體層42、通路導體43)、端子焊墊44、銲接凸塊45及IC晶片21的面連接端子22，而電性連接於IC晶片21。另外，在電容器背面103側之電極121、122係經由通路導體47、導體層42、通路導體43、BGA用焊墊48及銲接凸塊49而電性連接於圖上未顯示之主機板具有的電極(接觸端子)。此外，上面側電源用電極111直接連接於數個電源用通路導體131中之電容器主面102側的端面，上面側接地用電極112直接連接於數個接地用通路導體132中之電容器主面102側的端面。另外，背面側電源用電極121直接連接於數個電源用通路導體131中之電容器背面103側的 端面，背面側接地用電極122直接連接於數個接地用通路導體132中之電容器背面103側的端面。藉此，電源用電極111、121導通於電源用通路導體131及第一內部電極層141，接地用電極112、122導通於接地用通路導體132及第二內部電極層142。
如第4圖等所示，電極111、112以鎳為主要材料而形成，且表面藉由圖上未顯示之銅電鍍層而整體覆蓋。同樣地，電極121、122亦係以鎳為主要材料而形成，且表面藉由圖上未顯示之銅電鍍層而覆蓋。此等電極121、122及通路導體131、132配置於前述IC晶片21之概略中心部的正下方。而後，上面側電源用電極111及上面側接地用電極112自IC晶片21之概略中心部的正下方形成至前述陶瓷電容器101的外周方向。另外，上面側電源用電極111及背面側接地用電極122亦配置於電容器外周部。
如自主機板側經由電極121、122進行通電，而在第一內部電極層141-第二內部電極層142間施加電壓時，第一內部電極層141中如存儲正電荷，第二內部電極層142中如存儲負電荷。因而，陶瓷電容器101作為電容器之功能。此外，陶瓷電容器101係設定成電源用通路導體131及接地用通路導體132分別交互鄰接而配置，且流入電源用通路導體131及接地用通路導體132之電流的方向彼此反方向。藉此，而謀求電感成分之減低。
如第1圖至第3圖等所示，前述收容孔部90之內面與陶瓷電容器101之側面的間隙，藉由構成前述最下方樹脂絕緣層33之一部分的樹脂填充部33a而填入。該樹脂填充部33a具 有將陶瓷電容器101固定於核心基板11，且藉由本身之彈性變形而吸收向陶瓷電容器101及核心基板11之面方向及厚度方向的變形之功能。另外，陶瓷電容器101形成平面觀察為概略正方形狀，四個角落具有C0.6的斜度。藉此，樹脂填充部33a隨著溫度變化而變形時，可緩和對陶瓷電容器101之角部集中應力，因此可防止樹脂填充部33a發生龜裂。
樹脂填充部33a具有位於核心基板11之前述核心主面12及陶瓷電容器101之前述電容器主面102側的主面側配線被形成部93。此外，樹脂填充部33a具有位於核心基板11之前述核心背面13及陶瓷電容器101之前述電容器背面103側的背面側配線被形成部94。在主面側配線被形成部93上配置有上面側連接圖案61(主面側連接導體)。上面側連接圖案61係在陶瓷電容器101具有之各邊各配置1個的帶狀圖案(參照第2圖)，可連接前述核心基板主面側電源圖案51與前述上面側電源用電極111。詳細而言，上面側連接圖案61之一端在核心基板主面側電源圖案51之側面53(內周面)及上面54接合，且上面側連接圖案61之另一端在上面側電源用電極111之側面(外周面)及上面接合(參照第3圖)。另外，本實施形態之上面側連接圖案61由銅電鍍層所組成，其上面為平坦。
如第1圖、第3圖所示，在背面側配線被形成部94上配置有背面側連接圖案62(背面側連接導體)。背面側連接圖案62具有與上面側連接圖案61概略相同之構成。亦即，背面側連接圖案62係在陶瓷電容器101具有之4個邊各配置1個的帶狀圖案，而可連接前述核心基板背面側接地圖案52與前述背面側接地用電極122。詳細而言，背面側連接圖案62在核心 基板背面側接地圖案52之側面(內周面)及下面接合，且在背面側接地用電極122之側面(外周面)及下面接合。另外，本實施形態之背面側連接圖案62由銅電鍍層所組成，下面為平坦。
藉由以上之構造，而在配線基板10內形成用於供給電源至前述IC晶片21的數個電氣路徑(第一電源路徑及第二電源路徑等)。第一電源路徑係通過前述通孔導體16、前述核心基板主面側電源圖案51及前述上面側連接圖案61，而連接於前述上面側電源用電極111的路徑。第二電源路徑係通過前述通路導體131而連接於上面側電源用電極111的路徑。而後，上面側電源用電極111經由通路導體47、第一增層31(導體層42、通路導體43)、端子焊墊44、銲接凸塊45及IC晶片21之面連接端子22，而電性連接於IC晶片21。
其次，說明本實施形態之配線基板10的製造方法。
在準備步驟中，係藉由先前熟知的方法分別預先準備及製作核心基板11與陶瓷電容器101。
核心基板11如以下方式製作。首先，準備在縱400mm×橫400mm×厚度0.8mm之底材201的兩面，貼合有厚度為35μm之銅箔202的貼銅疊層板(參照第7圖)。另外，底材201之厚度宜為0.2mm以上，1.0mm以下。其次，蝕刻貼銅疊層板兩面之銅箔202，而例如藉由減去法將導體層203加以圖案化(參照第8圖)。具體而言，係在無電解銅電鍍後，將該無電解銅電鍍層作為共用電極，實施電解銅電鍍。再者，堆疊乾膜，藉由對該乾膜進行曝光及顯像，而將乾膜形成指定圖案。在該狀態下，以蝕刻除去不需要之電解銅電鍍層、無電解銅電 鍍層及銅箔202。而後，剝離乾膜。其次，將底材201之上面及下面及導體層203粗糙化後，在底材201之上面及下面，藉由熱壓接而貼合添加無機填料的環氧樹脂膜(厚度為600μm)，而形成子底材204(參照第9圖)。
其次，在上側之子底材204的上面形成核心基板主面側電源圖案51，且在下側之子底材204的下面形成核心基板背面側接地圖案52(參照第10圖)。具體而言，對上側之子底材204的上面及下側之子底材204的下面進行無電解銅電鍍後，形成蝕刻阻劑，其次進行電解銅電鍍。再者，除去蝕刻阻劑，進行軟式蝕刻。其次，對於由底材201及子底材204所組成之疊層體，使用切型器進行開孔加工，將成為收容孔部90之貫穿孔形成於指定位置，而獲得核心基板11(參照第11圖)。另外，成為收容孔部90之貫穿孔係縱14.0mm×橫30.0mm，且在四個角落具有半徑為1.5mm之R(radius)的剖面概略正方形狀之孔。
此外，陶瓷電容器101如以下方式製作。亦即，形成陶瓷之胚片(green sheet)，在該胚片上網版印刷內部電極層用鎳糊，並使其乾燥。藉此，形成作為第一內部電極層141的第一內部電極部與成為第二內部電極層142之第二內部電極部。其次，交互堆疊形成第一內部電極部之胚片與形成第二內部電極部的胚片，藉由在片疊層方向賦予擠壓力，將各胚片加以一體化，而形成胚片疊層體。
再者，使用雷射加工機，在胚片疊層體中貫穿形成多數個通路孔130，使用圖上未顯示之糊膠壓入填充裝置，將通路導體用鎳糊填充於各通路孔130內。其次，在胚片疊層體之上面 上印刷糊膠，而在胚片疊層體之上面側形成上面側電源用電極111及上面側接地用電極112來覆蓋各導體部之上端面。此外，在胚片疊層體之下面上印刷糊膠，而在胚片疊層體之下面側形成背面側電源用電極121及背面側接地用電極122來覆蓋各導體部的下端面。
而後，進行胚片疊層體的乾燥，使各電極111、112、121、122凝固達某種程度。其次，將胚片疊層體加以脫脂，進一步以指定溫度進行指定時間燒成。如此，鈦酸鋇及糊膠中的鎳同時燒結，而成為陶瓷燒結體104。
其次，對於獲得之陶瓷燒結體104具有的各電極111、112、121、122進行無電解銅電鍍(厚度為10μm左右)。如此，各電極111、112、121、122上形成銅電鍍層，陶瓷電容器101製作完成。
後續之絕緣層形成及固定步驟，係使用安裝裝置(YAMAHA發動機股份有限公司製)，在收容孔部90內收容陶瓷電容器101(參照第12圖)。此時，收容孔部90在核心背面13側之開口，以可剝離之黏合膠帶210密封。該黏合膠帶210藉由支撐座(省略圖示)而支撐。在該黏合膠帶210之黏合面上，貼合陶瓷電容器101而暫時加以固定。
而後，在核心主面12及電容器主面102上黏附感光性環氧樹脂，藉由進行曝光及顯像，而形成最下方樹脂絕緣層33。同時藉由最下方樹脂絕緣層33之一部分的樹脂填充部33a，填入收容孔部90之內面與陶瓷電容器101側面的間隙(參照第13圖)。而後，進行加熱處理時，最下方樹脂絕緣層33及樹脂填充部33a硬化，陶瓷電容器101被固定於核心基板11。 而後，在此時剝離黏合膠帶210。
其次，在核心背面13及電容器背面103上黏附感光性環氧樹脂，藉由進行曝光及顯像，而形成最上方樹脂絕緣層34(參照第14圖)。後續之開口部形成步驟，係使用YAG雷射或碳酸氣體雷射，對最下方樹脂絕緣層33進行雷射開孔加工，在須形成上面側連接圖案61之位置形成主面側開口部221(參照第15圖)。此外，對最上方樹脂絕緣層34進行雷射開孔加工，在須形成背面側連接圖案62之位置形成背面側開口部222。具體而言，在最下方樹脂絕緣層33中，整體除去上述間隙正上方位置，而形成主面側開口部221，使前述核心基板主面側電源圖案51及上面側電源用電極111之一部分露出。另外，核心基板主面側電源圖案51及上面側電源用電極111之高度不同時，主面側開口部221之底面作成比較低側的上面更低，而使兩者露出。同樣地，在最上方樹脂絕緣層34中，整體除去上述間隙的正下方位置，而形成背面側開口部222，使前述核心基板背面側接地圖案52及前述背面側接地用電極122之一部分露出。另外，核心基板背面側接地圖案52及背面側接地用電極122之高度不同時，比高者之下面提高背面側開口部222之底面作成比較高側的下面更高，而使兩者露出。同時，在最下方樹脂絕緣層33中，於須形成通路導體47之位置，分別形成使上面側電源用電極111及上面側接地用電極112露出的通路孔223。此外，在最上方樹脂絕緣層34中，於須形成通路導體47之位置，分別形成使背面側電源用電極121及背面側接地用電極122露出之通路孔224。
再者，使用鑽孔機進行開孔加工，預先在指定位置形成貫 穿核心基板11及樹脂絕緣層33、34的貫穿孔231(參照第16圖)。而後，實施主面側連接導體形成步驟及背面側連接導體形成步驟(參照第17圖)。具體而言，對最下方樹脂絕緣層33、最上方樹脂絕緣層34、開口部221、222之內面及貫穿孔231之內面進行無電解銅電鍍後，形成蝕刻阻劑，其次進行電解銅電鍍。再者，除去蝕刻阻劑，而進行軟式蝕刻。藉此，在主面側開口部221內形成上面側連接圖案61，且在背面側開口部222內形成背面側連接圖案62，並在最下方樹脂絕緣層33上及最上方樹脂絕緣層34上形成導體層42圖案。與此同時，在貫穿孔231內形成通孔導體16，且在各通路孔223、224之內部形成通路導體47。依此，藉由上面側連接圖案61而連接核心基板主面側電源圖案51及上面側電源用電極111，並藉由背面側連接圖案62而連接核心基板背面側接地圖案52及背面側接地用電極122。
在主面側連接導體形成步驟及背面側連接導體形成步驟後，實施填孔步驟。具體而言，係以絕緣樹脂材料(環氧樹脂)將通孔導體16之空洞部加以填孔，而形成閉塞體17(參照第18圖)。
其次，實施增層形成(build-up layer forming)步驟。增層形成步驟係依據先前熟知的方法，在最下方樹脂絕緣層33之上形成第一增層31，且在最上方樹脂絕緣層34上形成第二增層32。具體而言，係在樹脂絕緣層33、34上黏附感光性環氧樹脂，藉由進行曝光及顯像，而在須形成通路導體43之位置形成具有盲孔251、252之樹脂絕緣層35、36(參照第18圖)。其次，按照先前熟知的方法進行電解銅電鍍，而在前述盲孔 251、252之內部形成通路導體43，且，在樹脂絕緣層35上形成端子焊墊44，且在樹脂絕緣層36上形成BGA用焊墊48。
其次，藉由在樹脂絕緣層35、36上塗敷感光性環氧樹脂，並使其硬化，而形成防焊阻劑37、38。其次，在配置指定之遮罩的狀態下，進行曝光及顯像，而在防焊阻劑37、38上圖案化成開口部40、46。再者，於端子焊墊44上形成銲接凸塊45，且在BGA用焊墊48上形成銲接凸塊49。如此，完成由核心基板11及增層31、32所組成之配線基板10。
因此，藉由本實施形態可獲得以下之效果。
(1)本實施形態之配線基板10的製造方法，由於係在形成於最下方樹脂絕緣層33之主面側開口部221內形成上面側連接圖案61，所以，可與形成最下方樹脂絕緣層33內之通路導體47的同時形成上面側連接圖案61。同樣地，由於在形成於最上方樹脂絕緣層34之背面側開口部222內形成背面側連接圖案62，所以，可與形成最上方樹脂絕緣層34內之通路導體47的同時形成背面側連接圖案62。藉由以上方式，可簡化形成電鍍層之電鍍層形成步驟、在電鍍層上形成蝕刻阻劑之阻劑形成步驟、對電鍍層進行蝕刻，而作為上面側連接圖案61及背面側連接圖案62之蝕刻步驟、及剝離蝕刻阻劑之剝離步驟等。因而，可輕易製造配線基板10，並可降低配線基板10之製造成本。
且由於係在形成最下方樹脂絕緣層33之同時固定陶瓷電容器101，所以可更進一步簡化步驟。此外，由於填入收容孔部90之內面與陶瓷電容器101之側面的間隙之材料，係構成最下方樹脂絕緣層33之一部分的樹脂填充部33a，所以將陶 瓷電容器101固定於核心基板11時，無須準備與最下方樹脂絕緣層33不同之材料即可完成。藉此，製造配線基板10時需要之材料減少，而可謀求配線基板10之低成本化。
(2)再者，係考慮在從核心基板11中固定陶瓷電容器101之後，至形成最下方樹脂絕緣層33及最上方樹脂絕緣層34之間，形成上面側連接圖案61及背面側連接圖案62。此時，上面側連接圖案61及背面側連接圖案62係藉由進行：電鍍層形成步驟、阻劑形成步驟、蝕刻步驟、剝離步驟等而形成圖案。但是，陶瓷電容器101由於存在各電極111、112、121、122，而有許多凹凸，有時亦在陶瓷燒結體104上產生翹曲。因此，進行電鍍層之形成及蝕刻，以形成上面側連接圖案61及背面側連接圖案62係較困難。
另外，本實施形態係在形成最下方樹脂絕緣層33及最上方樹脂絕緣層34後，形成開口部221、222，再形成上面側連接圖案61及背面側連接圖案62。藉此，不受陶瓷電容器101之凹凸及陶瓷燒結體104翹曲的影響，而可形成上面側連接圖案61及背面側連接圖案62。
(3)再者，在從固定陶瓷電容器101之後至形成樹脂絕緣層33、34之間，形成上面側連接圖案61及背面側連接圖案62時，可能因形成樹脂絕緣層33、34時產生的熱應力等，而造成上面側連接圖案61及背面側連接圖案62破損。但是，本實施形態，由於係在形成樹脂絕緣層33、34之後，才形成上面側連接圖案61及背面側連接圖案62，所以可防止因熱應力等造成上面側連接圖案61及背面側連接圖案62之破損。此外，上面側連接圖案61及背面側連接圖案62之連接可靠性提高。
(4)先前，亦提出在收容孔部內橫方向上配置數個電容器，並以連接導體來連接一部分電容器之電極與核心主面上之導體圖案的配線基板。但是，由於僅可將連接導體連接於在收容孔部外周部之電容器的電極，因而存在無法供給電源於中央部之電容器(收容孔部之中央部)的問題。
另一方面，藉由本實施形態之製造方法製造配線基板10之結果，1個陶瓷電容器101配置於收容孔部90內，核心基板主面側電源圖案51與上面側電源用電極111以上面側連接圖案61連接。此時，由於上面側電源用電極111係覆蓋電容器主面102之概略整體的平面狀導體，所以可將電源自核心基板11側供給至陶瓷電容器101之中央部(收容孔部90之中央部)。此外，藉由以上面側連接圖案61連接核心基板主面側電源圖案51與上面側電源用電極111，而形成通過核心基板主面側電源圖案51、上面側連接圖案61、上面側電源用電極111及第一配線疊層部而連接於IC晶片21的電氣路徑(第一電源路徑)。如此，由於連接於IC晶片21之電氣路徑數量增加，因此可達成配線基板10內之低電阻化，使電壓下降變小。此外，由於可確實供給電源至IC晶片21，因此可使IC晶片21充分地動作，可防止IC晶片21錯誤動作。因而可獲得電氣特性及可靠性等優異之配線基板10。
(5)由於本實施形態之上面側連接圖案61形成於開口部221內而成為立體之形狀，所以可獲得厚度。如此，上面側連接圖案61之電阻變小，進行電源供給時之電壓下降亦變小。藉此，由於可在上面側連接圖案61中流入大電流，因此可對IC晶片21供給充分之電源。
[第二種實施形態]
以下，依據圖示詳細說明將本發明之配線基板加以具體化之第二種實施形態。
如第19圖、第20圖所示，本實施形態之配線基板10A與前述第一種實施形態不同之處為不使用構成最下方樹脂絕緣層33之一部分的樹脂填充部33a，而係使用與最下方樹脂絕緣層33不同之填孔用樹脂材料92，填入收容孔部90之內面與陶瓷電容器101之側面的間隙。填孔用樹脂材料92由高分子材料(本實施形態係環氧等熱硬化性樹脂)所組成。因此，本實施形態之配線基板10A的製造方法亦與前述第一種實施形態不同。
亦即，本實施形態於暫時固定陶瓷電容器101時，不在核心基板11之核心主面12及陶瓷電容器101之電容器主面102上形成最下方樹脂絕緣層33，而進行固定步驟。具體而言，係在收容孔部90之內面與陶瓷電容器101之側面的間隙，使用分配器裝置(Asymtek公司製)，填充熱硬化性樹脂製的填孔用樹脂材料92(NAMIX股份有限公司製，底膠材料)(參照第19圖)。此時，填孔用樹脂材料92填充至主面側配線被形成部93，而形成與核心主面12及電容器主面102相同高度。而後，進行加熱處理時，填孔用樹脂材料92硬化，而陶瓷電容器101被固定於收容孔部90內。
其次，實施絕緣層形成步驟，在核心主面12、電容器主面102及填孔用樹脂材料92上形成最下方樹脂絕緣層33(參照第19圖)。再者，進行開口部形成步驟。具體而言，係對最下方樹脂絕緣層33進行雷射開孔加工，而形成主面側開口部 221及通路孔223(參照第20圖)。而後，此時剝離黏合膠帶210，而在核心基板11之核心背面13及陶瓷電容器101之電容器背面103上形成最上方樹脂絕緣層34。
因此，本實施形態，由於係在與形成最下方樹脂絕緣層33內之通路導體47之同時形成上面側連接圖案61，可簡化步驟，所以可輕易製造配線基板10A，並可降低配線基板10A之製造成本。此外，由於填孔用樹脂材料92與最下方樹脂絕緣層33係不同材料，所以可藉由最適於固定陶瓷電容器101之材料來形成填孔用樹脂材料92。此外，由於牢固地固定陶瓷電容器101，所以形成於填孔用樹脂材料92上之上面側連接圖案61的連接可靠性提高。
再者，於開口部形成步驟中，對最下方樹脂絕緣層33進行雷射開孔加工，而形成主面側開口部221。另外，在最下方樹脂絕緣層33下側之填孔用樹脂材料92係在開口部形成步驟之前階段硬化，所以比最下方樹脂絕緣層33硬。因而，容易調整雷射之輸出成僅加工最下方樹脂絕緣層33，而不加工填孔用樹脂材料92之程度。此外，主面側開口部221之深度控制變成容易。
另外，亦可如以下所述地變更本實施形態。
‧上述第二種實施形態，係在填充填孔用樹脂材料92及形成最下方樹脂絕緣層33結束後，在最下方樹脂絕緣層33上形成主面側開口部221，並形成上面側連接圖案61。但是，亦可在填充填孔用樹脂材料92結束時(參照第21圖)，在主面側配線被形成部93之上(核心基板主面側電源圖案51與上面側電源用電極111之間)形成上面側連接圖案61(參照第22 圖)，而後，形成最下方樹脂絕緣層33。此時，上面側連接圖案61形成平板狀，並成為與核心基板主面側電源圖案51及上面側電源用電極111相同厚度。亦即，上面側連接圖案61之一端僅接合於核心基板主面側電源圖案51之側面53，上面側連接圖案61之另一端僅接合於上面側電源用電極111之側面。
‧上述實施形態之收容孔部90係在核心基板11之核心主面12側及核心背面13側兩者開口的貫穿孔部，但是，亦可如第23圖所示之另外實施形態的配線基板10B，係僅在核心主面12開口之非貫穿孔部。
‧上述第一種實施形態，收容孔部90之內面與陶瓷電容器101之側面的間隙，僅藉由構成最下方樹脂絕緣層33之一部分的樹脂填充部33a而填充。但是，如第24圖所示之另外實施形態的配線基板10C，上述間隙亦可藉由構成最下方樹脂絕緣層33之一部分的樹脂填充部33a，與構成最上方樹脂絕緣層34之一部分的樹脂填充部33b來填充。
此時，在暫時固定陶瓷電容器101之狀態下，在核心基板11之核心主面12及陶瓷電容器101之電容器主面102上形成最下方樹脂絕緣層33，且藉由樹脂填充部33a填入收容孔部90之內面與陶瓷電容器101之側面的間隙之上半部(參照第25圖)。而後，在此時剝離黏合膠帶210。其次，在核心基板11之核心背面13及陶瓷電容器101之電容器背面103上形成最上方樹脂絕緣層34，且藉由樹脂填充部33b填入上述間隙的下半部(參照第26圖)。如此，由於容易使樹脂在收容孔部90內完全擴散，所以可確實將陶瓷電容器101固定於核心基板11中。此外，僅將樹脂填充部33a填充於收容孔部90時， 需要增厚形成最下方樹脂絕緣層33，不過，將樹脂填充部33a與樹脂填充部33b填充於收容孔部90時，無須增厚形成最下方樹脂絕緣層33即可完成。
‧上述實施形態，在須形成上面側連接圖案61及背面側連接圖案62之位置分別形成開口部221、222時，於樹脂絕緣層33、34中，整體除去了收容孔部90之內面與陶瓷電容器101之側面的間隙之正上方位置及正下方位置。但是，形成開口部221、222時，亦可在樹脂絕緣層33、34中，部分除去上述間隙的正上方位置及正下方位置。亦即，只要除去正上方位置及正下方位置的至少一部分，即可形成上面側連接圖案61及背面側連接圖案62。
‧上述實施形態之填孔步驟，係以絕緣樹脂材料將數個通孔導體16之空洞部加以填孔。而後，所形成之上面側連接圖案61及背面側連接圖案62的上面(或下面)為平坦。但是，如第27圖所示之配線基板10D，上面側連接圖案61及背面側連接圖案62亦可為形成凹部63之導體。此時，在填孔步驟中，亦可與通孔導體16之填孔一起，以和將上述空洞部填孔之絕緣樹脂材料(閉塞體17)相同之絕緣材料將各凹部63加以填孔，而將其上面加以平坦化。如此，可在上面側連接圖案61及背面側連接圖案62之上面形成導體層64，配線疊層部中之配線自由度提高。此外，由於比分別進行上述空洞部之填孔與上述凹部63之填孔時，可簡化步驟，所以可降低配線基板10D之製造成本。
‧除了上述實施形態之製造方法之外，如亦可藉由以下所示之製造方法來製造配線基板10E。
首先，按照上述實施形態之製造方法，實施至絕緣層形成及固定步驟的步驟，而成為第13圖所示之狀態後，其次，自陶瓷電容器101剝離黏合膠帶210。此時露出之核心基板背面側接地圖案52及背面側接地用電極122高度相等，幾乎無階差，而形成所謂同平面之狀態(參照第28圖)。另外，核心基板11之核心背面13及陶瓷電容器101之電容器背面103亦為相同之關係。
而此時，不在核心背面13及電容器背面103上形成最上方樹脂絕緣層34，而使用鑽孔機進行開孔加工，而將貫穿核心基板11及樹脂絕緣層33之通孔形成用的貫穿孔231形成於指定位置。而後，實施主面側連接導體形成步驟及背面側連接導體形成步驟。具體而言，係在進行無電解銅電鍍後，在指定部位形成蝕刻阻劑，其次進行電解銅電鍍。再者，除去蝕刻阻劑，進行軟式蝕刻，而除去不需要之無電解銅電鍍。藉此，在核心主面12側，於主面側開口部221內形成上面側連接圖案61，且在最下方樹脂絕緣層33上形成導體層42圖案。此外，在核心背面13側，形成連繫核心基板背面側接地圖案52與背面側接地用電極122之背面側連接圖案62。與此同時，在貫穿孔231內形成通孔導體16，且在各通路孔223之內部形成通路導體47(參照第29圖)。
而後，在上述之主面側連接導體形成步驟及背面側連接導體形成步驟後，實施填孔步驟，再者，實施增層形成步驟，而完成配線基板10E。
如此所製造之配線基板10E，如宜將第28圖及第29圖中之下面側作為晶片搭載面側，此種情況下，可在增層之表面 確保高度平坦性。藉此，在晶片搭載面上露出之端子焊墊44表面的共面性提高，結果可提高IC晶片21之連接可靠性。此外，採用該製造方法時，由於可省略形成核心背面13側之最上方樹脂絕緣層34，及對其形成背面側開口部222及通路孔224，所以與上述實施形態比較，可減少工時。此外，藉由該方法，比較容易形成寬度大之下面側連接圖案62。
其次，除了記載於申請專利範圍之技術性構想之外，以下列舉藉由前述之實施形態而掌握的技術性構想。
(1)一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及通路陣列型之電容器，該核心基板具有核心主面及核心背面，並形成有至少在前述核心主面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，而該電容器具有電容器主面及電容器背面，端部位於前述電容器主面之數個通路導體，及連接於前述數個通路導體且隔著介電體層而數個堆疊配置之數個內部電極層，並在前述電容器主面上配置有連接於前述數個通路導體之端部的電容器主面側電極；絕緣層形成及固定步驟，係在前述收容孔部內收容前述電容器後，在前述核心主面及前述電容器主面上形成構成為配線疊層部之最下層的最下方樹脂絕緣層，且一併以前述最下方樹脂絕緣層之一部分填滿前述電容器與前述核心基板之間隙，而將前述電容器固定於前述核心基板；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成有使前述核心基板主面側導體及前述電容器主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成有主面側連接導 體，來連接前述核心基板主面側導體及前述電容器主面側電極。
(2)一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及陶瓷電容器，該核心基板具有核心主面及核心背面，並形成有至少在前述核心主面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，而該電容器具有電容器主面及電容器背面，並在前述電容器主面上配置有電容器主面側電極；絕緣層形成及固定步驟，係在前述收容孔部內收容前述陶瓷電容器後，在前述核心主面及前述電容器主面上形成構成為配線疊層部之最下層的最下方樹脂絕緣層且一併以前述最下方樹脂絕緣層之一部分填滿前述陶瓷電容器與前述核心基板之間隙，而將前述陶瓷電容器固定於前述核心基板；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述電容器主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成有主面側連接導體，來連接前述核心基板主面側導體及前述電容器主面側電極。
(3)一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及電子零件，該核心基板具有核心主面及核心背面，並形成有在前述核心主面側及前述核心背面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，且在前述核心背面上配置有核心基板背面側導體，而該電子零件具有零件主面及零件背面，在前述零件主面上配置有零件主面側電極，而在前述零件背面上配置零件背面側電極；絕 緣層形成及固定步驟，係在前述收容孔部內收容前述電子零件後，在前述核心主面及前述零件主面上形成構成為第一配線疊層部之最下層的最下方樹脂絕緣層，且一併以前述最下方樹脂絕緣層之一部分填滿前述電子零件與前述核心基板之間隙，而將前述電子零件固定於前述核心基板；絕緣層形成步驟，係在前述絕緣層形成及固定步驟後，在前述核心背面及前述零件背面上形成構成為第二配線疊層部之最上層的最上方樹脂絕緣層；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的主面側開口部，且在前述最上方樹脂絕緣層中，除去前述間隙之正下方位置的至少一部分，而形成使前述核心基板背面側導體及前述零件背面側電極之一部分露出的背面側開口部；及主面側連接導體形成步驟，係在前述主面側開口部內形成有主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極，且在前述背面側開口部內形成背面側連接導體，來連接前述核心基板背面側導體及前述零件背面側電極。
(4)一種配線基板之製造方法，係包含：準備步驟，係準備核心基板及電容器，該核心基板具有核心主面及核心背面，並形成有在前述核心主面側及前述核心背面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，且在前述核心背面上配置有核心基板背面側導體，而該電容器具有電容器主面及電容器背面，端部位於前述電容器主面之數個通路導體，及連接於前述數個通路導體且隔著介電體層而數個堆疊配 置之數個內部電極層，並在前述電容器主面上配置有連接於前述數個通路導體之端部的電容器主面側電極，而在前述電容器背面上配置有電容器背面側電極；絕緣層形成及固定步驟，係在前述收容孔部內收容前述電容器後，在前述核心主面及前述電容器主面上形成構成為第一配線疊層部之最下層的最下方樹脂絕緣層，且一併以前述最下方樹脂絕緣層之一部分填滿前述電容器與前述核心基板之間隙，而將前述電容器固定於前述核心基板；絕緣層形成步驟，係在前述絕緣層形成及固定步驟後，在前述核心背面及前述電容器背面上形成構成為第二配線疊層部之最上層的最上方樹脂絕緣層；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成有使前述核心基板主面側導體及前述電容器主面側電極之一部分露出的主面側開口部，且在前述最上方樹脂絕緣層中，除去前述間隙之正下方位置的至少一部分，而形成使前述核心基板背面側導體及前述電容器背面側電極之一部分露出的背面側開口部；主面側連接導體形成步驟，係在前述主面側開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述電容器主面側電極；及背面側連接導體形成步驟，係在前述背面側開口部內形成背面側連接導體，來連接前述核心基板背面側導體及前述電容器背面側電極；其特徵為前述通路導體包含數個電源用通路導體與數個接地用通路導體，前述數個內部電極層包含：連接於前述數個電源用通路導體的數個第一內部電極層、及連接於前述數個接地用通路導體的數個第二內部電極層，前述電容器主面側電極具有：第一電容器主面側電極，係配置於前述電容器主面上，且連接於前述 數個電源用通路導體之端部；及第二電容器主面側電極，係配置於前述電容器主面上，且連接於前述數個接地用通路導體之端部；前述電容器背面側電極具有：第一電容器背面側電極，係配置於前述電容器背面上，且連接於前述數個電源用通路導體之端部；及第二電容器背面側電極，係配置於前述電容器背面上，且連接於前述數個接地用通路導體之端部；在前述主面側連接導體形成步驟中，前述主面側連接導體連接前述核心基板主面側導體之核心基板主面側電源圖案與前述第一電容器主面側電極，在前述背面側連接導體形成步驟中，前述背面側連接導體連接前述核心基板背面側導體之核心基板背面側接地圖案與前述第二電容器背面側電極。
10‧‧‧配線基板
10A‧‧‧配線基板
10B‧‧‧配線基板
10C‧‧‧配線基板
10D‧‧‧配線基板
10E‧‧‧配線基板
11‧‧‧核心基板
12‧‧‧核心主面
13‧‧‧核心背面
16‧‧‧通孔導體
17‧‧‧閉塞體
21‧‧‧IC晶片
22‧‧‧面連接端子
23‧‧‧IC晶片搭載區域
31‧‧‧構成配線疊層部之第一增層
32‧‧‧第二增層
33‧‧‧構成配線疊層部之最下方樹脂絕緣層
33a‧‧‧樹脂填充部
33b‧‧‧樹脂填充部
34‧‧‧最上方樹脂絕緣層
35‧‧‧樹脂絕緣層
36‧‧‧樹脂絕緣層
37‧‧‧防焊阻劑
38‧‧‧防焊阻劑
39‧‧‧表面
40‧‧‧開口部
42‧‧‧構成配線疊層部之導體層
43‧‧‧通路導體
44‧‧‧端子焊墊
45‧‧‧銲接凸塊
46‧‧‧開口部
47‧‧‧通路導體
48‧‧‧BGA用焊墊
49‧‧‧銲接凸塊
51‧‧‧作為核心基板主面側導體之核心基板主面側電源圖案
52‧‧‧核心基板背面側接地圖案
53‧‧‧側面
54‧‧‧上面
61‧‧‧作為主面側連接導體之上面側連接圖案
62‧‧‧背面側連接圖案
63‧‧‧凹部
64‧‧‧導體層
90‧‧‧收容孔部
92‧‧‧填孔用樹脂材料
93‧‧‧主面側配線被形成部
94‧‧‧背面側配線被形成部
101‧‧‧作為電子零件及電容器之陶瓷電容器
102‧‧‧作為零件主面之電容器主面
103‧‧‧作為零件背面之電容器背面
104‧‧‧陶瓷燒結體
105‧‧‧作為介電體層之陶瓷介電體層
111‧‧‧作為零件主面側電極之上面側電源用電極
112‧‧‧作為零件主面側電極之上面側接地用電極
121‧‧‧背面側電源用電極
122‧‧‧背面側接地用電極
130‧‧‧通路孔
131‧‧‧作為通路導體之電源用通路導體
132‧‧‧作為通路導體之接地用通路導體
141‧‧‧作為內部電極層之第一內部電極層
142‧‧‧作為內部電極層之第二內部電極層
201‧‧‧底材
202‧‧‧銅箔
203‧‧‧導體層
204‧‧‧子底材
210‧‧‧黏合膠帶
221‧‧‧作為開口部之主面側開口部
222‧‧‧背面側開口部
223‧‧‧通路孔
224‧‧‧通路孔
231‧‧‧貫穿孔
251‧‧‧盲孔
252‧‧‧盲孔
第1圖係顯示將本發明加以具體化之第一種實施形態的配線基板之概略剖面圖。
第2圖係顯示第一種實施形態之核心基板、陶瓷電容器及上面側連接圖案等之關係的概略平面圖。
第3圖係用於說明第一種實施形態之上面側連接圖案之連接的重要部分剖面圖。
第4圖係顯示第一種實施形態之陶瓷電容器之概略剖面圖。
第5圖係顯示第一種實施形態之陶瓷電容器之上面的概略平面圖。
第6圖係顯示第一種實施形態之陶瓷電容器之下面的概略平面圖。
第7圖係第一種實施形態之配線基板的製造方法之說明 圖。
第8圖係第一種實施形態之配線基板的製造方法之說明圖。
第9圖係第一種實施形態之配線基板的製造方法之說明圖。
第10圖係第一種實施形態之配線基板的製造方法之說明圖。
第11圖係第一種實施形態之配線基板的製造方法之說明圖。
第12圖係第一種實施形態之配線基板的製造方法之說明圖。
第13圖係第一種實施形態之配線基板的製造方法之說明圖。
第14圖係第一種實施形態之配線基板的製造方法之說明圖。
第15圖係第一種實施形態之配線基板的製造方法之說明圖。
第16圖係第一種實施形態之配線基板的製造方法之說明圖。
第17圖係第一種實施形態之配線基板的製造方法之說明圖。
第18圖係第一種實施形態之配線基板的製造方法之說明圖。
第19圖係第二種實施形態之配線基板的製造方法之說明圖。
第20圖係第二種實施形態之配線基板的製造方法之說明圖。
第21圖係其他實施形態之配線基板的製造方法之說明圖。
第22圖係其他實施形態之配線基板的製造方法之說明圖。
第23圖係顯示其他實施形態之配線基板的概略剖面圖。
第24圖係顯示其他實施形態之配線基板的概略剖面圖。
第25圖係其他實施形態之配線基板的製造方法之說明圖。
第26圖係其他實施形態之配線基板的製造方法之說明圖。
第27圖係顯示其他實施形態之配線基板的概略剖面圖。
第28圖係其他實施形態之配線基板的製造方法之說明圖。
第29圖係其他實施形態之配線基板的製造方法之說明圖。
10‧‧‧配線基板
11‧‧‧核心基板
12‧‧‧核心主面
13‧‧‧核心背面
16‧‧‧通孔導體
17‧‧‧閉塞體
21‧‧‧IC晶片
23‧‧‧IC晶片搭載區域
31‧‧‧構成配線疊層部之第一增層
32‧‧‧第二增層
33‧‧‧構成配線疊層部之最下方樹脂絕緣層
33a‧‧‧樹脂填充部
34‧‧‧最上方樹脂絕緣層
35‧‧‧樹脂絕緣層
36‧‧‧樹脂絕緣層
37‧‧‧防焊阻劑
38‧‧‧防焊阻劑
39‧‧‧表面
40‧‧‧開口部
42‧‧‧構成配線疊層部之導體層
43‧‧‧通路導體
44‧‧‧端子焊墊
45‧‧‧銲接凸塊
46‧‧‧開口部
47‧‧‧通路導體
48‧‧‧BGA用焊墊
49‧‧‧銲接凸塊
51‧‧‧作為核心基板主面側導體之核心基板主面側電源圖案
52‧‧‧核心基板背面側接地圖案
61‧‧‧作為主面側連接導體之上面側連接圖案
62‧‧‧背面側連接圖案
90‧‧‧收容孔部
93‧‧‧主面側配線被形成部
94‧‧‧背面側配線被形成部
101‧‧‧作為電子零件及電容器之陶瓷電容器
103‧‧‧作為零件背面之電容器背面
111‧‧‧作為零件主面側電極之上面側電源用電極
112‧‧‧作為零件主面側電極之上面側接地用電極
131‧‧‧作為通路導體之電源用通路導體
132‧‧‧作為通路導體之接地用通路導體
201‧‧‧底材
203‧‧‧導體層
204‧‧‧子底材

Claims (7)

  1. 一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及電子零件，該核心基板具有核心主面及核心背面，並形成有至少在前述核心主面側開口之收容孔部，在前述核心主面上配置有核心基板主面側導體，而該電子零件具有零件主面及零件背面，並在前述零件主面上配置有零件主面側電極；固定步驟，係以填孔用樹脂材料填滿被前述收容孔部所收容之前述電子零件與前述核心基板的間隙，而將前述電子零件固定於前述核心基板中；絕緣層形成步驟，係在前述固定步驟之後，在前述核心主面、前述零件主面及前述填孔用樹脂材料上形成構成配線疊層部之最下層的最下方樹脂絕緣層；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極。
  2. 一種配線基板之製造方法，其包含：準備步驟，係準備核心基板及電子零件，該核心基板具 有核心主面及核心背面，並形成至少在前述核心主面側開口之收容孔部，在前述核心主面上配置核心基板主面側導體，而該電子零件具有零件主面及零件背面，並在前述零件主面上配置零件主面側電極；絕緣層形成及固定步驟，係在前述收容孔部中收容前述電子零件後，在前述核心主面及前述零件主面上形成構成配線疊層部之最下層的最下方樹脂絕緣層，且一併以前述最下方樹脂絕緣層之一部分填滿前述電子零件與前述核心基板之間隙，而將前述電子零件固定於前述核心基板中；開口部形成步驟，係在前述最下方樹脂絕緣層中，除去前述間隙之正上方位置的至少一部分，而形成使前述核心基板主面側導體及前述零件主面側電極之一部分露出的開口部；及主面側連接導體形成步驟，係在前述開口部內形成主面側連接導體，來連接前述核心基板主面側導體及前述零件主面側電極。
  3. 如申請專利範圍第1項之配線基板之製造方法，其中，前述電子零件係電容器，該電容器具有：數個通路導體(via conductor)，其貫穿前述零件主面及前述零件背面之間；及數個內部電極層，其連接於前述數個通路導體並隔著介電體層而堆疊配置；前述零件主面側電極在前述零件主面上連接於前述數個通路導體之端部。
  4. 如申請專利範圍第1項之配線基板之製造方法，其中，在前 述開口部形成步驟，藉由對前述最下方樹脂絕緣層實施雷射加工，而形成前述開口部，且一併形成使前述零件主面側電極露出之通路孔。
  5. 如申請專利範圍第1項之配線基板之製造方法，其中，前述主面側連接導體形成步驟，係藉由無電解電鍍而形成前述主面側連接導體。
  6. 如申請專利範圍第1項之配線基板之製造方法，其中，在前述主面側連接導體形成步驟，在對前述最下方樹脂絕緣層上及前述開口部之內面進行無電解電鍍後，形成蝕刻阻劑，接著進行電解電鍍，再進一步除去蝕刻阻劑並進行軟式蝕刻，藉以在前述開口部內形成前述主面側連接導體，同時將在前述最下方樹脂絕緣層上構成配線疊層部之導體層予以圖案化。
  7. 如申請專利範圍第1項之配線基板之製造方法，其中，在前述主面側連接導體形成步驟之後進行填孔步驟，係將貫穿前述核心基板及前述最下方樹脂絕緣層所形成之數個通孔導體(through hole conductor)的空洞部，以絕緣樹脂材料填孔，且一併將在前述主面側連接導體之部位所形成的凹部加以填孔。
TW096114185A 2006-04-25 2007-04-23 配線基板之製造方法 TWI407870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006120223 2006-04-25
JP2007086107A JP4954765B2 (ja) 2006-04-25 2007-03-28 配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW200746974A TW200746974A (en) 2007-12-16
TWI407870B true TWI407870B (zh) 2013-09-01

Family

ID=38790747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114185A TWI407870B (zh) 2006-04-25 2007-04-23 配線基板之製造方法

Country Status (3)

Country Link
US (1) US7704548B2 (zh)
KR (1) KR101258713B1 (zh)
TW (1) TWI407870B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US8427844B2 (en) 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8093983B2 (en) 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US8385043B2 (en) 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
KR101085322B1 (ko) * 2007-10-18 2011-11-23 이비덴 가부시키가이샤 배선 기판 및 그의 제조 방법
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8186053B2 (en) * 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8546698B2 (en) * 2009-10-30 2013-10-01 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US11335614B2 (en) * 2017-10-26 2022-05-17 Tdk Corporation Electric component embedded structure
TWI811451B (zh) * 2019-01-15 2023-08-11 范文昌 顯示裝置用的導電板
JP7290083B2 (ja) * 2019-07-31 2023-06-13 株式会社オートネットワーク技術研究所 配線部材

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) * 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package
JP2002223076A (ja) * 2001-01-26 2002-08-09 Ngk Spark Plug Co Ltd 多層配線基板
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
TW543349B (en) * 2001-06-27 2003-07-21 Ngk Spark Plug Co Wiring substrate and manufacturing method thereof
TW566065B (en) * 2003-01-16 2003-12-11 Fujitsu Ltd Method of making electronic component-mounted substrate, and chip-mounted substrate made by using the same
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050962A (ja) * 2003-07-31 2005-02-24 Taiyo Yuden Co Ltd コンデンサ実装構造，コンデンサ実装基板及びコンデンサ実装用配線基板
US7489495B2 (en) * 2004-04-15 2009-02-10 Greatbatch-Sierra, Inc. Apparatus and process for reducing the susceptibility of active implantable medical devices to medical procedures such as magnetic resonance imaging
US7186919B2 (en) 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) * 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP2002223076A (ja) * 2001-01-26 2002-08-09 Ngk Spark Plug Co Ltd 多層配線基板
TW543349B (en) * 2001-06-27 2003-07-21 Ngk Spark Plug Co Wiring substrate and manufacturing method thereof
TW566065B (en) * 2003-01-16 2003-12-11 Fujitsu Ltd Method of making electronic component-mounted substrate, and chip-mounted substrate made by using the same
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Also Published As

Publication number Publication date
US20070281394A1 (en) 2007-12-06
US7704548B2 (en) 2010-04-27
TW200746974A (en) 2007-12-16
KR101258713B1 (ko) 2013-04-26
KR20070105283A (ko) 2007-10-30

Similar Documents

Publication Publication Date Title
TWI407870B (zh) 配線基板之製造方法
JP4838068B2 (ja) 配線基板
KR101329931B1 (ko) 배선기판
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
TWI429350B (zh) 製造具有內建組件之佈線板的方法
JP4964481B2 (ja) 配線基板
JP4954765B2 (ja) 配線基板の製造方法
JP2007096262A (ja) 配線基板、埋め込み用セラミックチップ
JP4405477B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP2007318089A (ja) 配線基板
JP2012151154A (ja) 部品内蔵配線基板の製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2010153721A (ja) 部品内蔵配線基板の製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP4795860B2 (ja) コンデンサ、配線基板
JP4795861B2 (ja) コンデンサ、配線基板
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees