JP6144058B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP6144058B2
JP6144058B2 JP2013016678A JP2013016678A JP6144058B2 JP 6144058 B2 JP6144058 B2 JP 6144058B2 JP 2013016678 A JP2013016678 A JP 2013016678A JP 2013016678 A JP2013016678 A JP 2013016678A JP 6144058 B2 JP6144058 B2 JP 6144058B2
Authority
JP
Japan
Prior art keywords
insulating layer
secondary battery
wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013016678A
Other languages
English (en)
Other versions
JP2014150103A5 (ja
JP2014150103A (ja
Inventor
窪田　和之
和之 窪田
朋治 藤井
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013016678A priority Critical patent/JP6144058B2/ja
Priority to US14/167,280 priority patent/US9224684B2/en
Publication of JP2014150103A publication Critical patent/JP2014150103A/ja
Publication of JP2014150103A5 publication Critical patent/JP2014150103A5/ja
Application granted granted Critical
Publication of JP6144058B2 publication Critical patent/JP6144058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0218—Composite particles, i.e. first metal coated with second metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板及び配線基板の製造方法に関するものである。
従来、半導体チップや抵抗素子などの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。配線基板は、例えば、樹脂層を含むベース基板と、ベース基板上に形成された樹脂層を含む。電子部品は例えば、配線基板に含まれるベース基板に実装され、樹脂に埋設されている。電子部品を埋設する樹脂は、例えばベース基板と同じ材料が用いられる。
特開２００１−２１７３３７号公報
ところで、電子部品には、二次電池のようにその使用において体積が変化するものがある。このように体積変化のある電子部品を配線基板の樹脂に埋設した場合、電子部品の破損を招くおそれがある。これは、配線基板の不良の要因となる。
本発明の一観点によれば、第１の絶縁層と、前記第１の絶縁層の上面に配置された二次電池と、前記第１の絶縁層の上面に形成され、前記二次電池を覆う第２の絶縁層と、前記第２の絶縁層を覆う第３の絶縁層と、前記第３の絶縁層の一上面に形成された第１の配線層と、前記第３の絶縁層と前記第２の絶縁層を貫通し、前記第１の配線層と前記二次電池の電極とを電気的に接続するビアと、を有し、前記第２の絶縁層の引張強さの値は、前記第１の絶縁層及び前記第３の絶縁層の引張強さの値より低い値であり、前記第２の絶縁層はシリコーンエラストマーまたはシリコーンゲルからなる。
本発明の一観点によれば、配線基板に内蔵された二次電池の破損を低減することができる。
配線基板の概略断面図。 二次電池の概略断面図。 配線基板を適用した半導体装置の概略断面図。 （ａ）〜（ｅ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は別の配線基板の概略断面図。 別の配線基板の概略断面図。 別の配線基板の概略断面図。
以下、各実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
［一実施形態］
図１に示すように、配線基板１０は、基板本体２０を有し、基板本体２０には二次電池３０が内蔵されている。基板本体２０は、複数（図１において３つ）の絶縁層２１，２２，２３を有している。絶縁層２１〜２３は、第１の絶縁層２１の一主面（図１において上面）上に、第２の絶縁層２２と第３の絶縁層２３が、この順番で積層されている。
第１の絶縁層２１と第３の絶縁層２３の材料は、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の樹脂である。これらの樹脂は、例えば熱硬化性樹脂である。第２の絶縁層２２の材料は第１及び第３の絶縁層２１，２３と比べて剛性の低い特性を有する樹脂（低剛性樹脂）である。この樹脂は、例えばシリコーンエラストマー、シリコーンゲル等である。樹脂の剛性は変形のし難さの度合いであり、例えば引張強さにより比べられる。引張強さの値が低い樹脂は、剛性が低いということができる。例えば、第１及び第３の絶縁層２１，２３に用いられるエポキシ樹脂の引張強さは、７０〜１００（Ｍｐａ）である。一方、第２の絶縁層２２に用いられるエラストマーの引張強さは、０．５〜１０（Ｍｐａ）である。
第２の絶縁層２２には二次電池３０が埋設されている。二次電池３０は、第１の絶縁層２１の一主面（図１において上面）に例えば接着剤により固定され、第２の絶縁層２２により覆われている。二次電池３０は、その使用によって体積が変化する電子部品であり、例えばリチウム系の電解質層を有する全固体薄膜二次電池である。
二次電池３０は、基板３１と、基板３１の一主面（図１において上面）上の電池本体３２と、電極３３，３４を有している。基板３１は、例えばシリコン基板である。電極３３，３４の材料は例えばアルミニウム（Ａｌ）またはアルミニウム合金である。
二次電池３０は、電池本体３２が形成された基板３１の第１の主面（図１において上面）とは反対側の第２の主面（図１において下面）を、第１の絶縁層２１に対して例えば接着剤により固定されている。従って、第２の絶縁層２２は、基板３１の第１の主面上の電池本体３２及び電極３３，３４と基板３１の側面を覆うように形成されている。
第１の絶縁層２１の一主面（図１において下面）には配線層４１が形成されている。同様に、第３の絶縁層２３の一主面（図１において上面）には配線層５１が形成されている。配線層４１は、金属箔４２と導体層４３を含む。同様に配線層５１は、金属箔５２と導体層５３を含む。金属箔４２，５２の材料は例えば銅，銅合金である。導体層４３，５３の材料は例えば銅，銅合金である。
配線層５１はビア６１を介して二次電池３０の電極３３，３４と電気的に接続されている。配線層５１と配線層４１は、基板本体２０を貫通する貫通ビア６２を介して互いに電気的に接続されている。
第１の絶縁層２１の下面と配線層４１の一部はソルダーレジスト４４により被覆されている。第３の絶縁層２３の上面と配線層５１の一部はソルダーレジスト５４により被覆されている。ソルダーレジスト４４，５４は保護膜の一例である。ソルダーレジスト４４，５４は、例えば、エポキシやポリエステル等の樹脂である。
配線層５１は、パッド５１ａ，５１ｂを有している。パッド５１ａ，５１ｂは、ソルダーレジスト５４に形成された開口により露出する配線層５１の部分である。パッド５１ａは、例えば電子部品を搭載するために用意される。パッド５１ｂは、例えば他の配線基板を接続するために用意される。配線層４１は、パッド４１ａを有している。パッド４１ａは、ソルダーレジスト４４に形成された開口により露出する配線層４１の部分である。パッド４１ａは、例えば電子部品を搭載するために用意される。
二次電池３０の一例を説明する。
図２に示すように、二次電池３０は、基板３１と、基板３１の一主面（図２において上面）上の電池本体３２を有している。電池本体３２は、電極３３，３４を有している。これらの電極３３，３４は集電体と呼ばれることがある。電極３３，３４は基板３１上面に形成されている。電池本体３２は、正極３５、電解質層３６、負極３７を有し、これらは電極３３上にこの順に積層されている。正極３５、電解質層３６、負極３７は保護膜３８により覆われている。負極３７は電極３４の一端に接続されている。正極３５，負極３７の材料は例えばアルミニウムまたはアルミニウム合金である。電解質層３６は例えばリチウム電解質層である。保護膜３８は例えば絶縁樹脂である。
次に、上記の配線基板１０の作用を説明する。
配線基板１０は二次電池３０を内蔵する。この二次電池３０は、基板本体２０の絶縁層２１，２３に挟まれた第２の絶縁層２２により覆われている。そして、第２の絶縁層２２の剛性は、第１及び第３の絶縁層２１，２３の剛性よりも低い。
二次電池３０の体積は、充放電に伴い電解質層３６の体積が増減することにより変化する。上記したように、第２の絶縁層２２は低剛性樹脂である。このため、二次電池３０の体積が変化するとき、その体積変化を許容するため、二次電池３０に体積変化による力が加わり難い。従って、第２の絶縁層２２は、使用により体積が変化する二次電池３０の破損を低減する。配線基板１０は、内蔵された二次電池３０の破損により不良品となる。従って、配線基板１０が不良となることを低減することができる。
次に、上記の配線基板１０の使用例を説明する。
図３に示すように、半導体装置１００は、複数（図３において３つ）の配線基板１０，１２０，１３０を有している。配線基板１０のパッド４１ａには、電子部品１１１が実装されている。この電子部品１１１は、例えば光発電装置、熱電発電装置、振動発電装置等の発電装置であり、配線基板１０に内蔵された二次電池３０に電力を供給する。配線基板１０のパッド５１ａには電子部品１１２が実装されている。この電子部品１１２は例えば電源管理ＩＣであり、二次電池３０の電力を管理する。
配線基板１０のパッド５１ｂは、はんだボール１０１を介して配線基板１２０のパッド１２１と電気的に接続されている。はんだボール１０１は金属コアはんだボールであり、この金属は例えば銅である。なお、はんだボール１０１を、樹脂コアを含むもの、または金属コアを含まないものとしてもよい。
配線基板１２０，１３０は、例えばエポキシ樹脂を絶縁層に用いた両面銅張基板等を基にした樹脂配線基板である。
配線基板１２０の上面に形成されたパッド１２２には電子部品１２３が実装されている。この電子部品１２３は、例えば、ＣＰＵ等の処理回路、信号処理回路（例えばＲＦ回路）を含む半導体チップである。配線基板１２０の上面に形成されたパッド１２４は、はんだボール１０２を介して配線基板１３０のパッド１３１と電気的に接続されている。はんだボール１０２は、はんだボール１０１と同様に、金属コアはんだボールである。なお、はんだボール１０２を、樹脂コアを含むもの、または金属コアを含まないものとしてもよい。
配線基板１３０の上面に形成されたパッド１３２には電子部品１３３が実装されている。電子部品１３３は例えばセンサである。また、配線基板１３０の上面には所定形状の配線パターン１３４が形成されている。この配線パターン１３４は、例えば無線通信のためのアンテナである。
この半導体装置１００は、配線基板１０に内蔵された二次電池３０から供給される電力により動作する。そして、二次電池３０は、配線基板１０に実装された電子部品１１１（発電装置）により生成される電力により充電される。つまり、半導体装置１００の動作により、二次電池３０に対して充放電される。
なお、配線基板１０と配線基板１２０の間、配線基板１２０と配線基板１３０の間に樹脂を充填し、配線基板１０，１２０に実装された電子部品１１２，１２３と、配線基板１０，１２０，１３０を接続するはんだボール１０１，１０２を樹脂封止してもよい。このように充填される樹脂は、電子部品１１２，１２３や接続部分を保護する。また、充填される樹脂は、配線基板１０と配線基板１２０の間、配線基板１２０と配線基板１３０の間の接続強度を向上させる。
次に、上記の配線基板１０の製造方法を説明する。
図４（ａ）に示すように、基台２０１を用意する。基台２０１は、絶縁層２１と、この絶縁層２１の一方の主面に形成された金属箔４２を有する。絶縁層２１の材料は例えばエポキシ樹脂である。金属箔４２の材料は例えば銅である。この基台２０１は、例えば樹脂フィルムの表面に接着剤を塗布し、その接着剤上に金属箔を熱プレスして形成される。
次に、図４（ｂ）に示すように、基台２０１の絶縁層２１の上面に二次電池３０が実装される。二次電池３０は、絶縁層２１の上面に塗布された接着剤（図示略）により接着される。二次電池３０の実装は、基板３１において、電極３３，３４が形成されている面とは反対側の面が絶縁層２１に接着されるように行われる。
そして、図４（ｃ）に示すように、二次電池３０を覆うように第２の絶縁層２２を形成する。例えば第１の絶縁層２１と同じ大きさのシート状のシリコーンエラストマーを第１の絶縁層２１上に、二次電池３０を覆うように貼り付け、二次電池３０の上面及び側面を覆う第２の絶縁層２２を形成する。なお、第１の絶縁層２１上に液状のシリコーンエラストマーを所定の厚さにて塗布して、二次電池３０を被覆する第２の絶縁層２２を形成してもよい。
次に、図４（ｄ）に示すように、基台２０１と同様の基台２０２を絶縁層２２上に積層する。基台２０２は、絶縁層２３と金属箔５２を有する。そして、積層した第１〜第３の絶縁層２１〜２３及び金属箔４２，５２は、例えば真空雰囲気中で加熱加圧されて互いに密着する。
そして、図４（ｅ）に示すように、電極３３，３４の一部表面を露出するようにビアホール２０３を形成する。また、特定の位置に、絶縁層２１〜２３及び金属箔４２，５２を貫通する貫通孔２０４を形成する。ビアホール２０３を形成する処理は、電極３３，３４に対応する金属箔５２の部分を例えばエッチングにより除去する工程と、電極３３，３４に対応する絶縁層２３，２２の部分を例えばレーザ等の機械的加工により除去する工程を含む。同様に、貫通孔２０４を形成する処理は、特定の位置に対応する金属箔４２，５２の部分を例えばエッチングにより除去する工程と、特定の位置に対応する絶縁層２１〜２３の部分をレーザ等の機械的加工により除去する工程を含む。この後、孔あけ処理により樹脂片や汚れ等が生じた場合にこれらを除去するための処理（デバリング、デスミア等）を行う。
なお、ビアホール２０３と貫通孔２０４が１つの工程により形成されてもよい。例えば、電極３３，３４に対応する金属箔５２の部分と絶縁層２３，２２の部分を例えばレーザ等の機械的加工により除去してビアホール２０３が形成される。同様に、特定の位置に対応する金属箔４２，５２の部分と絶縁層２１〜２３の部分を例えばレーザ等の機械的加工により除去して貫通孔２０４が形成される。
次に、図５（ａ）に示すように、無電解めっき及び電解めっきにより導体層４３，５３、ビア６１、貫通ビア６２を形成する。例えば、銅の無電解めっきにより金属箔４２，５２の表面とビアホール２０３及び貫通孔２０４内周面にシード層（図示略）を形成する。そして、金属箔４２，５２とシード層を電極とする銅の電解めっきにより、導体層４３，５３、ビア６１、貫通ビア６２を形成する。尚、ビア６１と貫通ビア６２は、ビアホール２０３と貫通孔２０４の内壁に無電解めっき及び電解めっきにより導体膜を形成した後、ビアホール２０３と貫通孔２０４内に導電ペーストを充填し、導体膜及び導電ペーストにより形成することもできる。
二次電池３０の電極３３，３４は、表面がジンケート処理（亜鉛置換処理）されている。このジンケート処理は、電極３３，３４の対応する表面における酸化膜の形成を防止する。例えば、ジンケート処理されていないアルミニウム又はアルミニウム合金の表面には、大気中、またはため、ビアホール２０３を形成するレーザ加工において酸化膜が形成される。この酸化膜は、めっきの密着性を低くする。従って、二次電池３０の電極３３，３４に対して予めジンケート処理することで、電極３３，３４とビア６１，６１を密着させることができる。
次に、金属箔４２，５２と導体層４３，５３にパターニングを施し、図５（ｂ）に示す配線層４１，５１を形成する。例えば、図５（ａ）に示す導体層４３，５３の表面に感光性のレジスト膜を形成し、このレジスト膜を露光，現像してマスクを形成する。そして、マスクの開口部から金属箔４２，５２と導体層４３，５３をエッチングして図５（ｂ）に示す配線層４１，５１を形成する。
次に、図５（ｃ）に示すように、パッド４１ａ，５１ａ，５１ｂを露出する開口を有するソルダーレジスト４４，５４を形成する。例えば、図５（ｂ）に示す絶縁層２１，２３と配線層４１，５１の表面上に感光性のレジストを塗布し、このレジストを露光、現像して図５（ｃ）に示すソルダーレジスト４４，５４を形成する。なお、感光性を有するシート状のレジスト膜を貼り付け、そのレジスト膜を露光、現像してソルダーレジスト４４，５４を形成してもよい。
そして、図５（ｃ）の破線にて示す位置において、ダイサーやルータ等を用いて個片化する。これにより、図５（ｄ）に示す配線基板１０が得られる。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）配線基板１０は、基板本体２０を有し、基板本体２０には二次電池３０が内蔵されている。基板本体２０は、絶縁層２１，２２，２３を有している。第２の絶縁層２２には二次電池３０が埋設されている。二次電池３０は、第１の絶縁層２１の一主面（図１において上面）に例えば接着剤により固定され、第２の絶縁層２２により覆われている。二次電池３０は、その使用によって体積が変化する部品であり、例えば全固体薄膜二次電池である。そして、第２の絶縁層２２の材料は第１及び第３の絶縁層２１，２３と比べて剛性の低い特性を有する樹脂（低剛性樹脂）である。低剛性樹脂の第２の絶縁層２２は、二次電池３０の体積変化を許容するため、二次電池に体積変化による力が加わり難い。従って、第２の絶縁層２２は、使用により体積が変化する二次電池３０の破損を低減する。配線基板１０は、内蔵された二次電池３０の破損により不良品となる。従って、配線基板１０が不良となることを低減することができる。
（２）二次電池３０は、その二次電池３０を覆う第２の絶縁層２２より剛性の高い第１の絶縁層２１に固定（例えば接着）されている。そして、配線基板１０は、第１の絶縁層２１と同じ剛性の第３の絶縁層２３を有している。また、配線基板１０は、第１〜第３の絶縁層２１〜２３を貫通する貫通ビア６２を有している。これらは、使用中の配線基板１０の厚さをほぼ一定に保つように作用する。そして、第２の絶縁層２２により覆われた基板３１の面に形成された電極３３，３４はビア６１により配線層５１と電気的に接続されている。このため、ビア６１と電極３３，３４とを安定的に接続することが可能となる。
［別の実施形態］
尚、上記の実施形態は、以下の態様で実施してもよい。
・第２の絶縁層２２は、二次電池３０における形状の変化を許容可能であれば、上記実施形態の形状に限定されない。例えば、図４（ｃ）に示す第２の絶縁層２２を形成する工程では、図６（ａ）に示すように、第１の絶縁層２１の上面に載置された二次電池３０を覆うように、第２の絶縁層２２を形成する。そして、図６（ｂ）に示すように、第１の絶縁層２１の上面及び第２の絶縁層２２の表面を覆うように、第３の絶縁層２３を形成する。第３の絶縁層２３は、例えば、第２の絶縁層２２が形成された部分を除く第１の絶縁層２１の上面に、第１の絶縁層２１と同じ材質の樹脂層を形成し、その樹脂層と第２の絶縁層２２を覆うように、金属箔付き絶縁層を積層して形成してもよい。そして、図５（ｃ）に示す工程と同様に、ダイサーやルータ等を用いて個片化することにより、図６（ｃ）に示す配線基板１０ｂが得られる。
・二次電池３０を内蔵した基板本体２０を、多層配線基板のコア基板として用いても良い。例えば、図７に示すように、この配線基板２１０のコア基板２１１は、第１〜第３の絶縁層２１，２２，２３と、第２の絶縁層２２により覆われた二次電池３０を有している。
第１の絶縁層２１の下面には絶縁層２２１及び配線層２２２が形成され、その絶縁層２２１と配線層２２２の一部はソルダーレジスト層２２３により被覆されている。第３の絶縁層２３の上面には絶縁層２３１及び配線層２３２が形成され、その絶縁層２３１と配線層２３２の一部はソルダーレジスト層２３３により被覆されている。ソルダーレジスト層２２３，２３３は、配線層２２２，２３２の一部を露出してパッドとする開口を有している。このように形成されるパッドは、電子部品の搭載や外部接続端子の接続に用いられる。
絶縁層２２１，２３１と配線層２２２，２３２は、例えばビルドアップ法により形成される。先ず、エポキシ樹脂やポリイミド樹脂等の樹脂フィルムを第１の絶縁層２１，第３の絶縁層２３に積層して絶縁層２２１，２３１が形成される。次いで、例えばレーザ加工により絶縁層２２１，２３１にビア孔が形成される。次いで、例えばセミアディティブ法により銅めっき膜からなる配線層２２２，２３２が形成される。
なお、図７では、コア基板２１１の上面に対して絶縁層２３１及び配線層２３２を形成し、コア基板２１１の下面に対して絶縁層２２１及び配線層２２２を形成した。上面側及び下面側の形成する絶縁層及び配線層の層数を適宜変更してもよい。また、上面側の絶縁層及び配線層の層数と下面側の絶縁層及び配線層の層数を異なる値としてもよい。また、上面側と下面側の何れか一方に絶縁層及び配線層を形成してもよい。また、図６（ｃ）に示す配線基板１０ｂと同様に、多層配線基板において、二次電池３０を覆う第２の絶縁層２２を第１、第３の絶縁層２１，２３に対して部分的に形成してもよい。
・図８に示すように、電極３３，３４上にバンプ３３ａ，３４ａを形成してもよい。バンプ３３ａ，３４ａの材料は、例えば金（Ａｕ）である。尚、バンプの材料として、銅、はんだ等をもちいてもよい。バンプ３３ａ，３４ａを形成した二次電池３０を第１の絶縁層２１に固定し、その二次電池３０を第２の絶縁層２２により被覆する。そして、バンプ３３ａ，３４ａの上面を露出するように、ビアホール２０３を形成する（図４（ｅ）参照）。従って、このビアホール２０３の形成に用いられる加工装置のレーザ光は、アルミニウムの電極３３，３４に照射されないため、アルミニウムの酸化膜が形成されない。このように、バンプ３３ａ，３４ａを形成した場合、アルミニウムの電極３３，３４に対するジンケート処理を省略することができる。
・二次電池３０を第２の絶縁層２２内に埋設、つまり二次電池３０の全面を第２の絶縁層２２により被覆してもよい。
・複数の二次電池を内蔵してもよい。二次電池以外の電子部品（例えば半導体チップ、容量素子、抵抗素子）と二次電池を内蔵してもよい。また、二次電池以外の電子部品を内蔵してもよい。
・図４（ａ）に示す工程において、金属箔付き樹脂フィルムを用いたが、金属箔の無い樹脂フィルムを用い、後の工程において金属箔４２，５２を形成してもよい。金属箔４２，５２の形成方法は、例えば無電解めっき、スパッタリング、蒸着、金属箔付き樹脂フィルムを貼り付けた後に樹脂フィルムを除去する方法、等がある。なお、図４（ｄ）に示す工程における樹脂フィルムも同様である。
１０，１０ｂ，１０ｃ 配線基板
２０ 基板本体
２１，２３ 絶縁層
２２ 絶縁層（低剛性絶縁層）
３０ 二次電池
３３ 電極
５１ 配線層
６１ ビア

Claims (14)

  1. 第１の絶縁層と、
    前記第１の絶縁層の上面に配置された二次電池と、
    前記第１の絶縁層の上面に形成され、前記二次電池を覆う第２の絶縁層と、
    前記第２の絶縁層を覆う第３の絶縁層と、
    前記第３の絶縁層の上面に形成された第１の配線層と、
    前記第３の絶縁層と前記第２の絶縁層を貫通し、前記第１の配線層と前記二次電池の電極とを電気的に接続するビアと、
    を有し、
    前記第２の絶縁層の引張強さの値は、前記第１の絶縁層及び前記第３の絶縁層の引張強さの値より低い値であり、
    前記第２の絶縁層はシリコーンエラストマーまたはシリコーンゲルからなる、
    ことを特徴とする配線基板。
  2. 前記第２の絶縁層は、前記二次電池が固定された前記第１の絶縁層の上面全体を覆うように形成され、
    前記第３の絶縁層は前記第２の絶縁層の上面を覆うように形成されていること、
    を特徴とする請求項１に記載の配線基板。
  3. 第１の絶縁層と、
    前記第１の絶縁層の上面に配置された二次電池と、
    前記第１の絶縁層の上面に形成され、前記二次電池を覆う第２の絶縁層と、
    前記第２の絶縁層を覆う第３の絶縁層と、
    前記第３の絶縁層の上面に形成された第１の配線層と、
    前記第３の絶縁層と前記第２の絶縁層を貫通し、前記第１の配線層と前記二次電池の電極とを電気的に接続するビアと、
    を有し、
    前記第２の絶縁層の引張強さの値は、前記第１の絶縁層及び前記第３の絶縁層の引張強さの値より低く、
    前記第２の絶縁層は、前記第１の絶縁層の上面において、前記二次電池が配置された領域を覆うように形成され、
    前記第３の絶縁層は、前記第２の絶縁層から露出する前記第１の絶縁層の上面と前記第２の絶縁層を覆うように形成されていること、
    を特徴とする配線基板。
  4. 前記第２の絶縁層はシリコーンエラストマーまたはシリコーンゲルからなることを特徴とする請求項３に記載の配線基板。
  5. 前記二次電池の電極上に形成されたバンプを有し、
    前記ビアは、前記バンプと前記第１の配線層とを電気的に接続すること、
    を特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記第１の絶縁層の下面に形成された第２の配線層と、
    前記第２の配線層と前記第１の配線層を電気的に接続する貫通ビアと、
    を有することを特徴とする請求項１〜５のうちの何れか一項に記載の配線基板。
  7. 前記第１の絶縁層の下面と前記第３の絶縁層の上面の少なくとも一方の面の側に積層された複数の配線層及び絶縁層を有することを特徴とする請求項１〜６のうちの何れか一項に記載の配線基板。
  8. 前記二次電池は、全固体薄膜二次電池であることを特徴とする請求項１〜７のうちの何れか一項に記載の配線基板。
  9. 第１の絶縁層の上面上に二次電池を配置する工程と、
    前記第１の絶縁層の上面に形成した第２の絶縁層により前記二次電池を覆う工程と、
    第３の絶縁層により前記第２の絶縁層を覆う工程と、
    前記第３の絶縁層の上面に第１の配線層を形成するとともに、前記第３の絶縁層と前記第２の絶縁層を貫通し、前記第１の配線層と前記二次電池の電極とを接続するビアを形成する工程と、
    を有し、
    前記第２の絶縁層の引張強さの値は、前記第１の絶縁層及び前記第３の絶縁層の引張強さの値より低い値であり、
    前記第２の絶縁層はシリコーンエラストマーまたはシリコーンゲルからなる、
    ことを特徴とする配線基板の製造方法。
  10. 前記ビアを形成する工程において、前記第１の絶縁層の下面に第２の配線層を形成するとともに、前記第１の配線層と前記第２の配線層とを接続する貫通ビアを形成することを特徴とする請求項９に記載の配線基板の製造方法。
  11. 前記二次電池の電極上にバンプが形成され、
    前記ビアは、前記第１の配線層と前記バンプとを接続するように形成されることを特徴とする請求項９または１０に記載の配線基板の製造方法。
  12. 第１の絶縁層の上面上に二次電池を配置する工程と、
    前記第１の絶縁層の上面に形成した第２の絶縁層により前記二次電池を覆う工程と、
    第３の絶縁層により前記第２の絶縁層を覆う工程と、
    前記第３の絶縁層の上面に第１の配線層を形成するとともに、前記第３の絶縁層と前記第２の絶縁層を貫通し、前記第１の配線層と前記二次電池の電極とを接続するビアを形成する工程と、
    を有し、
    前記第２の絶縁層の引張強さの値は、前記第１の絶縁層及び前記第３の絶縁層の引張強さの値より低く、
    前記第２の絶縁層は前記第１の絶縁層の上面において、前記二次電池が配置された領域を覆うように形成され、
    前記第３の絶縁層は、前記第２の絶縁層から露出する前記第１の絶縁層の上面と前記第２の絶縁層とを覆うように形成されること、を特徴とする配線基板の製造方法。
  13. 前記第２の絶縁層はシリコーンエラストマーまたはシリコーンゲルからなることを特徴とする請求項１２に記載の配線基板の製造方法。
  14. 前記第２の絶縁層は、前記二次電池が固定された前記第１の絶縁層の上面全体を覆うように形成され、
    前記第３の絶縁層は、前記第２の絶縁層を覆うように形成されること、を特徴とする請求項９〜１３のいずれか一項に記載の配線基板の製造方法。
JP2013016678A 2013-01-31 2013-01-31 配線基板及び配線基板の製造方法 Active JP6144058B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013016678A JP6144058B2 (ja) 2013-01-31 2013-01-31 配線基板及び配線基板の製造方法
US14/167,280 US9224684B2 (en) 2013-01-31 2014-01-29 Wiring board and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013016678A JP6144058B2 (ja) 2013-01-31 2013-01-31 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014150103A JP2014150103A (ja) 2014-08-21
JP2014150103A5 JP2014150103A5 (ja) 2016-01-21
JP6144058B2 true JP6144058B2 (ja) 2017-06-07

Family

ID=51221711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013016678A Active JP6144058B2 (ja) 2013-01-31 2013-01-31 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9224684B2 (ja)
JP (1) JP6144058B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332672B2 (ja) 2014-04-16 2018-05-30 新光電気工業株式会社 電池内蔵基板及びその製造方法
DE102015113324A1 (de) * 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
CN107241850A (zh) * 2016-03-29 2017-10-10 中兴通讯股份有限公司 一种电路板及终端
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
DE102017111970A1 (de) 2017-05-31 2018-12-06 Epcos Ag Leiterplatte mit Stromversorgung, elektrisches Bauelement mit Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
JP2019016653A (ja) * 2017-07-04 2019-01-31 大日本印刷株式会社 導電基板、電子部品搭載基板および導電基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3789846T2 (de) * 1986-10-07 1994-09-22 Canon Kk Bildablesesystem.
US5673127A (en) * 1993-12-01 1997-09-30 Matsushita Electric Industrial Co., Ltd. Display panel and display device using a display panel
JPH11274735A (ja) * 1998-03-25 1999-10-08 Toshiba Battery Co Ltd 多層印刷配線板
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US7045246B2 (en) * 2003-04-22 2006-05-16 The Aerospace Corporation Integrated thin film battery and circuit module
US7624499B2 (en) * 2004-02-26 2009-12-01 Hei, Inc. Flexible circuit having an integrally formed battery
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
WO2009051120A1 (ja) * 2007-10-16 2009-04-23 Sumitomo Bakelite Company Limited 半導体素子搭載基板
US20090186169A1 (en) * 2008-01-17 2009-07-23 Harris Corporation Three-dimensional liquid crystal polymer multilayer circuit board including battery and related methods
US9117602B2 (en) * 2008-01-17 2015-08-25 Harris Corporation Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods
US8778124B2 (en) * 2008-01-17 2014-07-15 Harris Corporation Method for making three-dimensional liquid crystal polymer multilayer circuit boards
US8363861B2 (en) * 2009-03-20 2013-01-29 Brian Hughes Entertainment system for use during the operation of a magnetic resonance imaging device
JPWO2010134511A1 (ja) * 2009-05-20 2012-11-12 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
US8613671B2 (en) * 2009-06-08 2013-12-24 Cfph, Llc Data transfer and control among multiple computer devices in a gaming environment
JP5548855B2 (ja) * 2010-09-27 2014-07-16 日本電気株式会社 配線基板及びその製造方法
JP2012146843A (ja) * 2011-01-13 2012-08-02 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法

Also Published As

Publication number Publication date
US9224684B2 (en) 2015-12-29
US20140209366A1 (en) 2014-07-31
JP2014150103A (ja) 2014-08-21

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP6144058B2 (ja) 配線基板及び配線基板の製造方法
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US20120256320A1 (en) Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
CN109074947B (zh) 电子部件
JP6606331B2 (ja) 電子装置
US20180177059A1 (en) Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate
TWI611523B (zh) 半導體封裝件之製法
JP6332672B2 (ja) 電池内蔵基板及びその製造方法
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP6671256B2 (ja) 配線基板及びその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP4324732B2 (ja) 半導体装置の製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI599283B (zh) 印刷電路板及其製作方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP5810206B1 (ja) 基板構造およびその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
WO2019011016A1 (zh) 一种封装基板的制作方法及封装基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170510

R150 Certificate of patent or registration of utility model

Ref document number: 6144058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150