JP5810206B1 - 基板構造およびその製造方法 - Google Patents
基板構造およびその製造方法 Download PDFInfo
- Publication number
- JP5810206B1 JP5810206B1 JP2014221258A JP2014221258A JP5810206B1 JP 5810206 B1 JP5810206 B1 JP 5810206B1 JP 2014221258 A JP2014221258 A JP 2014221258A JP 2014221258 A JP2014221258 A JP 2014221258A JP 5810206 B1 JP5810206 B1 JP 5810206B1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- carrier
- release layer
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 215
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000004806 packaging method and process Methods 0.000 claims abstract description 65
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 151
- 238000000034 method Methods 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011888 foil Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims 1
- 238000012858 packaging process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000009423 ventilation Methods 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】チップパッケージング工程の際に基板とキャリアとを密着にボンディングさせ、尚且つ基板が容易にキャリアから分離出来る基板構造及びその製造方法を提供する。【解決手段】キャリアと基板を含む基板を提供する。キャリアはリリース層と、誘電層と、金属層とを含む。誘電層はリリース層と金属層との間に配置する。基板はパッケージング領域と周辺領域とを含む。周辺領域はパッケージング領域と連結し、パッケージング領域を取り囲む。周辺領域またはパッケージング領域に複数の貫通孔を有する。基板はキャリアに配置される。リリース層は基板と誘電層との間に配置する。基板がキャリアから分離可能なように、リリース層と誘電層を貫通孔に充填する。【選択図】図１Ｄ
Description
本発明は基板構造に関するものであり、特に、好ましいボンディング強度を有する、又はパッケージ構造の感知素子が必要とする感知空間を提供できると共に、パッケージ素子の充填ペースト、液体及び、換気の必要性を満たすことが出来る基板構造に関するものである。
回路基板は様々な電気製品の電気信号送信、電源や、アース接続に使われている。電気製品の小型化に伴い、回路基板もコンパクト、且つ密集した回路（Intensive circuit）の傾向に沿って開発されている。しかし、チップパッケージング工程において、小型化された基板は容易に破損したり或いは配線に不良が生じることがある。歩留まり率および工程の作業効率を向上させる為に、従来の方法では、リリース層を使って複数の良品基板をキャリアに取り付け、基板の全体構造の剛性を高めてから、取り付けられた基板とキャリアを次のチップパッケージング工程へ送っている。その後、チップと一緒にパッケージされた基板をキャリアから分離している。従って、リリース層の接着特性が基板とキャリアとのボンディング強度を影響する。
工程の際に、基板がキャリアから分離するのを防止する為には通常、より高い接着力を有するリリース層を使用し、基板とキャリアとが密着にボンディングを保証する。しかし、リリース層の過度に強力な接着力により、基板がキャリアから分離される際に、多少の接着材が基板の裏面に付着することがある。もし、接着材が基板に付着するのを避ける為、或いは、基板をキャリアから容易に分離する為に、より弱い接着力を有するリリース層を使用した場合、工程の際に基板がキャリアから分離する問題が生じる。
従って、産業ではチップパッケージング工程の際に基板とキャリアとを密着にボンディングさせ、尚且つ基板が容易にキャリアから分離出来る方法を必要としている。
本発明は基板とキャリアとの間のボンディング強度を高めると同時に基板とキャリアとを容易に分離出来る基板構造を提供する。
本発明は基板構造の製造方法を提供する。この製造方法で製造された基板構造は基板とキャリアとの間により高いボンディング強度を有する上に、基板を容易にキャリアから分離することが出来る。
本発明はパッケージ構造の感知素子に感知空間を提供できると共にパッケージ素子の充填ペースト、又は液体および、換気の必要性を満たすことが出来る基板構造を提供する。
本発明は基板構造の製造方法を提供する。この製造方法から製造された基板構造はパッケージ構造の感知素子に感知空間を提供できると共にパッケージ素子の充填ペースト、又は液体および、換気の必要性を満たすことが出来る。
本発明の基板構造はキャリア及び基板を含む。キャリアはリリース層と、誘電層と、金属層とを有し、誘電層はリリース層と金属層との間に配置される。基板はパッケージング領域と周辺領域とを含み、周辺領域はパッケージング領域と連結し、パッケージング領域を取り囲み、周辺領域は複数の貫通孔を有している。基板はキャリアに配置され、リリース層は基板と誘電層との間に位置し、基板がキャリアから分離可能なように、リリース層と誘電層を貫通孔に充填する。
本発明の基板構造の製造方法の工程を下記に提供する。始めに、基板が提供される。基板はパッケージング領域と周辺領域とを有し、周辺領域はパッケージング領域と連結し、パッケージング領域を取り囲み、複数の貫通孔が周辺領域に形成される。キャリアが提供される。キャリアはリリース層と、誘電層と、金属層とを有し、誘電層はリリース層と金属層との間に配置される。基板をキャリアから分離可能な様にリリース層と誘電層を貫通孔に充填して、基板をキャリアのリリース層に積層する。
本発明の基板構造はキャリアと基板を含む。キャリアはリリース層と、誘電層と、金属層とを有し、誘電層はリリース層と金属層との間に配置される。基板はパッケージング領域と周辺領域とを有し、周辺領域はパッケージング領域と連結し、パッケージング領域を取り囲み、パッケージング領域は複数の貫通孔を有している。基板はキャリアに配置され、リリース層は基板と誘電層との間に位置し、基板がキャリアから分離可能なように、リリース層と誘電層を貫通孔に充填する。
本発明の基板構造の製造方法の工程を下記に提供する。始めに、基板が提供される。基板はパッケージング領域と周辺領域とを有し、周辺領域はパッケージング領域と連結して、パッケージング領域を取り囲み、複数の貫通孔がパッケージング領域に形成される。キャリアが提供される。キャリアはリリース層と、誘電層と、金属層とを有し、誘電層はリリース層と金属層との間に配置される。基板をキャリアから分離可能な様にリリース層と誘電層を貫通孔に充填して、基板をキャリアのリリース層に積層する。
本発明の一つの実施形態において、リリース層の材料は、アルミホイル或いはポリイミド（Polymide）フィルムを含む。
本発明の一つの実施形態において、基板は、単層回路基板である。
本発明の一つの実施形態において、基板は、多層回路基板である。
本発明の一つの実施形態において、基板は更に、多数ののパッド及びパターン化されたはんだマスク（Patterned Solder Mask）を含む。パッドは、基板の上面に配置され、パッケージング領域内に位置する。パターン化されたはんだマスクは、基板の上面を覆い、パッドを露出している。
本発明の一つの実施形態において、基板は更に、パッドを覆う表面仕上げ層(surface finishing layer)を含む。
本発明の一つの実施形態において、基板が提供される工程が更に、基板の上面に複数のパッドを形成する工程を含む。パッドはパッケージング領域内に位置する。パターン化されたはんだマスクは基板の上面に形成される。パターン化されたはんだマスクはパッドを露出している。
本発明の一つの実施形態において、基板を形成する工程が更に、パッドを覆う表面仕上げ層を形成する工程を含む。
本発明の一つの実施形態において、基板構造が更に、リリース層と接触する、一つの貫通孔を覆うパッケージング領域に配置されたチップを含む。チップは複数の配線で電気的にパッドと接続している。
本発明の一つの実施形態において、基板構造の製造方法が更に、チップを基板のパッケージング領域に配置する工程を含む。チップは一つの貫通孔を覆い、リリース層と接触している。チップは複数の配線で電気的にパッドと接続している。
本発明では、基板をキャリアに積層し、キャリアのリリース層と誘電層とを基板の貫通孔に押し込み、基板とキャリアとの間のボンディング強度を向上させる。さらに、リリース層が容易に基板から分離する特質を利用して、次のパッケージング工程を終えた後、破損せずに基板をキャリアから分離出来る。従って、本発明は、基板構造の基板とキャリアとの間のボンディング強度を向上させるだけでは無く、製造の難易度を下げると共に製造歩留まり率を向上させる。
本発明の上述の特徴、及び利点をより分かり易くするために、図面と併せた幾つかの実施形態を以下に説明する。
本発明をより分かり易くするために添付図面を含み、本説明書の一部分として構成する。図面は本発明の実施形態を示し、説明と併せて、本発明の原則を説明する物である。
本発明の実施形態について図面を参照しながら説明する。説明及び図面では、可能な限り、同一又は同等の構成部分がある場合は、同一符号で記されている。
図１Ａから図１Ｄは本発明の実施形態において、基板構造の製造方法の工程を示す断面概略図である。図２は本発明の一つの実施形態において、基板を示す平面概略図である。図１Ａ及び図２を参照すると、本実施形態の基板構造の製造方法には下記の工程が含まれる。始めに、図１Aに示すように基板１１０が提供される。本実施形態の基板は、単層回路基板、又は多層回路基板であってもよい。さらに、基板１１０は図１Aに示すように、パッケージング領域A1と、周辺領域A2とを含んでもよい。本実施形態では、図２に示すように、周辺領域A2はパッケージング領域A1と連結し、パッケージング領域A1を取り囲んでもよい。ここで注意していただきたいのは、図２が示す周辺領域A2は、説明を目的とするだけであって、本発明はこれに限定されない。本発明の他の実施形態では、周辺領域A2はパッケージング領域A1の一端に位置するだけで、パッケージング領域A1全体を取り囲まなくても良い。
基板１１０の製造方法には、基板１１０の上面１１４に複数のパッド１３０を形成する工程を含んでもよい。例えば、パッド１３０はパッケージング領域A1内に位置し、基板１１０の対応するビア１３２と連結しても良く、ビア１３２を通じて、基板１１０の反対側の回路層１３４と電気的に接続している。そして、パターン化されたはんだマスク１４０が更に上面１１４に形成されても良い。パターン化されたはんだマスク１４０は複数の開口部１４２を含んでもよく、開口部１４２はそれぞれ対応するパッド１３０の少なくとも一部分を露出する。そして、表面仕上げ層１５０がパターン化されたはんだマスク１４０によって露出されたパッド１３０に形成され、図１Aに示す基板１１０が形成される。本実施形態の表面仕上げ層はゴールド、ニッケル、シルバー、又は他の適した材料であってもよい。
図１Ｂ及び図２を参照すると、図２に示されている基板１１０を形成するのに、周辺領域A2に複数の貫通孔１１２が形成される。本実施形態では、図１Ｂに示すように、基板１１０は向かい合う上面１１４と、下面１１６と、上面１１４と下面１１６を繋ぐ貫通孔１１２が含まれている。
次に、図１Cに示すキャリア１２０が提供される。ここで注意していただきたいのは、図１Cはキャリアの分解図を示している。キャリア１２０はリリース層１２２と、誘電層１２４と、金属層１２６とを含んでいる。さらに、誘電層１２４はリリース層１２２と金属層１２６との間に配置される。本実施形態の、リリース層の材料は、例として、アルミ箔或いはポリイミドフィルム、誘電層の材料は、例として、プリプレグ（Prepreg、PP）、金属層１２６の材料は、例として、コッパー箔を含む。当然、本実施形態は説明を目的とするのであって、本発明はこれに限定されない。
図１Ｃ及び図１Ｄを参照すると、図１Ｄに示すように、リリース層１２２及び誘電層１２４が貫通孔１１２に充填されるように、基板１１０はキャリア１２０のリリース層１２２に積層される。また、リリース層１２２は基板１１０と誘電層１２４との間に配置され、基板１１０がキャリヤ１２０と分離可能なように、各貫通孔１１２の内側の壁と接触する。この様に、基板構造１００の製造が初歩的に完成する。
図１Ｄに示すように、この製造方法で形成された基板構造１００は基板１１０及びキャリア１２０を含む。図２で示すように、基板１１０はパッケージング領域A1と周辺領域A2を含む。また、周辺領域A2は複数の貫通孔１１２を有し、パッケージング領域A1と連結し、周辺領域A2はパッケージング領域A1を取り囲む。本実施形態において、基板１１０は更に、複数のパッド１３０と、パターン化されたはんだマスク１４０と、表面仕上げ層１５０を含んでもよい。パッド１３０は基板１１０のパッケージング領域A1内に位置し、ビア１３２と連結し、ビア１３２を通じて基板１１０の反対側の回路層１３４と電気的に接続している。パターン化されたはんだマスク１４０は基板１１０の上面１１４を覆い、パッド１３０を露出する。表面仕上げ層１５０はパターン化されたはんだマスク１４０によって露出されたパッド１３０を覆う。本実施形態において、表面仕上げ層１５０の材料はゴールド、ニッケル、シルバー、又は他の適した材料でもよい。
上記に基づき、キャリア１２０はリリース層１２２と、誘電層１２４と、金属層１２６とを含む。また、誘電層１２４はリリース層１２２と金属層１２６との間に配置される。リリース層１２２を基板１１０と誘電層１２４との間に位置させ、かつ各貫通孔１１２の内側の壁にも接触させる様に、基板１１０はキャリア１２０のリリース層１２２に配置され、。リリース層１２２と誘電層１２４を貫通孔１１２に充填する。これにより、基板１１０をキャリア１２０から分離することが可能になる。
この配置によれば、基板１１０をキャリア１２０に積層させることにより、キャリア１２０のリリース層１２２及び誘電層１２４を基板１１０の貫通孔１１２に押し込んで充填し、そのため、基板１１０とキャリア１２０との間のボンディング強度を向上させる。また、リリース層１２２が容易に基板１１０から分離する特質を利用し、次のパッケージング工程を終えた後も破損せずに基板１１０を容易にキャリア１２０から分離出来る。従って、本実施形態は、基板構造１００の基板１１０とキャリア１２０との間のボンディング強度を向上させるだけで無く、製造の難易度を下げると共に製造歩留まり率を向上させる。
図３は本発明の一つの実施形態において、基板を示す平面概略図である。図４Ａから図４Ｅは本発明の一つの実施形態において、基板構造の製造方法の工程を示した断面概略図である。ここで注意して頂きたいのは本実施形態の基板１００aは基板１００と似た物である。従って、前記の実施形態の一部の内容及び符号を使用するにあたって、同一符号は同一または同等の構成部分であるため、同じ技術については繰り返し説明しない。省略された部分の詳細な説明については上述した実施形態を参照出来るため本実施形態には含まない。本実施形態の基板構造１００aと前記実施形態の基板構造１００との具体的な違いを以下に説明する。
図３及び図４Ａを参照すると、本実施形態の基板構造の製造方法には下記の工程が含まれている。まず、図１Ａに示すように、基板１１０aが提供される。本実施形態では、基板１１０aは、単層回路基板、又は、多層回路基板であってもよい。更に、図３で示す様に、基板１１０aはパッケージング領域A1と周辺領域A2とを含んでもよい。上述の実施形態で述べた様に、周辺領域A2はパッケージング領域A1と連結し、パッケージング領域A1を取り囲む。ここで注意して頂きたいのは、図４Ａから図４Ｅはパッケージング領域A1の部分的断面図を示していて、周辺領域A2の部分的断面図は示していない。
本実施形態の基板１１０aの製造方法は基板１１０の製造方法と似ている。つまり、基板１１０aのパッケージング領域A1に複数のパッド１３０を形成しても良く、そして、パターン化されたはんだマスク１４０が基板１１０aに形成される。パターン化されたはんだマスク１４０は基板１１０aの上面１１４を覆い、パッド１３０を露出させる。次に、表面仕上げ層１５０が、パターン化されたはんだマスク１４０によって露出されたパッド１３０に形成される。しかし、例として、本実施形態の貫通孔１１２aが基板１１０aのパッケージング領域A1内に形成され、パッド１３０が貫通孔１１２aの周りに配置されてもよい。
続いて、図４Ｂに示すキャリア１２０が提供される。前記実施形態のキャリア１２０と同様に、本実施形態のキャリア１２０もリリース層１２２と、誘電層１２４と、金属層１２６を有する。技術面に関する説明は上述の実施形態を参照することが出来るため、ここでは繰り返し説明しない。そして、図４Ｃに示す様に、リリース層１２２と誘電層１２４をパッケージング領域A1内の貫通孔１１２aに押し込んで充填する様にして、基板１１０aはキャリア１２０のリリース層１２２に積層される。さらに、図４Ｃで示すように、リリース層１２２は基板１１０aと誘電層１２４との間に配置され、基板１１０aとキャリア１２０とが分離可能な様に、各貫通孔１１２aの内側の壁と接触させる。この様に基板１１０aの製造が初歩的に完成する。
この製造方法で形成された基板構造１００aは前記実施形態の基板構造１００とほぼ相似しているが、貫通孔１１２aは基板１１０aのパッケージング領域A1に配置されている。従って、本実施形態では、キャリア１２０のリリース層１２２及び誘電層１２４を基板１１０aのパッケージング領域A1の貫通孔１１２aに押し込んで充填することにより、例えば、放熱ペーストまたは液体を充填する空間を保留でき、或いは換気路の空間を保留でき、或いは基板構造１００aのチップの感知素子の感知空間を保留できる。
例えば、本実施形態において、図４Ｄに示す様に、チップ１６０は更にの基板１１０aのパッケージング領域A1に配置されてもよい。チップ１６０は一つの貫通孔１１２aを覆い、貫通孔１１２a内のリリース層１２２と接触する。そして、チップ１６０を基板１１０aに固定させ、かつ基板１１０aと電気的に接続するように、チップ１６０は複数の配線１７０で電気的にパッド１３０と接続している。本実施形態で、チップ１６０は能動面１６２（Active Surface）と能動面１６２に対する裏面１６４を含む。配線１７０はチップ１６０の能動面１６２と接続している。
そして、図４Ｅに示すように、リリース層１２２が容易に基板１１０aから分離できる特質を利用し、チップ１６０の裏面１６４を露出する為にキャリア１２０を外す。よって、チップ１６０の裏面１６４が露出されることで、上述の製造方法で形成されたチップパッケージはチップ１６０の感知素子に感知空間を提供出来る。例えば、チップ１６０は光感知素子、音感知素子、或いは感触感知素子を含んでもよい。それによって、裏面１６４に位置する光感知素子の光感知空間、音感知素子の共振空間（振動空間）、或いは感触感知素子の感触感知空間が、基板１１０aの貫通孔１１２aから露出され、チップの性能を高める。又、チップ１６０は貫通孔１１２aによって露出された裏面１６４を換気、又は放熱にも利用できる。或いは、貫通孔１１２aに放熱ペースト又は液体を充填すると、放熱の効果を向上させる。従って、本実施形態はチップ１６０の機能を増やすことができる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明では、基板とキャリアとのボンディング強度を高めるために、キャリアのリリース層及び誘電層を基板の貫通孔に押し込んで充填し、基板をキャリアに積層する。又、リリース層が基板から容易に分離できる特質を利用し、次のパッケージング工程を終えた後も破損せずに基板を容易にキャリアから分離出来る。従って、本発明は、基板構造の基板とキャリアとの間のボンディング強度を向上させるだけで無く、製造の難易度を下げると共に製造歩留まり率を向上させる。
さらに、基板の貫通孔が基板のパッケージング領域内に位置し、チップがパッケージング領域に配置され、貫通孔を覆う場合には、リリース層を利用してキャリアと基板とを分離した後、基板の貫通孔はチップ表面を露出させる。それによって、チップの感知素子の感知空間は、光感知素子の光感知空間、音感知素子の共振空間（振動空間）、或いは感触感知素子の感触感知空間として提供できる。又、チップは貫通孔から露出された表面を放熱或いは換気の為に利用してもよい。他にも、貫通孔に放熱ペーストを充填すると、放熱の効果を向上させる。従って、本発明はチップの機能を増すことができる。
１００、１００a 基板構造
１１０、１１０a 基板
１１２、１１２a 貫通孔
１１４ 上面
１１６ 下面
１２０ キャリア
１２２ リリース層
１２４ 誘電層
１２６ 金属層
１３０ パッド
１３２ ビア
１３４ 回路層
１４０ パターン化されたはんだマスク（Patterned Solder Mask）
１４２ 開口部
１５０ 表面仕上げ層
１６０ チップ
１６２ 能動面
１６４ 裏面
１７０ 配線
A1 パッケージング領域
A2 周辺領域
１１０、１１０a 基板
１１２、１１２a 貫通孔
１１４ 上面
１１６ 下面
１２０ キャリア
１２２ リリース層
１２４ 誘電層
１２６ 金属層
１３０ パッド
１３２ ビア
１３４ 回路層
１４０ パターン化されたはんだマスク（Patterned Solder Mask）
１４２ 開口部
１５０ 表面仕上げ層
１６０ チップ
１６２ 能動面
１６４ 裏面
１７０ 配線
A1 パッケージング領域
A2 周辺領域
Claims (20)
- リリース層と、金属層と、前記リリース層と前記金属層との間に配置される誘電層とを有するキャリアと、
前記キャリアに配置され、パッケージング領域と複数の貫通孔が設けられた周辺領域とを有する基板とを含み、
前記周辺領域が前記パッケージング領域と連結し、前記パッケージング領域を取り囲み、
前記リリース層が前記基板と前記誘電層との間に位置し、前記基板と前記キャリアとが分離可能なように、前記リリース層と前記誘電層が前記複数の貫通孔に充填される基板構造。 - 前記リリース層の材料はアルミホイル、或いはポリイミド（Polymide）フィルムを含む請求項１に記載の基板構造。
- 前記基板が単層回路基板である請求項１或いは請求項２に記載する基板構造。
- 前記基板が多層回路基板である請求項１或いは請求項２に記載する基板構造。
- 前記基板がさらに複数のパッドとパターン化されたはんだマスクを含み、前記複数のパッドが前記基板の前記パッケージング領域の上面に配置され、前記パターン化されたはんだマスクが前記上面を覆い、前記複数のパッドを露出する請求項１〜請求項４のいずれか１項に記載の基板構造。
- 前記基板が前記パッドを覆う表面仕上げ層を含む請求項５に記載の基板構造。
- パッケージング領域と、前記パッケージング領域と連結し前記パッケージング領域を取り囲む周辺領域とを有する基板を提供する工程と、
前記周辺領域に複数の貫通孔を形成する工程と、
リリース層と、金属層と、前記リリース層と前記金属層との間に配置された誘電層とを有するキャリアを提供する工程と、
前記基板と前記キャリアとが分離可能なように、前記リリース層と前記誘電層を前記複数の貫通孔に充填し、前記基板を前期キャリアの前期リリース層に積層する工程と、
を含む基板構造の製造方法。 - 前記基板が単層回路基板である請求項７に記載の基板構造の製造方法。
- 前記基板が多層回路基板である請求項７に記載の基板構造の製造方法。
- 前記基板を提供する工程が更に、前記基板の前記パッケージング領域の上面に複数のパッドを形成する工程と、
前記複数のパッドを露出するパターン化されたはんだマスクを前記上面に形成する工程と、を含む請求項７〜請求項９のいずれか一項に記載の基板構造の製造方法。 - 前記基板を提供する工程が更に、前記パッドを覆う表面仕上げ層を形成する工程を含む請求項１０に記載の基板構造の製造方法。
- リリース層と、金属層と、前記リリース層と前期金属層との間に配置された誘電層とを有するキャリアと、
周辺領域と、複数の貫通孔が設けられたパッケージング領域とを有する、前記キャリアに配置される基板とを含み、
前記周辺領域が前記パッケージング領域と連結し、前記パッケージング領域を取り囲み、
前記リリース層が前記基板と前記誘電層との間に位置し、前記基板と前記キャリアとが分離可能なように、前記リリース層と前記誘電層とが前記パッケージング領域に位置する前記複数の貫通孔に充填される、基板構造。 - 前記基板が複数のパッドとパターン化されたはんだマスクを更に含み、前記複数のパッドが前記基板の前記パッケージング領域の上面の前記複数の貫通孔の周囲に配置され、パターン化されたはんだマスクが前記上面を覆い、前記複数のパッドを露出する、請求項１２に記載の基板構造。
- 前記パッケージング領域に配置し、前記複数の貫通孔の一つを覆い、前記リリース層と接触するチップを更に含み、前記チップが複数の配線で電気的に前記パッドと接続する、請求項１２或いは請求項１３に記載する基板構造。
- 前記リリース層の材料はアルミホイル、或いはポリイミド（Polymide）フィルムを含む、請求項１２〜請求項１４のいずれか一項に記載の基板構造。
- 前記基板が単層回路基板である、請求項１２〜請求項１５のいずれか一項に記載の基板構造。
- 前記基板が多層回路基板である、請求項１２〜請求項１５のいずれか一項に記載の基板構造。
- パッケージング領域と、前記パッケージング領域と連結し、前記パッケージング領域を取り囲む周辺領域とを有する基板を提供する工程と、
前記パッケージング領域に複数の貫通孔を形成する工程と、
リリース層と、金属層と、前記リリース層と前記金属層との間に配置される誘電層と、を有するキャリアを提供する工程と、
前記基板と前記キャリアとが分離可能なように、前記リリース層と前記誘電層を前記複数の貫通孔に充填し、前記基板を前期キャリアの前期リリース層に積層する工程と、
を含む基板構造の製造方法。 - 前記基板を提供する工程が更に、前記基板の前記パッケージング領域内の上面の前記複数の貫通孔の周囲に複数のパッドを形成する工程と、前記複数のパッドを露出する図面化されたはんだマスクを前記上面に形成する工程と、を含む請求項１８に記載の基板構造の製造方法。
- チップを前記基板の前記パッケージング領域に配置する工程と、
前記チップを複数の配線で電気的に前記パッドと接続する工程とを更に含み、
前記チップが前記複数の貫通孔の一つを覆い、前記リリース層と接触する、請求項１８〜請求項１９のいずれかの一項に記載の基板構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103113683A TWI512924B (zh) | 2014-04-15 | 2014-04-15 | 基板結構及其製作方法 |
| TW103113683 | 2014-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5810206B1 true JP5810206B1 (ja) | 2015-11-11 |
| JP2015204454A JP2015204454A (ja) | 2015-11-16 |
Family
ID=54266299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014221258A Active JP5810206B1 (ja) | 2014-04-15 | 2014-10-30 | 基板構造およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20150296618A1 (ja) |
| JP (1) | JP5810206B1 (ja) |
| CN (1) | CN105023873B (ja) |
| TW (1) | TWI512924B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204014250U (zh) * | 2014-05-16 | 2014-12-10 | 奥特斯(中国)有限公司 | 用于生产电子元件的连接系统的半成品 |
| KR102179165B1 (ko) | 2017-11-28 | 2020-11-16 | 삼성전자주식회사 | 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW563233B (en) * | 2002-09-11 | 2003-11-21 | Advanced Semiconductor Eng | Process and structure for semiconductor package |
| TWI264805B (en) * | 2005-02-14 | 2006-10-21 | Phoenix Prec Technology Corp | Method for fabricating carrier embedded with semiconductor chip |
| TWI303146B (en) * | 2006-11-23 | 2008-11-11 | Subtron Technology Co Ltd | Wiring board with high thermal conductivity and process thereof |
| TWI394245B (zh) * | 2009-02-05 | 2013-04-21 | Unimicron Technology Corp | 封裝基板及其製法 |
| TWI399140B (zh) * | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | 內埋式封裝結構的製作方法 |
| CN102376677B (zh) * | 2010-08-20 | 2013-07-10 | 旭德科技股份有限公司 | 半导体封装结构及半导体封装结构的制作方法 |
| CN205028884U (zh) * | 2014-02-13 | 2016-02-10 | 群成科技股份有限公司 | 电子封装件与封装载板 |
-
2014
- 2014-04-15 TW TW103113683A patent/TWI512924B/zh not_active IP Right Cessation
- 2014-05-26 US US14/287,071 patent/US20150296618A1/en not_active Abandoned
- 2014-06-18 CN CN201410272685.5A patent/CN105023873B/zh active Active
- 2014-10-30 JP JP2014221258A patent/JP5810206B1/ja active Active
-
2017
- 2017-07-13 US US15/648,465 patent/US9883594B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN105023873A (zh) | 2015-11-04 |
| TWI512924B (zh) | 2015-12-11 |
| US20150296618A1 (en) | 2015-10-15 |
| TW201539682A (zh) | 2015-10-16 |
| US9883594B2 (en) | 2018-01-30 |
| CN105023873B (zh) | 2018-02-02 |
| US20170311450A1 (en) | 2017-10-26 |
| JP2015204454A (ja) | 2015-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP5372579B2 (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| JP2005310946A (ja) | 半導体装置 | |
| JP2016207957A (ja) | 配線基板及び配線基板の製造方法 | |
| US9099450B2 (en) | Package structure and method for manufacturing same | |
| KR20160086181A (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
| TWI611523B (zh) | 半導體封裝件之製法 | |
| JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP2004087701A (ja) | 多層配線構造の製造方法および半導体装置の搭載方法 | |
| JP6423313B2 (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
| JP5810206B1 (ja) | 基板構造およびその製造方法 | |
| WO2017006391A1 (ja) | 半導体装置 | |
| US9433099B2 (en) | Package carrier | |
| JP6587795B2 (ja) | 回路モジュール | |
| KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
| TWI599283B (zh) | 印刷電路板及其製作方法 | |
| JP6123915B2 (ja) | 樹脂多層基板 | |
| TWI435667B (zh) | 印刷電路板組件 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| TW201446086A (zh) | 封裝結構及其製作方法 | |
| US8556159B2 (en) | Embedded electronic component | |
| KR101130608B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TWI458026B (zh) | 內嵌封裝體之封裝模組及其製造方法 | |
| JP2009123781A (ja) | 回路モジュール | |
| JP2017108033A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5810206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |