JP2009123781A - 回路モジュール - Google Patents

Abstract

【課題】小型化が可能なＣＯＢ構造を有する回路モジュールを提供することを目的とする。
【解決手段】所定の領域に配線パターン、及び、レジスト膜が積層されている基板上に、ベアチップを含む電子部品が実装され、前記電子部品が封止剤で封止されているＣＯＢ構造を有する回路モジュールであって、前記ベアチップは、前記基板上の前記レジスト膜が形成されている領域に、固定剤で固定されていることを特徴とする。
【選択図】図１

Description

本発明は、所謂ＣＯＢ構造を有する回路モジュールに関する。
に関する。

従来から、携帯機器の電源として使用される、電池を保護する電池保護回路モジュール等の、小型化が要求される回路モジュールには、所謂ＣＯＢ（chip on board）構造を有するプリント基板が用いられている。ＣＯＢ構造とは、プリント基板上にＩＣ、ＦＥＴなどのベアチップが直接実装され、ワイヤボンディングでプリント基板上の配線パターンと接続された後、樹脂で封止された構造である。ＣＯＢ構造を採用することにより、回路モジュールを小型化（薄型化も含む）することができる。

図９は、従来のＣＯＢ構造を有する回路モジュールを例示する図であり、後述する図１０のＥ−Ｅ線に沿う断面図である。図９において、１０は回路モジュール、１１ａは基板、１２は配線パターン、１３はスルーホール、１４はソルダレジスト（レジスト膜）、１５は導電性固定剤、１６はＩＣベアチップ、１６ａはボンディングワイヤ、１７はＦＥＴベアチップ、１７ａはボンディングワイヤ、１８はクリーム半田、１９はチップ部品、２０は樹脂である。

図９に示す回路モジュール１０において、基板１１ａの一方の面には、配線パターン１２が形成されており、配線パターン１２上には、実装される部品と電気的に接続される部分（以下、パッドという）に開口部を有するソルダレジスト（レジスト膜）１４が形成されている。ＩＣベアチップ１６及びＦＥＴベアチップ１７は、配線パターン１２上に導電性固定剤１５によって固定されており、ＩＣベアチップ１６及びＦＥＴベアチップ１７のそれぞれの下面にあるパッド（図示せず）と、ＩＣベアチップ１６及びＦＥＴベアチップ１７下部に配置された配線パターン１２とが、導電性固定剤１５を介して電気的に接続されている。

又、ＩＣベアチップ１６及びＦＥＴベアチップ１７は、ワイヤボンディング工程を経て、ボンディングワイヤ１６ａ及び１７ａにより、対応するパッドと電気的に接続されている。チップ部品１９は、リフロー工程を経て、対応するパッド上に印刷されたクリーム半田１８により半田付けされ、対応するパッドと電気的に接続されている。又、基板１１ａの他方の面には、配線パターン１２が形成されており、配線パターン１２上には、ソルダレジスト（レジスト膜）１４が形成されている。ソルダレジスト（レジスト膜）１４には、必要に応じて開口部が設けられ、部品の実装や、外部回路等との電気的接続を実現する。

基板１１ａの一方の面に形成されている所定の配線パターン１２と、基板１１ａの他方の面に形成されている所定の配線パターン１２は、スルーホール１３により、電気的に接続されている。樹脂２０は、ＩＣベアチップ１６等を封止している。なお、回路モジュール１０は、基板１１ａの一方の面の樹脂２０により封止されていない領域、又は、基板１１ａの他方の面に、外部回路等と電気的接続を行うための外部接続用端子（図示せず）を有している。

図１０は、回路モジュール１０における樹脂２０内部の様子を模式的に示す平面図である。同図中、図９と同一部品については、同一符号を付し、その説明は省略する。図１０において、１３ａは、スルーホール１３の周囲に必要なランドを示している。図１０に示すように、従来の回路モジュール１０においては、複数個（図１０の例では６個）のスルーホール１３により、基板１１ａの一方の面に形成されている所定の配線パターン１２と、基板１１ａの他方の面に形成されている所定の配線パターン１２が電気的に接続されていた（例えば、特許文献１参照）。
特開２００６−４７７３号公報

しかしながら、一般にスルーホール１３の穴径はφ０．３ｍｍ程度であり、又、スルーホール１３の周囲には、φ０．６ｍｍ程度のランド１３ａが必要となる。図１０に示すように、従来の回路モジュール１０においては、スルーホール１３及びその周囲に必要となるランド１３ａの面積が、基板１１ａの多くを占めており、スルーホール１３及びその周囲に必要となるランド１３ａの存在が、ＣＯＢ構造を有する回路モジュールの小型化を妨げるという問題があった。

本発明は、上記に鑑みてなされたもので、小型化が可能なＣＯＢ構造を有する回路モジュールを提供することを目的とする。

上記目的を達成するため、第１の発明は、所定の領域に配線パターン（１２０）、及び、レジスト膜（１４０）が積層されている基板（１１０）上に、ベアチップ（１６０、１７０）を含む電子部品（１６０、１７０、１９０）が実装され、前記電子部品（１６０、１７０、１９０）が封止剤（２００）で封止されているＣＯＢ構造を有する回路モジュール（１００、２００、３００）であって、前記ベアチップ（１６０、１７０）は、前記基板（１１０）上の前記レジスト膜（１４０）が形成されている領域に、固定剤（１５０）で固定されていることを特徴とする。

第２の発明は、第１の発明に係る回路モジュール（１００、２００、３００）において、前記ベアチップ（１６０、１７０）が固定されている領域の、前記レジスト膜（１４０）の下層に、前記配線パターン（１２０）及び／又はスルーホール（１３０）を有することを特徴とする。

第３の発明は、所定の領域に配線パターン（１２０）、及び、レジスト膜（１４０）が積層されている基板（１１０）上に、ベアチップ（１６０、１７０）を含む電子部品（１６０、１７０、１９０）が実装され、前記電子部品（１６０、１７０、１９０）が封止剤（２００）で封止されているＣＯＢ構造を有する回路モジュール（１００、２００、３００）であって、前記ベアチップ（１６０、１７０）は、前記基板（１１０）上の前記配線パターン（１２０）及び前記レジスト膜（１４０）が形成されていない領域に、固定剤（１５０）で固定されていることを特徴とする。

第４の発明は、第１乃至第３の何れか一に記載の発明に係る回路モジュール（１００、２００、３００）において、前記固定剤（１５０）は、非導電性の固定剤であることを特徴とする。

第５の発明は、所定の領域に配線パターン（１２０）、及び、レジスト膜（１４０）が積層されている基板（１１０）上に、ベアチップ（１６０、１７０）を含む電子部品（１６０、１７０、１９０）が実装され、前記電子部品（１６０、１７０、１９０）が封止剤（２００）で封止されているＣＯＢ構造を有する回路モジュール（１００、２００、３００）であって、前記ベアチップ（１６０、１７０）は、前記基板（１１０）上の前記配線パターン（１２０）が形成されており、前記レジスト膜（１４０）が形成されていない領域に、非導電性の固定剤（１５１）で固定されていることを特徴とする。

第６の発明は、第５の発明に係る回路モジュール（１００、２００、３００）において、前記ベアチップ（１６０、１７０）が固定されている領域の、前記固定剤（１５１）の下層に、スルーホール（１３０）を有することを特徴とする。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、小型化が可能なＣＯＢ構造を有する回路モジュールを提供することができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。

〈第１の実施の形態〉
図１は、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図であり、後述する図２のＢ−Ｂ線に沿う断面図である。図１において、１００は回路モジュール、１１０ａは基板、１２０は配線パターン、１３０はスルーホール、１４０はソルダレジスト（レジスト膜）、１５０は固定剤、１６０はＩＣベアチップ、１６０ａはボンディングワイヤ、１７０はＦＥＴベアチップ、１７０ａはボンディングワイヤ、１８０はクリーム半田、１９０はチップ部品、２００は封止剤である。

図１に示す回路モジュール１００において、基板１１０ａの一方の面には、配線パターン１２０が形成されており、配線パターン１２０上には、実装される部品と電気的に接続される部分（以下、パッドという）に開口部を有するソルダレジスト（レジスト膜）１４０が形成されている。基板１１０ａとしては、例えば、ガラスエポキシ基板等を用いることができる。基板１１０ａの厚さは、例えば、０．３０ｍｍ〜０．８ｍｍとすることができる。配線パターン１２０としては、例えば、Ｃｕ等を用いることができる。配線パターン１２０の厚さは、例えば、３５μｍとすることができる。各パッド部分には、Ａｕメッキ等を施しても良い。ソルダレジスト（レジスト膜）１４０の厚さは、例えば、３０μｍとすることができる。

ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、ソルダレジスト（レジスト膜）１４０上に固定剤１５０によって固定されている。本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００は、従来のＣＯＢ構造を有する回路モジュール１０と異なり、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と接続すべき配線パターン１２０は配置されていないため、固定剤１５０としては、例えば、エポキシ樹脂等の非導電性の熱硬化性接着剤等を用いることができる。

又、配線パターン１２０は、ソルダレジスト（レジスト膜）１４０により絶縁されているため、導電性のＡｇペースト等を用いることもできる。ただし、固定剤１５０がはみ出して、ボンディングワイヤ１６０ａ及び／又は１７０ａに接触（電気的にショート）する危険性を考慮すると、エポキシ樹脂等の非導電性の熱硬化性接着剤等を用いることが好ましい。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、ワイヤボンディング工程を経て、ボンディングワイヤ１６０ａ及び１７０ａにより、対応するパッドと電気的に接続されている。ボンディングワイヤ１６０ａ及び１７０ａとしては、例えば、Ａｕワイヤ等を用いることができる。なお、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部のレジスト膜１４０の下層には、配線パターン１２０及びスルーホール１３０が配置されている。

チップ部品１９０は、リフロー工程を経て、対応するパッド上に印刷されたクリーム半田１８０により半田付けされ、対応するパッドと電気的に接続されている。チップ部品１９０は、例えば、チップ抵抗、チップコンデンサ、チップサーミスタ等である。又、基板１１０ａの他方の面には、配線パターン１２０が形成されており、配線パターン１２０上には、ソルダレジスト（レジスト膜）１４０が形成されている。ソルダレジスト（レジスト膜）１４０には、必要に応じて開口部が設けられ、部品の実装や、外部回路等との電気的接続を実現する。

基板１１０ａの一方の面に形成されている所定の配線パターン１２０と、基板１１０ａの他方の面に形成されている所定の配線パターン１２０は、スルーホール１３０により、電気的に接続されている。封止剤２００は、ＩＣベアチップ１６０等を封止している。封止剤２００としては、例えば、エポキシ樹脂等の熱硬化性樹脂やＵＶ樹脂等を用いることができる。なお、回路モジュール１００は、基板１１０ａの一方の面の封止剤２００により封止されていない領域、又は、基板１１０ａの他方の面に、外部回路等と電気的接続を行うための外部接続用端子（図示せず）を有している。外部接続用端子としては、例えば、基板上に形成された配線パターン１２０などの導電部や、配線パターン１２０などの導電部上に、例えば、Ｎｉ等を実装したものを用いることができる。この際、導電部には、プリフラックス、ソルダーコート、Ａｕメッキ等を施しても良い。

図２は、回路モジュール１００における封止剤２００内部の様子を模式的に例示する平面図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。図２において、１３０ａは、スルーホール１３０の周囲に必要なランドを示している。図１及び図２に示すように、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００の特徴は、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と接続すべき配線パターン１２０を配置せず、その換わりにＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）以外の部分と接続すべき配線パターン１２０及びスルーホール１３０を配置している点である。

次に、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００の工程フローについて、簡単に説明する。図３は、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールの製造工程フローを例示する図である。又、図４は、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールが形成される集合基板を例示する平面図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。図４において、１１０は集合基板、Ａは後述する工程５において、集合基板１１０を分割する分割位置を示している。集合基板１１０は、後述する工程５において、Ａ部で分割されることにより基板１１０ａとなる基板であり、集合基板１１０上の一点鎖線で囲まれた領域には、複数（この場合は、２７個）の回路モジュール１００が形成される。

図３に示す工程フローにおいて、工程１はチップ部品実装工程であり、所定の配線パターン１２０が形成され、配線パターン１２０上に実装される部品と電気的に接続されるパッド部分に開口部を有するソルダレジスト（レジスト膜）１３０が形成された、集合基板１１０を準備し、チップ部品１９０が実装される位置に対応するパッド部分にクリーム半田１８０が印刷される。次いで、クリーム半田１８０が印刷されている部分に、チップ部品１９０が所定の実装機によって実装される。チップ部品１９０が実装された後に、集合基板１１０は、所定のリフロー炉に入れられ、各パッド部分と各パッド部分に対応するチップ部品１９０のランド部分とがクリーム半田１８０により電気的に接続される。

工程２はベアチップ実装工程であり、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０が実装される位置に対応するソルダレジスト（レジスト膜）１４０上に固定剤１５０が塗布される。次いで、固定剤１５０上にＩＣベアチップ１６０及びＦＥＴベアチップ１７０が所定の実装機によって実装される。実装後、オーブン等で固定剤１５０を硬化させる。工程３はワイヤボンディング工程であり、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０が、ボンディングワイヤ１６０ａ及び１７０ａで対応するパッド部分と電気的に接続される。

工程４は封止工程であり、集合基板１１０のＩＣベアチップ１６０等が実装されている側の面に、所定のマスク、スキージ等を用いて封止剤２００を印刷する。この際、封止剤２００で封止される側の面に、外部接続端子がある場合には、所定のマスクを用いて、外部接続端子が封止剤２００から露出するように、封止剤２００を印刷する。封止剤２００を印刷した後に、加熱、ＵＶ照射等により、封止剤２００を硬化させ、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０、チップ部品１９０等を封止する。

工程５は集合基板分割工程であり、所定のダイサー等を用いて集合基板１１０をＡ部で分割することにより個片化し、図１に示す本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００が製造される。なお、工程２から工程４は、クリーンルームにおいて行われることが望ましい。又、必要に応じて、封止剤２００から露出している外部接続端子にＮｉ板等を取り付けたり、電気的特性検査、外観検査等を実施してもよい。

このように、本発明の第１の実施の形態によれば、スルーホール１３０をＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部に配置することにより、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部以外の領域に配置されるスルーホール１３０の数を減らすことができるため、従来のＣＯＢ構造を有する回路モジュール１０と比べて、基板１１０ａの面積を縮小することが可能となり、回路モジュール１００の小型化を実現することができる。又、回路モジュール１００の小型化により、集合基板１１０上に形成できる回路モジュール１００の数を増やせるため、回路モジュール１００の単価を下げることができる。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）とＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０とを電気的に接続する必要がないため、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部にはどのような配線パターン１２０でも配置することが可能となり、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０の設計の自由度を高めることができる。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）は、配線パターン１２０と電気的に接続しなくてよいため、固定剤１５０として、Ａｇペースト等の高価な導電性の固定剤を使用する必要はなく、例えば、安価なエポキシ樹脂等の非導電性の熱硬化性接着剤等を用いることができ、回路モジュール１００の単価を下げることができる。

又、固定剤１５０として、非導電性の固定剤を使用する場合には、固定剤１５０が所定の位置からはみ出して、ボンディングワイヤ１６０ａ及び／又は１７０ａと接触したとしても、ＩＣベアチップ１６０及び／又はＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と電気的に接続される（ショートする）危険性がなくなるため、回路モジュール１００の信頼性を向上することができる。

又、固定剤１５０として、非導電性の固定剤を使用する場合には、ボンディングワイヤ１６０ａ及び／又は１７０ａとＩＣベアチップ１６０及び／又はＦＥＴベアチップ１７０の下面にあるパッド（図示せず）とが電気的に接続される（ショートする）危険がなく、ボンディングワイヤ１６０ａ及び１７０ａを接続するパッドとＩＣベアチップ１６０及びＦＥＴベアチップ１７０との距離を縮められるため、実装面積を縮小できると共に、高価なＡｕワイヤ等を用いるボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することができ、回路モジュール１００の単価を下げることができる。更に、ボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することにより、ボンディングワイヤ１６０ａ及び１７０ａの抵抗値が下がるため、回路モジュール１００の電気的特性を向上することができる。

〈第２の実施の形態〉
図５は、本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図であり、後述する図６のＣ−Ｃ線に沿う断面図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。図５において、１５１は非導電性の固定剤である。

図５に示す回路モジュール２００において、図１に示す回路モジュール１００とは、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０周辺のソルダレジスト（レジスト膜）１４０の開口部が異なる。図１において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、配線パターン１２０上に形成されたソルダレジスト（レジスト膜）１４０上に固定剤１５０によって固定されているが、図５において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０上にソルダレジスト（レジスト膜）１４０は形成されてなく、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、配線パターン１２０上に非導電性の固定剤１５１によって固定されている。なお、回路モジュール２００において、配線パターン１２０は、ソルダレジスト（レジスト膜）１４０により絶縁されていないため、固定剤としては、導電性のＡｇペースト等を用いることはできず、エポキシ樹脂等の非導電性の熱硬化性接着剤等を用いなければならない。

図６は、回路モジュール２００における封止剤２００内部の様子を模式的に例示する平面図である。同図中、図５と同一部品については、同一符号を付し、その説明は省略する。図６において、１３０ａは、スルーホール１３０の周囲に必要なランドを示している。図５及び図６に示すように、本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュール２００の特徴は、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と接続すべき配線パターン１２０を配置せず、その換わりにＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）以外の部分と接続すべき配線パターン１２０とスルーホール１３０を配置し、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０上には、ソルダレジスト（レジスト膜）１４０が形成されていない点である。なお、本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュール２００の工程フローは、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００の工程フローと同一であるため、その説明は省略する。

このように、本発明の第２の実施の形態によれば、スルーホール１３０をＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部に配置することにより、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部以外の領域に配置されるスルーホール１３０の数を減らすことができるため、従来のＣＯＢ構造を有する回路モジュール１０と比べて、基板１１０ａの面積を縮小することが可能となり、回路モジュール２００の小型化を実現することができる。又、回路モジュール２００の小型化により、集合基板１１０上に形成できる回路モジュール２００の数を増やせるため、回路モジュール２００の単価を下げることができる。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）とＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０とを電気的に接続する必要がないため、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部にはどのような配線パターン１２０でも配置することが可能となり、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０の設計の自由度を高めることができる。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッドと、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部に配置された配線パターン１２０及びスルーホール１３０とは、電気的に接続されるべき関係になく、両者を絶縁する必要があるため、固定剤としては、Ａｇペースト等の導電性の固定剤ではなく、非導電性の、例えば、エポキシ樹脂等の熱硬化性接着剤等を用いなければならない。非導電性のエポキシ樹脂等の熱硬化性接着剤は、Ａｇペースト等の導電性の固定剤に比べて安価であるため、回路モジュール１００の単価を下げることができる。

又、固定剤１５１は非導電性の固定剤であるため、固定剤１５１が所定の位置からはみ出して、ボンディングワイヤ１６０ａ及び１７０ａと接触したとしても、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と電気的に接続される（ショートする）危険性がなくなるため、回路モジュール２００の信頼性を向上することができる。

又、ボンディングワイヤ１６０ａ及び１７０ａとＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）とが電気的に接続される（ショートする）危険がなくなったことにより、ボンディングワイヤ１６０ａ及び１７０ａを接続するパッドとＩＣベアチップ１６０及びＦＥＴベアチップ１７０との距離を縮められるため、実装面積を縮小できると共に、高価なＡｕワイヤ等を用いるボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することができ、回路モジュール２００の単価を下げることができる。更に、ボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することにより、ボンディングワイヤ１６０ａ及び１７０ａの抵抗値が下がるため、回路モジュール２００の電気的特性を向上することができる。

又、本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュール２００は、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部の配線パターン１２０上に、ソルダレジスト（レジスト膜）１４０が形成されていないため、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００よりも、ソルダレジスト（レジスト膜）１４０の厚さ分だけ、実装高さを低くすることが可能となり、回路モジュール２００を高さ方向に小型化（薄型化）することができる。なお、本願でいう小型化には、薄型化も含むものとする。

〈第３の実施の形態〉
図７は、本発明の第３の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図であり、後述する図８のＤ−Ｄ線に沿う断面図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。

図７に示す回路モジュール３００は、図１に示す回路モジュール１００及び図５に示す回路モジュール２００とは下記の点で異なる。図１において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、配線パターン１２０上に形成されたソルダレジスト（レジスト膜）１４０上に固定剤１５０によって固定されており、図５において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、配線パターン１２０上に非導電性の固定剤１５１によって固定されているが、図７において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、配線パターン１２０もソルダレジスト（レジスト膜）１４０も形成されてなく、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、基板１１０ａ上に固定剤１５０によって直接固定されている。

図７において、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、基板１１０ａ上に固定剤１５０によって直接固定されており、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と接続すべき配線パターンは配置されていないため、固定剤１５０としては、例えば、エポキシ樹脂等の非導電性の熱硬化性接着剤等を用いることができる。又、導電性のＡｇペースト等を用いることもできる。ただし、固定剤１５０がはみ出して、ボンディングワイヤ１６０ａ及び／又は１７０ａに接触（電気的にショート）する危険性を考慮すると、エポキシ樹脂等の非導電性の熱硬化性接着剤等を用いることが好ましい。

図８は、回路モジュール３００における封止剤２００内部の様子を模式的に例示する平面図である。同図中、図７と同一部品については、同一符号を付し、その説明は省略する。図８において、１３０ａは、スルーホール１３０の周囲に必要なランドを示している。図７及び図８に示すように、本発明の第３の実施の形態に係るＣＯＢ構造を有する回路モジュール３００の特徴は、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、配線パターン１２０もソルダレジスト（レジスト膜）１４０も形成されてなく、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、基板１１０ａ上に固定剤１５０によって直接固定されている点である。

なお、本発明の第３の実施の形態に係るＣＯＢ構造を有する回路モジュール３００の工程フローは、本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュール１００及び本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュール２００の工程フローと同一であるため、その説明は省略する。

このように、本発明の第３の実施の形態によれば、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、配線パターン１２０もソルダレジスト（レジスト膜）１４０も形成されてなく、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、基板１１０ａ上に固定剤１５０によって直接固定されているため、従来のＣＯＢ構造を有する回路モジュール１０、回路モジュール１００及び回路モジュール２００と比べて、回路モジュール３００を高さ方向に小型化（薄型化）することができる。

又、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部には、配線パターン１２０もソルダレジスト（レジスト膜）１４０も形成されてなく、ＩＣベアチップ１６０及びＦＥＴベアチップ１７０は、基板１１０ａ上に固定剤１５０によって直接固定されているため、固定剤として、Ａｇペースト等の高価な導電性の固定剤ではなく、非導電性の、例えば、安価なエポキシ樹脂等の熱硬化性接着剤等を用いることができ、回路モジュール３００の単価を下げることができる。

又、固定剤１５０として、非導電性の固定剤を使用する場合には、固定剤１５０が所定の位置からはみ出して、ボンディングワイヤ１６０ａ及び／又は１７０ａと接触したとしても、ＩＣベアチップ１６０及び／又はＦＥＴベアチップ１７０の下面にあるパッド（図示せず）と電気的に接続される（ショートする）危険性がなくなるため、回路モジュール３００の信頼性を向上することができる。

又、固定剤１５０として、非導電性の固定剤を使用する場合には、ボンディングワイヤ１６０ａ及び／又は１７０ａとＩＣベアチップ１６０及び／又はＦＥＴベアチップ１７０の下面にあるパッド（図示せず）とが電気的に接続される（ショートする）危険がなく、ボンディングワイヤ１６０ａ及び１７０ａを接続するパッドとＩＣベアチップ１６０及びＦＥＴベアチップ１７０との距離を縮められるため、実装面積を縮小できると共に、高価なＡｕワイヤ等を用いるボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することができ、回路モジュール３００の単価を下げることができる。更に、ボンディングワイヤ１６０ａ及び１７０ａの長さを短縮することにより、ボンディングワイヤ１６０ａ及び１７０ａの抵抗値が下がるため、回路モジュール３００の電気的特性を向上することができる。

以上、第１の実施の形態乃至第３の実施の形態において説明した本発明に係るＣＯＢ構造を有する回路モジュールは、例えば、リチウムイオン電池を用いた、携帯機器用の電池パック内に搭載される電池保護回路モジュールに好適である。電池保護回路モジュールとは、携帯機器の電源として使用されるリチウムイオン電池が、過充電、過放電及び過電流になることを防止するために、リチウムイオン電池を収容している電池パック内に搭載される、電池保護回路を備えた回路モジュールである。

このような携帯機器用の電池パックは、携帯機器の性格上、小型化が強く要求される一方、携帯機器の動作時間を長時間化するため電池容量が拡大される傾向にあり、このことは、リチウムイオン電池を搭載するスペースの拡大をともなう。本発明に係るＣＯＢ構造を有する回路モジュールを電池保護回路モジュールに適用すれば、電池保護回路モジュールの小型化が実現されるため、従来と同じ大きさのリチウムイオン電池を用いれば、電池パック自体の大きさを小さくすることができ、又、従来と同じ大きさの電池パックを用いれば、リチウムイオン電池を搭載するスペースの拡大が可能となるため、電池容量の大きいリチウムイオン電池を使用することができる。

以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

例えば、本発明は、前述のように、電池保護回路モジュールに適用することができるが、他の回路モジュールに適用しても構わない。

又、第１の実施の形態乃至第３の実施の形態において、集合基板として、配線パターンが両面（２層）に形成されている、両面（２層）基板を使用する例について説明したが、配線パターンとなりうる複数の層がスルーホールにより接続されている、例えば、４層等の所謂多層基板にも本発明は同様に適用することができる。

又、第１の実施の形態乃至第３の実施の形態において、集合基板上にＩＣベアチップ、ＦＥＴベアチップ及びチップ部品を実装する例について説明したが、実装される部品はこれらに限定されることはなく、例えば、リード付部品等を含んでも構わない。

又、第１の実施の形態及び第２の実施の形態において、スルーホール１３０をＩＣベアチップ１６０及びＦＥＴベアチップ１７０の下部に配置することにより、回路モジュールを小型化する例について説明したが、スルーホール１３０をＩＣベアチップ１６０又はＦＥＴベアチップ１７０の何れか一方のみの下部に配置しても構わない。この場合にも、回路モジュールの小型化及び回路モジュールの単価低減を実現することができる。

本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図である。 回路モジュール１００における封止剤２００内部の様子を模式的に例示する平面図である。 本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールの製造工程フローを例示する図である。 本発明の第１の実施の形態に係るＣＯＢ構造を有する回路モジュールが形成される集合基板を例示する平面図である。 本発明の第２の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図である。 回路モジュール２００における封止剤２００内部の様子を模式的に例示する平面図である。 本発明の第３の実施の形態に係るＣＯＢ構造を有する回路モジュールを例示する図である。 回路モジュール３００における封止剤２００内部の様子を模式的に例示する平面図である。 従来のＣＯＢ構造を有する回路モジュールを例示する図である。 回路モジュール１０における樹脂２０内部の様子を模式的に示す平面図である。

符号の説明

１０、１００、２００、３００ 回路モジュール
１１ａ、１１０ａ 基板
１２、１２０ 配線パターン
１３、１３０ スルーホール
１３ａ、１３０ａ スルーホールの周囲に必要なランド
１４、１４０ ソルダレジスト（レジスト膜）
１５ 導電性固定剤
１６、１６０ ＩＣベアチップ
１６ａ、１６０ａ ボンディングワイヤ
１７、１７０ ＦＥＴベアチップ
１７ａ、１７０ａ ボンディングワイヤ
１８、１８０ クリーム半田
１９、１９０ チップ部品
２０ 樹脂
１１０ 集合基板
１５０ 固定剤
１５１ 非導電性の固定剤
２００ 封止剤
Ａ 集合基板１１０を分割する分割位置

Claims (6)

1. 所定の領域に配線パターン、及び、レジスト膜が積層されている基板上に、ベアチップを含む電子部品が実装され、前記電子部品が封止剤で封止されているＣＯＢ構造を有する回路モジュールであって、
   前記ベアチップは、前記基板上の前記レジスト膜が形成されている領域に、固定剤で固定されていることを特徴とする回路モジュール。
2. 前記ベアチップが固定されている領域の、前記レジスト膜の下層に、前記配線パターン及び／又はスルーホールを有することを特徴とする請求項１記載の回路モジュール。
3. 所定の領域に配線パターン、及び、レジスト膜が積層されている基板上に、ベアチップを含む電子部品が実装され、前記電子部品が封止剤で封止されているＣＯＢ構造を有する回路モジュールであって、
   前記ベアチップは、前記基板上の前記配線パターン及び前記レジスト膜が形成されていない領域に、固定剤で固定されていることを特徴とする回路モジュール。
4. 前記固定剤は、非導電性の固定剤であることを特徴とする請求項１乃至３の何れか一項記載の回路モジュール。
5. 所定の領域に配線パターン、及び、レジスト膜が積層されている基板上に、ベアチップを含む電子部品が実装され、前記電子部品が封止剤で封止されているＣＯＢ構造を有する回路モジュールであって、
   前記ベアチップは、前記基板上の前記配線パターンが形成されており、前記レジスト膜が形成されていない領域に、非導電性の固定剤で固定されていることを特徴とする回路モジュール。
6. 前記ベアチップが固定されている領域の、前記固定剤の下層に、スルーホールを有することを特徴とする請求項５記載の回路モジュール。

Images