JP2008124273A - シールド構造基板とその製造方法 - Google Patents
シールド構造基板とその製造方法 Download PDFInfo
- Publication number
- JP2008124273A JP2008124273A JP2006307045A JP2006307045A JP2008124273A JP 2008124273 A JP2008124273 A JP 2008124273A JP 2006307045 A JP2006307045 A JP 2006307045A JP 2006307045 A JP2006307045 A JP 2006307045A JP 2008124273 A JP2008124273 A JP 2008124273A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- shield
- multilayer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】多層基板側壁面にシールドを形成し側壁面から放射されるノイズも遮断する、シールドケースが不要なシールド構造基板を提供する。
【解決手段】多層基板の側壁面を金属シールドし、部品実装面に多層基板とこれを搭載する基板とを接続する接続端子を形成するシールド構造基板である。
【選択図】 図1
【解決手段】多層基板の側壁面を金属シールドし、部品実装面に多層基板とこれを搭載する基板とを接続する接続端子を形成するシールド構造基板である。
【選択図】 図1
Description
本発明は、集積回路デバイスから発生するノイズを抑制・遮断するシールド構造基板の技術に関する。
近年のエレクトロニクス製品において、プリント配線板(以下基板)内またはその基板上に配線された回路からのノイズ発生を抑制・遮断する目的で、金属シールドケースを搭載したモジュールが各社から発売されている。図4に示す従来のシールドケース付きモジュール基板41の構造は、シールドケース42、面実装部品43、基板44、はんだボール45、から構成されている。
その組立(実装)工程は、回路形成面実装部品をはんだ付け後、通電検査・調整した後に、シールドケースをはんだ付け搭載するという工程が一般的である。
しかしながら、シールドケースはんだ付け部(図4では4箇所)付近にはシールド隙間47があり、完全なシールド状態にはなっていない。
しかしながら、シールドケースはんだ付け部(図4では4箇所)付近にはシールド隙間47があり、完全なシールド状態にはなっていない。
さらには近年、モジュールの小型化の要求が高く、シールドケース無し構造が求められているが、搭載回路上どうしてもシールドケースが必要な場合が多いことから、更なるモジュールの小形化が限界視され始めている。
特許文献1では、第1の基板上にコンポーネントを収容する部屋をはんだ材料からなる壁で形成し、その上に重ねられる第2の基板上に、この壁のパターンと同じパターン部分に上記はんだ材料に対する濡れ性をもたせる。両基板を重ね合わせてうえで両者をはんだ付けする。このことによりコンポーネントは密閉・収納される。従って、この電子パッケージは、完全な分離、電磁シールド及び環境保護をもたらす。さらに、その上に次々と上に重ね合わせることにより、多層の密閉された3次元の電子パッケージが得られる。該パッケージは、自動装置で製作し、アセンブルすることができる。また、ハンダ構造が多くの機能を果たすため、必要な部品数が激減するので、製造しやすい。このように、従来の材料及び製造プロセスを利用しながら、完全な分離、電磁シールド及び環境保護をもたらす、単純で低コストの電子パッケージが提案されている。
特許文献2では、対向配置する2枚の回路基板1、2を有する。各回路基板1、2の相互の対向面の反対側の面または内部にそれぞれシールド電極6、7を有する。2枚の回路基板1、2の相互の対向面の少なくとも一方に電子部品4、5を搭載する。2枚の回路基板1、2の周辺部間にシールド電極を有する接続用回路基板3を介在させて該接続用回路基板3により2枚の回路基板1、2間を電気的に接続すると共に、機械的に固定する。小型化を実現でき、かつシールド性を向上させることが可能となる表面実装型モジュール部品が提案されている。
特許文献3では、ICデバイスを収納するキャビティの表面を、金属でコーティングする。MCMパッケージの露出した上部表面と側表面もまた金属化する。はんだ壁が相互接続用のPCBに具備され、これが、MCMタイルとPCB相互接続基板との間のギャップをシールする。はんだ壁は、標準のはんだバンプ技術を用いて形成され、MCMとPCBとの間のシールは、MCMタイルをPCBにフリップチップ接合するのに用いられる、同一のリフロー動作の間に形成される。一体化された電磁シールドを具備した凹状チップMCMパッケージが提案されている。
特許文献4では、半導体チップに形成された複数の回路ブロック間に配置された基準電位パターン上に、接続パッドを設けて回路基板との電気的な接続を行うとともに、回路ブロックの上側には半導体チップのシリコンにより、下側は基準電位層を形成しているため、回路ブロックを囲む形でシールドすることができる。
金属製シールドケースを用いることなく、小型で軽量なシールド効果に優れた回路基板装置が提案されている。
しかし、特許文献1〜3では、底面エッジ付近全周囲をシールド形成しているわけではない。また、特許文献2では、複数のモジュールを用いた構成である。また、特許文献2〜4は、基板側面のシールドがないため、多層基板厚み部分から発生するノイズを遮断することができない。
特開2000−58997号公報
特開2001−85815号公報
特開2001−135775号公報
特開平9−252191号公報
しかし、特許文献1〜3では、底面エッジ付近全周囲をシールド形成しているわけではない。また、特許文献2では、複数のモジュールを用いた構成である。また、特許文献2〜4は、基板側面のシールドがないため、多層基板厚み部分から発生するノイズを遮断することができない。
本発明は上記のような実情に鑑みてなされたものであり、多層基板側壁面にシールドを形成し側壁面から放射されるノイズを遮断し、シールドケースが不要なシールド構造基板を提供することを目的とする。
本発明の態様のひとつである多層基板の側壁面を金属シールドし、部品実装面に前記多層基板とこれを搭載する基板とを接続する接続端子を形成する構成とする。
好ましくは、前記接続端子は、はんだボールであり前記実装部品の外周を囲むように配置してもよい。
好ましくは、前記接続端子は、はんだボールであり前記実装部品の外周を囲むように配置してもよい。
好ましくは、前記金属シールドは銅であってもよい。
好ましくは、前記多層基板の部品を実装しない面にもシールドしてもよい。
本発明は、多層基板を貫通するスルーホールを形成するステップと、前記角スルーホールに穴埋めメッキをするステップと、前記穴埋めメッキ部分を連結すべく、貫通穴は前記穴埋めメッキ部分端が貫通穴の両端になるように貫通角穴を多層基板に形成するステップと、前記貫通角穴に穴埋めメッキをおこなうことにより、前記穴埋めメッキ部分と接合させた穴埋めメッキ部を形成するステップと、前記多層基板の中央付近に実装部品を実装するとともに部品実装面に前記多層基板とこれを搭載する基板とを接続する接続端子を形成するステップと、前記多層基板の穴埋めメッキ部分の外周をカットするステップと、を行うことを特徴とする。
好ましくは、前記多層基板の部品を実装しない面にもシールドしてもよい。
本発明は、多層基板を貫通するスルーホールを形成するステップと、前記角スルーホールに穴埋めメッキをするステップと、前記穴埋めメッキ部分を連結すべく、貫通穴は前記穴埋めメッキ部分端が貫通穴の両端になるように貫通角穴を多層基板に形成するステップと、前記貫通角穴に穴埋めメッキをおこなうことにより、前記穴埋めメッキ部分と接合させた穴埋めメッキ部を形成するステップと、前記多層基板の中央付近に実装部品を実装するとともに部品実装面に前記多層基板とこれを搭載する基板とを接続する接続端子を形成するステップと、前記多層基板の穴埋めメッキ部分の外周をカットするステップと、を行うことを特徴とする。
本発明によれば、前記多層基板の側壁面4面と実装部品を実装しない面の合計5面シールドを形成することで前記多層基板から発生するノイズを遮断することができる。また、シールドケース自体が不要になるためシールドケースのはんだ付け工程が削減でき、基板上にシールドケースはんだ付け部を設けなくてもよいため、基板実装面積が削減できる。さらに、より低背モジュールの実現が可能となる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(原理説明)
図1Aは多層基板1の断面図である。図1Aのような多層基板1の場合、部品実装面の部品や配線パターン2だけでなく、層間に設けられたパターン3がアンテナとなり外部にノイズを放射される。そこで、本発明では、多層基板1の側面を図1Bに示すように形成する。つまり、基板側面端部まで配線パターン3を配線しないようにするとともに、製造工程でシールド4を基板側面に形成することで基板側面から放射されるノイズを遮断する。また、図1Bのシールド4は銅などの金属材料で形成する。なお、シールド4は図1Bに示すように多層基板1の中間層に設けた配線と接合することで基板側面との接合強度を高めるためてもよい。
(原理説明)
図1Aは多層基板1の断面図である。図1Aのような多層基板1の場合、部品実装面の部品や配線パターン2だけでなく、層間に設けられたパターン3がアンテナとなり外部にノイズを放射される。そこで、本発明では、多層基板1の側面を図1Bに示すように形成する。つまり、基板側面端部まで配線パターン3を配線しないようにするとともに、製造工程でシールド4を基板側面に形成することで基板側面から放射されるノイズを遮断する。また、図1Bのシールド4は銅などの金属材料で形成する。なお、シールド4は図1Bに示すように多層基板1の中間層に設けた配線と接合することで基板側面との接合強度を高めるためてもよい。
(実施例1)
図2に示す多層基板1は、側面4面全部を銅などのシールド効果のある金属材料でシールドを形成したものである。
図2に示す多層基板1は、側面4面全部を銅などのシールド効果のある金属材料でシールドを形成したものである。
図2Aは多層基板1の裏面にはんだボール5(接続端子)と実装部品6を搭載し、基板側壁面をシールド4で形成したものである。また、図1で説明したように配線パターン3(信号線、電源ライン、グランドラインなどのノイズを発生する配線)を基板端部まで配線しないようにする。はんだボール5と実装部品6の搭載面には中央付近(多層基板上であれば特に限定しない)にこれらの部品6を実装し、その部品を取り囲むようにはんだボール5を配置する。図2Bは多層基板1の部品を実装しない面7を示している。ここで、本例では接続端子をはんだボール5としているが特に限定するものではない。
このような構造にすることで全5面をシールドしたモジュールを製造することが可能である。
また、各はんだボール5(接続端子)の間隔は接触しない程度に配置する。
また、各はんだボール5(接続端子)の間隔は接触しない程度に配置する。
また、多層基板1の部品を実装しない面7にもシールドをしてもよい。
図2に示すようにはんだボール5は、面実装部品搭載面にあるが、通電検査、調整はこの状態で可能である。
図2に示すようにはんだボール5は、面実装部品搭載面にあるが、通電検査、調整はこの状態で可能である。
なお、シールドをグランド(FG(Frame Ground:筐体接地)、SG(Signal Ground:信号用接地))に接続してもよい。
(実施例2)
図3は実施例1で説明した構造の多層基板1の製造方法を示す図である。図2の多層基板の側壁面をシールドするために金属材料でシールドを行う工程である。ここで、本例では基板単体をイメージしているが、当然一枚の基板上に複数の多層基板30を配設していてもかまわない。
(実施例2)
図3は実施例1で説明した構造の多層基板1の製造方法を示す図である。図2の多層基板の側壁面をシールドするために金属材料でシールドを行う工程である。ここで、本例では基板単体をイメージしているが、当然一枚の基板上に複数の多層基板30を配設していてもかまわない。
ステップS1の工程では、図3Aに示すように多層基板30にスルーホール31を形成する。本例では4つのスルーホール31を図2の多層基板1の4つの角にくるようにしているが特に限定するものではない。また、スルーホールは側壁面が金属メッキされているものであり、さらに多層基板30の表裏面上にランドを設けていることが望ましい。
ステップS2の工程では、図3Bに示すように各スルーホール31に穴埋めメッキを行う。ここで、スルーホール31の穴の形状はL字形であるが特に限定するものではない。例えば、円形、楕円形、長方形などであってもよい。
ステップS3の工程では、図3Cに示すようにステップS2で形成した穴埋めメッキ部分と連結すべく貫通角穴32を多層基板30に形成する。このとき、貫通角穴32は前記穴埋めメッキ部分端が貫通角穴32の両端になるように穴を開ける。
ステップS4の工程では、貫通角穴32に穴埋めメッキをおこない、前記穴埋めの両端のメッキ部分と接合させ、図3Dに示すように穴埋めメッキ部33を形成する。この穴埋めメッキ工程は、貫通角穴32の側壁面を完全にメッキできていれば、穴埋めが不十分でくぼみや穴が空いた状態のままでもかまわない。
ステップS5の工程では、図3Eに示すように実装部品6(ICチップ、抵抗、コンデンサなど)を実装するとともに接続端子を形成する(はんだボール5を実装)。
ここで、貫通角穴32の形状は長方形であるが限定するものではない。例えば、円形、楕円形でもよい。また、ステップS3、S4の工程では一度に貫通角穴32を空けているが、複数回に分けて穴を開けてもよい。このようにすることで複雑な形状の多層基板にも適用ができる。
ここで、貫通角穴32の形状は長方形であるが限定するものではない。例えば、円形、楕円形でもよい。また、ステップS3、S4の工程では一度に貫通角穴32を空けているが、複数回に分けて穴を開けてもよい。このようにすることで複雑な形状の多層基板にも適用ができる。
ステップS6の工程では、図3Fに示すように多層基板30の穴埋めメッキ部33の外周をカットする。
ここで、上記工程では長方形の基板を示したが、円形や楕円などであってもかまわない。その場合、ステップS1のスルーホールを必要な基板の形状に合った最適な場所に形成する。その後、その基板の側壁面の形状に合わせてメッキ部を形成する。
ここで、上記工程では長方形の基板を示したが、円形や楕円などであってもかまわない。その場合、ステップS1のスルーホールを必要な基板の形状に合った最適な場所に形成する。その後、その基板の側壁面の形状に合わせてメッキ部を形成する。
また、上記金属材料は銅などを用いておこなうが、それ以外の金属材料でシールド部を形成してもよい。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 多層基板、2 配線パターン、3 配線パターン(内部)、
4 シールド、5、はんだボール、6 実装部品、7 部品を実装しない面、
31 スルーホール、32 貫通穴、メッキ部33、
41シールドケース付基板、42 シールドケース、43 実装部品、
44 基板、45 はんだボール、46 はんだ付け部(4箇所)、47 シールド隙間
4 シールド、5、はんだボール、6 実装部品、7 部品を実装しない面、
31 スルーホール、32 貫通穴、メッキ部33、
41シールドケース付基板、42 シールドケース、43 実装部品、
44 基板、45 はんだボール、46 はんだ付け部(4箇所)、47 シールド隙間
Claims (6)
- 多層基板の側壁面を金属シールドし、部品実装面に前記多層基板とこれを搭載する基板とを接続する接続端子を形成することを特徴とするシールド構造基板。
- 前記接続端子は、はんだボールであり前記実装部品の外周を囲むように配置することを特徴とする請求項1記載のシールド構造基板。
- 前記金属シールドは銅であることを特徴とする請求項1に記載のシールド構造基板。
- 前記多層基板の部品を実装しない面にもシールドをすることを特徴とする請求項1に記載のシールド構造基板。
- 多層基板を貫通するスルーホールを形成するステップと、
前記角スルーホールに穴埋めメッキをするステップと、
前記穴埋めメッキ部分を連結すべく、前記穴埋めメッキ部分端が貫通穴の両端になるように貫通角穴を前記多層基板に形成するステップと、
前記貫通角穴に穴埋めメッキをおこなうことにより、前記穴埋めメッキ部分と接合させた穴埋めメッキ部を形成するステップと、
前記多層基板の中央付近に実装部品を実装するとともに部品実装面に前記多層基板とこれを搭載する基板とを接続する接続端子を形成するステップと、
前記多層基板の穴埋めメッキ部分の外周をカットするステップと、
を行うことを特徴とするシールド構造基板の製造方法。 - 前記接続端子は、はんだボールであり前記実装部品の外周を囲むように配置することを特徴とする請求項5記載のシールド構造基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307045A JP2008124273A (ja) | 2006-11-13 | 2006-11-13 | シールド構造基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307045A JP2008124273A (ja) | 2006-11-13 | 2006-11-13 | シールド構造基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124273A true JP2008124273A (ja) | 2008-05-29 |
Family
ID=39508702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006307045A Withdrawn JP2008124273A (ja) | 2006-11-13 | 2006-11-13 | シールド構造基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124273A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112888289A (zh) * | 2021-01-19 | 2021-06-01 | 无锡国芯微电子系统有限公司 | 一种微波模块封装结构、微波模块封装方法、应用 |
-
2006
- 2006-11-13 JP JP2006307045A patent/JP2008124273A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112888289A (zh) * | 2021-01-19 | 2021-06-01 | 无锡国芯微电子系统有限公司 | 一种微波模块封装结构、微波模块封装方法、应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6806166B2 (ja) | 高周波モジュール | |
JP4650244B2 (ja) | 回路モジュールおよびその製造方法 | |
JP6950757B2 (ja) | 高周波モジュール | |
JP4186843B2 (ja) | 立体的電子回路装置 | |
JP2010067989A (ja) | モジュール部品 | |
JP2015053298A (ja) | 回路モジュール | |
JP2012151353A (ja) | 半導体モジュール | |
JPWO2019167908A1 (ja) | 高周波モジュール | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
JP2015185812A (ja) | 部品内蔵回路基板 | |
JP2007059533A (ja) | 回路モジュール | |
JP5577716B2 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
JP6587795B2 (ja) | 回路モジュール | |
JPWO2020174941A1 (ja) | 電子機器及び基板 | |
JP6323622B2 (ja) | 部品実装基板 | |
JP2009117409A (ja) | 回路基板 | |
JP2008124273A (ja) | シールド構造基板とその製造方法 | |
TW201832298A (zh) | 電子封裝構件及其製作方法 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
JP2004056155A (ja) | モジュール部品 | |
JP2013168520A (ja) | 電子装置 | |
JP2018207118A (ja) | 回路モジュール | |
JP2013110332A (ja) | 表面実装電子デバイス | |
JP2013110299A (ja) | 複合モジュール | |
JP2009123781A (ja) | 回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |