JP2013168520A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2013168520A
JP2013168520A JP2012031099A JP2012031099A JP2013168520A JP 2013168520 A JP2013168520 A JP 2013168520A JP 2012031099 A JP2012031099 A JP 2012031099A JP 2012031099 A JP2012031099 A JP 2012031099A JP 2013168520 A JP2013168520 A JP 2013168520A
Authority
JP
Japan
Prior art keywords
substrate
layer
plating
conductive
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012031099A
Other languages
English (en)
Inventor
Ryuji Shibuya
龍史 澁谷
Shinya Yamamoto
真哉 山本
Shunichi Iizuka
俊一 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2012031099A priority Critical patent/JP2013168520A/ja
Publication of JP2013168520A publication Critical patent/JP2013168520A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】
電気的接続部に十分な強度を有する電子装置を提供すること。
【解決手段】
電子装置は、複数の絶縁層と複数の導電層を交互に積層した基板と、前記基板に含まれる前記複数の導電層のうち、最上層又は最下層に位置する第1導電層と、前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層との端部を切り欠いた切り欠き部と、前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層を介して前記第1導電層に接続される第2導電層のうち前記切り欠き部によって露出される露出部と、前記第1導電層とを接続するめっき部と、前記めっき部に導電材によって接続され、前記基板の前記第1導電層側を覆うシールドケース、又は、前記めっき部に導電材によって接続される配線層を有する基板とを含む。
【選択図】図1

Description

本発明は、電子装置に関する。
従来より、回路基板に実装部品を搭載し、実装部品を樹脂で封止した封止体と、この封止体の表面を金属膜で覆ったモジュール部品があった。回路基板の外周の四面の封止体の側面と略同一な側面に、グランドパターンの端面を露出させ、金属膜とグランドパターンの端面とを導通させることによりシールドしていた。(例えば、特許文献1参照)。
また、導電性フレーム上に形成された導体ポストを被接合基板に接合用金属材料及び接着層を介して接合し、該導電性フレームを除去する工程を経てランドを形成する半導体搭載用基板の製造方法があった(例えば、特許文献2参照)。
特開2010−067989号公報 特開2003−297975号公報
ところで、従来のモジュール部品では、シールドケース(金属膜)とグランドパターンの端面との電気的接続部の強度が低いという課題があった。
また、従来の製造方法で製造される半導体搭載用基板のランドでは、ランドを他の電極等に接続する電気的接続部の強度が不十分になる場合があるという課題があった。
そこで、本発明は、電気的接続部に十分な強度を有する電子装置を提供することを目的とする。
本発明の一局面の電子装置は、複数の絶縁層と複数の導電層を交互に積層した基板と、前記基板に含まれる前記複数の導電層のうち、最上層又は最下層に位置する第1導電層と、前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層との端部を切り欠いた切り欠き部と、前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層を介して前記第1導電層に接続される第2導電層のうち前記切り欠き部によって露出される露出部と、前記第1導電層とを接続するめっき部と、前記めっき部に導電材によって接続され、前記基板の前記第1導電層側を覆うシールドケース、又は、前記めっき部に導電材によって接続される配線層を有する基板とを含む。
電気的接続部に十分な強度を有する電子装置を提供できるという特有の効果が得られる。
実施の形態1の電子装置100を示す図である。 実施の形態1の電子装置100の断面構造を示す図である。 実施の形態1の電子装置100にシールドケース50を取り付ける前の状態を示す平面図である。 実施の形態1の変形例の電子装置における切り欠き部30を拡大して示す断面図である。 実施の形態1の変形例の電子装置100Aを示す図である。 実施の形態2の基板210を示す底面図である。 図6におけるC−C断面を示す図である。 図6におけるD−D断面を示す図である。
以下、本発明の電子装置を適用した実施の形態について説明する。
<実施の形態1>
図1は、実施の形態1の電子装置100を示す図であり、図1(A)は斜視図、図1(B)は分解図である。
電子装置100は、基板10とシールドケース50を含む。電子装置100は、基板10及びシールドケース50の他に、基板10の上に実装される電子部品を含むが、図1では電子部品を省略する。
なお、図1に示すようにXYZ座標系を定義する。X軸及びY軸は、それぞれ、平面視(XY平面視)で矩形状の基板10及びシールドケース50の四辺のうちの対向する2組の二辺と平行である。
基板10は、所謂多層基板であり、プリント基板、テフロン(登録商標)ガラス基板、LTCC(Low Temperature Co-fired Ceramics)基板、又はフレキシブル基板等を用いることができる。
基板10の最上層(Z軸方向において最も上にある層)の配線層11と、配線層11の下にある絶縁層21は、四辺に沿って端部がオフセットするように垂直に切り欠かれて、切り欠き部30が形成されている。切り欠き部30により、最上層から2番目の(2層目の)配線層が基板10の四辺に沿って露出されている。
図1(A)に示すように、シールドケース50は、X軸方向及びY軸方向において、基板10と略同一の寸法を有する。シールドケース50は、例えば洋白等の金属製の筐体、又は、表面に金属加工を行った樹脂製の筐体であり、直方体から底面を取り除いた形状を有する。
シールドケース50は、切り欠き部30によって露出される2層目の配線層と、最上層の配線層11の端部とにはんだ等によって接続される。2層目の配線層はグランド電位に保持されるため、シールドケース50はグランド電位に保持され、基板10に実装される電子部品をシールドケース50の外部の電磁波等から遮蔽して電気的干渉を抑制するとともに、電子部品が発生する電磁波等がシールドケース50の外部に漏洩することを抑制している。なお、最上層の配線層11の端部については後述する。
図2は、実施の形態1の電子装置100の断面構造を示す図である。図2に示す断面は、図1(A)のA−A断面に相当する。なお、図2では図1と同様のXYZ座標系を示す。
図2では、基板10が4層の配線層を有する4層基板であり、FR−4(Frame Retardant type 4)規格の多層プリント基板である場合について説明する。
また、図2では、図1に示す最上層の配線層11をパターニングしてランド11A、11B、11Cに分けて示すが、ランド11A〜11Cを区別しない場合には配線層11と称す。なお、図1に示す配線層11は、ランド11A〜11Cだけでなく、所望のパターンの配線にもパターニングされる。
基板10は、配線層11〜14と、絶縁層21〜23を有する。例えば、配線層11〜14は銅箔であり、絶縁層21と23はプリプレグ層であり、絶縁層22はコア層である。
プリプレグ層は、接着層の一例である。プリプレグ層としては、例えば、所謂B−ステージ(半硬化状態)のものが使用される。プリプレグ層は、例えば、ガラス繊維や炭素繊維等の織布や不織布に、エポキシやポリイミド等の絶縁性樹脂を含浸させたプリプレグである。絶縁性樹脂は、熱硬化性樹脂が好適である。
コア層は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものである。
配線層11〜14及び絶縁層21〜23は、図2に示す順番で重ね合わせた状態で圧力をかけて熱融着され、この結果、基板10が作製される。
図2には、2つのランド11AがX軸方向における両端に位置しており、その外側には、切り欠き部30が形成されている状態を示すが、図1(A)、(B)に示したように切り欠き部30は、基板10の四辺に沿って平面視で矩形環状に形成されている。
ランド11Aは、シールドケース50をはんだ付けするために設けられているため、実際には平面視で切り欠き部30の内側に位置するように矩形環状に形成される。ランド11Aは、図1で説明した最上層の配線層11の端部である。
また、切り欠き部30によって露出される2層目の配線層12の端部と、切り欠き部30によってX軸方向における内側にオフセットした絶縁層21の側壁と、ランド11Aとの表面には、めっき処理が施されることによってめっき部40が形成されている。すなわち、めっき部40は、切り欠き部30及びランド11Aと同様に、平面視で基板10の四辺に沿って矩形環状に形成される。
ランド11Aは、めっき部40によって2層目の配線層12に接続されるため、グランド電位に保持される。
なお、ランド11Bには、はんだ等によって電子部品60Aが実装され、ランド11Cには、バンプ15を介して電子部品60Bが実装される。例えば、電子部品60Aは、キャパシタや抵抗等のチップであり、電子部品60BはIC(Integrated Circuit:集積回路)チップである。電子部品60Aと60Bは、ランド11B、11C、及び図示しない配線及びビア等を介して、配線層12〜14のいずれかと接続されている。
電子部品60A、60Bは、例えば、Bluetooth(登録商標)、無線LAN(Local Area Network)、GPS(Global Positioning System)、又はZygBee用の回路を構築する。
図3は、実施の形態1の電子装置100にシールドケース50を取り付ける前の状態を示す平面図である。図2に示す断面は、図3におけるB−B断面に相当する。
めっき部40は、図3に示すように、基板10の四辺に沿って所定の幅を有するように矩形環状に形成される。所定の幅は、切り欠き部30のX軸方向及びY軸方向の幅に、それぞれ、ランド11AのX軸方向及びY軸方向の幅を加えた幅である。
ここで、切り欠き部30は、例えば、ランド11A〜11Cのパターニングを行う前に、基板10の配線層11と絶縁層21の端部をレーザ加工、エッチング加工、又は切削加工等によって除去することによって形成される。
ランド11〜11Cのパターニングは、例えば、フォトレジストを用いてエッチング処理を行うことによって行えばよい。
また、めっき部40は、ランド11〜11Cのパターニングを行った後に形成される。
めっき部40は、絶縁層21の側壁に無電解めっきを形成した後に、切り欠き部30によって露出される2層目の配線層12の端部と、切り欠き部30によってX軸方向における内側にオフセットした絶縁層21の側壁と、ランド11Aとの表面に、電解めっき処理を行うことによって形成される。なお、無電解めっき処理は、切り欠き部30によって露出される2層目の配線層12の端部と、切り欠き部30によってX軸方向における内側にオフセットした絶縁層21の側壁と、ランド11Aとの表面に行ってもよい。
図3に示すように、めっき部40のうち、破線より外側に位置する部分40Aは、図2に示す2層目の配線層12のうち、切り欠き部30によって露出する部分の表面に形成される部分である。また、めっき部40のうち、破線より内側に位置する部分40Bは、図2に示すランド11Aの表面に形成される部分である。
電子部品60A、60Bは、例えば、めっき部40の形成が終了した後にランド11B、11Cに実装すればよい。なお、図3に示すように、電子部品60AはY軸方向に複数実装されるため、ランド11B(図2参照)は、Y軸方向に複数パターニングされる。
シールドケース50は、電子部品60A、60Bを実装した後に、側壁51の底部51Aをはんだ45でめっき部40に接続することによって基板10に装着される。
はんだ45は、例えば、側壁51の底部51Aにスクリーン印刷等によって転写しておき、シールドケース50をめっき部40に位置あわせした状態で、電子装置100全体をリフロー炉でリフロー処理することにより、図2に示すようにめっき部40とシールドケース50とを接続する。
なお、はんだ45は、めっき部40側に塗布した状態で、シールドケース50を位置合わせすることにより、図2に示すようにめっき部40とシールドケース50とを接続してもよいし、側壁51の底部51Aとめっき部40との双方に塗布してからリフロー処理を行ってもよい。
以上のようにリフロー処理を行うことにより、はんだ45は、めっき部40と側壁51との間で図2に示すような形状のフィレットを有する。
ここで、切り欠き部30のような段差がない平坦な導電面にシールドケース50をはんだ45で接続する場合には、基板10とシールドケース50との十分な接合強度を確保するために、側壁51の底部51Aの左右にある程度の長さを有するはんだ45のフィレットを形成することが必要である。
これに対して、実施の形態1の電子装置100では、基板100の四辺に沿って切り欠き部30を形成しているため、図2に示すように、シールドケース50は、内側においてめっき部40の段差の部分ではんだ45によって基板10に接合される。切り欠き部30の段差は、配線層12、絶縁層21の側壁、及びランド11Aによって形成される段差である。
従って、シールドケース50の内側において高い接合強度を得ることができる。また、シールドケース50は、めっき部40を介して、グランド電位に保持される配線層12及びランド11Aに高い接合強度で接合されるため、電気的接合部の十分な強度を確保することができる。
ここで、シールドケース50の断面方向において、切り欠き部30によって露出される配線層12の長さα(図2参照)よりも、ランド11Aの長さβの方が長いことが好ましい。このようにα<βの関係を設定することにより、はんだ45のフィレットがランド11Aの上に形成される長さを長く確保することができるので、シールドケース50の内側における接合強度を向上させることができる。
また、このようにシールドケース50の内側において十分な接合強度を確保できるため、シールドケース50の外側におけるはんだ45のフィレットの部分(図2に矢印γで示す長さの部分)を小さくすることができ、電子装置100の小型化を図ることができる。
以上、実施の形態1によれば、電気的接続部に十分な強度を有する電子装置100を提供することができる。
なお、以上では、はんだ45を用いる形態について説明したが、はんだ45の代わりに導電性接着剤を用いても同様に、電気的接続部に十分な強度を有する電子装置100を提供することができる。
また、以上では、基板10が4層基板である形態について説明したが、基板10は、絶縁層を2層以上含む多層基板であればよい。
また、以上では、切り欠き部30において、配線層11及び絶縁層21を垂直に切り欠く切り欠き部30を形成する形態について説明したが、切り欠き部30は、図4に示すように、斜めに切りかかれていてもよい。
図4は、実施の形態1の変形例の電子装置における切り欠き部30を拡大して示す断面図である。
配線部11及び絶縁層21の端部を図4に示すように斜めに切り欠いた切り欠き部30を形成しても、図2に示す場合と同様に、シールドケース50の側壁51の底部51Aをはんだ45でめっき部40の段差部分に接合することができる。この場合においても、はんだ45のフィレットは、シールドケース50の内側において十分に広い領域に形成するため、基板10とシールドケース50との十分な接合強度を確保することができ、電気的接続部に十分な強度を有する電子装置100を提供することができる。
また、以上では、基板10の四辺に沿って切り欠き部30を形成する形態について説明したが、切り欠き部30は、基板10の四辺に沿って形成しなくてもよい。
例えば、図5に示すように、基板10の対向する二辺に切り欠き部30A、30Bを形成してもよい。
図5は、実施の形態1の変形例の電子装置100Aを示す図であり、図5(A)は斜視図、図5(B)は分解図である。
電子装置100Aの基板10Aには、Y軸方向に平行な対向する二辺に沿って、切り欠き部30A、30Bが形成されている。
基板10Aは、切り欠き部30A、30Bが形成されることにより、絶縁層21はY軸方向に平行な対向する二辺に沿って切り欠かれており、X軸方向に平行な対向する二辺は切り欠かれていない。なお、最上層の配線層11は、図1に示す配線層11と同様である。
また、シールドケース50Aには、切り欠き部30A、30Bに対応する突出部52A、52Bがそれぞれ、Y軸方向に平行な対向する二辺の底部に形成されている。
突出部52A、52Bは、シールドケース50AのY軸方向に平行な側壁53A、53Bの底部から、Z軸負方向に突出する部分であり、突出する長さは、切り欠き部30A、30Bの高さ(Z軸方向の高さ)に対応している。
このようなシールドケース50Aを図1に示すシールドケース50と同様に、基板10Aに接合すれば、図1乃至図3に示す電子装置100と同様に、電気的接続部に十分な強度を有する電子装置100Aを提供することができる。
<実施の形態2>
図6は、実施の形態2の基板210を示す底面図である。図7は、図6におけるC−C断面を示す図である。図8は、図6におけるD−D断面を示す図である。図6乃至図8では、実施の形態1と同様のXYZ座標を定義する。
図6は、実施の形態2の基板210の底面に、複数の切り欠き部230を形成し、めっき部240を形成する前の状態を示す。
図7及び図8に示すように、基板210は、実施の形態1の基板10と同様に、配線層11〜14と絶縁層21〜23が積層された4層基板である。図7及び図8には最下層のランド14Aを示すが、ランド14Aは、配線層14(図2参照)をパターニングすることによって形成される。
実施の形態2では、基板210は、最下層の配線14(ランド14A)と絶縁層13の端部が切り欠かれることによって切り欠き部230が形成される。切り欠き部230においては、ランド14Aと、絶縁層23の側壁と、配線層13のうち切り欠き部30によって露出される部分との表面に、めっき部240が形成される。
なお、切り欠き部230及びめっき部240の形成方法は、実施の形態1の切り欠き部30及びめっき部40と同様である。
図6では、基板210の絶縁層23を白抜きで示し、切り欠き部230によって露出した配線層13を黒の塗り潰しで示し、ランド14Aをグレーで示す。切り欠き部230は、黒の塗り潰しの配線層13が露出している部分である。
図6には、基板210の四隅に1つずつ形成された4つの切り欠き部230と、X軸方向の対向する二辺に沿ってそれぞれ9個ずつ形成された切り欠き部230と、Y軸方向の対向する二辺に沿って7個ずつ形成された切り欠き部230を示す。複数の切り欠き部230は、それぞれを信号の種類等によって使い分けてもよい。
図7及び図8に示すように、基板210は、配線層70が表面に形成される基板80に実装される。これは、例えば、実施の形態1の電子装置100のように、電子部品60A、60Bを実装し、シールドケース50でシールドを施した電子装置200の基板10の底部を他の基板80に実装することに相当する。
基板210は、はんだ245によってめっき部240と配線層70とを接合することにより、基板80に実装される。
図8に示すように、めっき部240は、所定の間隔を空けて複数形成された切り欠き部230の内部において、ランド14Aと、絶縁層23の側壁と、配線層13のうち切り欠き部30によって露出される部分との表面に形成される。
絶縁層23は、それぞれの切り欠き部230において、切り欠き部230に対応した幅Wの分だけ切り欠かれる。絶縁層230が幅Wだけ切り欠かれた部分については、隣り合う切り欠き部230同士の間には絶縁層23が存在するため、隣り合う切り欠き部230同士でめっき部240が接触することを防ぐことができる。
ここで、図7に示すように、めっき部240は接合面積を十分に確保することができる段差を有する形状であるため、めっき部240と配線70との十分な接合強度を確保することができる。また、めっき部240が段差を有しない平らな場合に比べて、めっき部240のX軸方向の長さL1を短くしても、めっき部240とはんだ245との接合面積を十分に確保することができる。
また、配線70のX軸方向における長さをめっき部240のX軸方向における長さよりも長くすることにより、めっき部240よりもX軸方向で配線70が長い区間(長さL2の区間)にわたってはんだ245のフィレットが形成されるため、このことによってもめっき部240と配線層70との十分な接合強度を確保することができる。
以上のように、実施の形態2によれば、めっき部240と配線70との間をはんだ245で接合することにより、基板210と基板80との十分な接合強度を確保することができ、電気的接続部に十分な強度を有する電子装置を提供することができる。
なお、以上では、はんだ245を用いる形態について説明したが、はんだ245の代わりに導電性接着剤を用いても同様に、電気的接続部に十分な強度を有する電子装置を提供することができる。
また、以上では、基板210が4層基板である形態について説明したが、基板210は、絶縁層を2層以上含む多層基板であればよい。
以上、本発明の例示的な実施の形態の電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
100 電子装置
10 基板
50 シールドケース
11〜14 配線層
11A〜11C、14A ランド
15 バンプ
21〜23 絶縁層
30、30A、30B、230 切り欠き部
40、240 めっき部
45、245 はんだ
51、53A、53B 側壁
51A 底部
突出部52A、52B
60A、60B 電子部品
70 配線層
80 基板
210 基板

Claims (7)

  1. 複数の絶縁層と複数の導電層を交互に積層した基板と、
    前記基板に含まれる前記複数の導電層のうち、最上層又は最下層に位置する第1導電層と、前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層との端部を切り欠いた切り欠き部と、
    前記複数の絶縁層のうち前記第1導電層に接続される第1絶縁層を介して前記第1導電層に接続される第2導電層のうち前記切り欠き部によって露出される露出部と、前記第1導電層とを接続するめっき部と、
    前記めっき部に導電材によって接続され、前記基板の前記第1導電層側を覆うシールドケース、又は、前記めっき部に導電材によって接続される配線層を有する基板と
    を含む、電子装置。
  2. 前記めっき部は、前記露出部の表面と、当該露出部に連続する前記第1絶縁層の側壁と、前記第1絶縁層の側壁に連続する前記第1導電層との表面に形成される、請求項1記載の電子装置。
  3. 前記切り欠き部は、平面視で前記基板の四辺、又は対向する二辺に沿って形成されるとともに、
    前記めっき部は、前記四辺又は前記二辺に沿って露出される前記露出部と、当該露出部に連続する前記側壁と、前記側壁に連続する前記第1導電層との表面に形成されており、
    前記シールドケースの四辺又は二辺は、前記導電材によって前記めっき部に接続される、請求項2記載の電子装置。
  4. 前記シールドケースの側壁の断面を含む方向において、前記めっき部が前記露出部の表面に形成される第1長さよりも、前記めっき部が前記第1導電層の表面に形成される第2長さの方が長い、請求項3記載の電子装置。
  5. 前記シールドケースの前記導電材によって前記めっき部に接続される二辺にある側壁の高さは、残りの二辺にある側壁の高さよりも高い、請求項3又は4に記載の電子装置。
  6. 前記切り欠き部は、前記基板の端辺に沿って複数形成されるとともに、
    前記めっき部は、前記複数の切り欠き部によって露出される複数の前記露出部と、当該複数の露出部にそれぞれ連続する複数の前記側壁と、複数の前記側壁に連続する前記第1導電層との表面にそれぞれ形成されており、
    前記配線層は、複数の前記めっき部に導電材によって接続される、請求項2記載の電子装置。
  7. 前記配線層は、前記複数の前記めっき部に導電材によってそれぞれ接続される複数のランドである、請求項6記載の電子装置。
JP2012031099A 2012-02-15 2012-02-15 電子装置 Pending JP2013168520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012031099A JP2013168520A (ja) 2012-02-15 2012-02-15 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012031099A JP2013168520A (ja) 2012-02-15 2012-02-15 電子装置

Publications (1)

Publication Number Publication Date
JP2013168520A true JP2013168520A (ja) 2013-08-29

Family

ID=49178709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012031099A Pending JP2013168520A (ja) 2012-02-15 2012-02-15 電子装置

Country Status (1)

Country Link
JP (1) JP2013168520A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078523A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US11744019B2 (en) 2020-11-18 2023-08-29 Murata Manufacturing Co., Ltd. Component mounted on circuit board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JPH11112340A (ja) * 1997-10-01 1999-04-23 Hosiden Corp デュアルpllシンセサイザ、高周波モジュール及び高周波モジュール用基板の製造方法
JPH11238994A (ja) * 1998-02-19 1999-08-31 Ngk Spark Plug Co Ltd 表面実装用基板
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2003347467A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置
JP2005294697A (ja) * 2004-04-02 2005-10-20 Kyocera Corp 電子部品及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JPH11112340A (ja) * 1997-10-01 1999-04-23 Hosiden Corp デュアルpllシンセサイザ、高周波モジュール及び高周波モジュール用基板の製造方法
JPH11238994A (ja) * 1998-02-19 1999-08-31 Ngk Spark Plug Co Ltd 表面実装用基板
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2003347467A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置
JP2005294697A (ja) * 2004-04-02 2005-10-20 Kyocera Corp 電子部品及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078523A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
KR102563263B1 (ko) * 2016-12-30 2023-08-03 엘지디스플레이 주식회사 인쇄 회로 기판 모듈, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US11744019B2 (en) 2020-11-18 2023-08-29 Murata Manufacturing Co., Ltd. Component mounted on circuit board

Similar Documents

Publication Publication Date Title
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
JP2015062208A (ja) 回路モジュール
US9859221B2 (en) Multilayer wiring board with built-in electronic component
WO2014122779A1 (ja) 部品内蔵基板およびその製造方法
JP2015185812A (ja) 部品内蔵回路基板
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
JP2016171119A (ja) 回路基板及びその製造方法
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP2009267081A (ja) フレックスリジッド配線基板とその製造方法
US20120152606A1 (en) Printed wiring board
JP5189672B2 (ja) 部品内蔵基板およびその製造方法
JP2013168520A (ja) 電子装置
JP2015012072A (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法
JP2010109243A (ja) 配線基板
JP2002344092A (ja) プリント基板
JP5836863B2 (ja) 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板
JP2015144165A (ja) 回路モジュール及びその製造方法
JP6105517B2 (ja) 配線基板
JP2013115110A (ja) 段差構造のプリント配線板
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
KR102262073B1 (ko) 배선 기판
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122