JP2008034672A - チップ部品の実装方法および電子モジュール - Google Patents

Abstract

【課題】 基板面積を広げることなく、実装部品点数を増やすこと。
【解決手段】 電子モジュール（１０Ａ）は、表面（１１ａ）と裏面（１１ｂ）と側面（１１ｃ）とを持つ実質的に直方体形状をしている。基板（１１）は、表面（１１ａ）上に形成された表面導体パターン（１２）だけでなく、側面（１１ｃ）上に形成された側面導体パターン（２２，２３）をも持つ。表面実装用チップ部品（１４）は、表面導体パターン（１２）と電気的に接続されて、基板（１１）の表面（１１ａ）上に実装される。側面実装用チップ部品（２４，２５）は、側面導体パターン（２２，２３）と電気的に接続されて、基板（１１）の側面（１１ｃ）上に実装される。
【選択図】 図２

Description

本発明は、基板へのチップ部品の実装方法および電子モジュールに関する。

図１を参照して、従来のチップ部品の実装方法（電子モジュール１０）について説明する。図１において、左右方向（幅方向）をＸ軸方向で表し、前後方向（奥行き方向）をＹ軸方向で表し、上下方向（高さ方向、厚さ方向）をＺ軸方向で表している。

従来の電子モジュール１０は、実質的に直方体形状の基板１１を有する。基板１１は多層セラミック基板から構成されても良いし、多層樹脂基板から構成されても良い。基板１１は、表面１１ａと、裏面１１ｂと、側面１１ｃとを持つ。基板１１の表面１１ａ（或いは裏面１１ｂ）上には、多数のランド１２が設けられている。これらランド１２上には、図１に示されるように、多数のチップ部品１４や、集積回路（ＩＣ）１６が配置され、半田付けにより、基板１１の表面１１ａ上に実装される。これにより、電子モジュール１０が製造される。チップ部品１４は、抵抗器、コンデンサ、インダクタ等からなる。このような電子モジュール１０は、図示しないマザーボード上に実装される。電子モジュール１０は高周波モジュールであって良い。

なお、図１に図示した電子モジュール１０では、チップ部品１４は基板１１の表面１１ａ上にのみ実装されているが、基板１１の裏面１１ｂ上に実装されても良い。

本発明に関連する先行技術文献は種々知られている。積層体の内部における内部導体膜の配置可能な領域を広げることができ、配線の設計に対する自由度を増して、小型化を可能にした積層型電子部品が提案されている（例えば、特許文献１参照）。この特許文献１では、積層体の内部に内部ビアホール導体を設けるだけでなく、積層体の側面に露出された状態で側面ビアホール導体を設けている。側面ビアホール導体は、実装基板（マザーボード）上に実装される際に用いられる外部端子電極を設けた主面にまで届かないようにし、かつ外部端子電極に対して積層体の外表面上では電気的に直接接続されないようにされている。側面ビアホール導体は、外部端子電極の特定のものに対して、積層体の内部に設けられた内部導体膜および内部ビアホール導体を介して電気的に接続される。このような側面ビアホール導体は、この技術分野において、側面ハーフスルーホール又は端面ハーフスルーホールとも呼ばれる。

また、配線層と端面電極との接続信頼性を向上できるセラミック基板及び分割回路基板も知られている（例えば、特許文献２参照）。特許文献２において、端面電極は、分割絶縁基体の側面に露出して形成されている。端面電極は、この技術分野において、側面スルーホール又は端面スルーホールとも呼ばれる。分割絶縁基体の上面には、表面電極（配線）が形成され、この表面電極には抵抗器、コンデンサ、インダクタンス等のチップ部品が接続されている。分割絶縁基体にはキャビティ部が形成されており、このキャビティ部には半導体ベアチップが収容され、ワイヤにより表面電極と接続されている。特許文献２に開示されたセラミック回路基板は、高周波モジュール用であって、マザーボードに半田接合されて用いられる。セラミック回路基板に形成された端面電極は、マザーボードへの固定と信号を伝達する役割を持つものである。

さらに、小型化を図ることができ、しかもコストを低く抑えることができ、さらには他の回路基板にハンダ付けする際のハンダの端子への回り込み具合を容易に確認することができるセラミック多層回路基板が提案されている（例えば、特許文献３参照）。この特許文献３において、セラミック多層回路基板の表面（部品搭載面）には電子部品を電気的に接続するための回路パターンが形成されている。セラミック多層回路基板の裏面には他の大きなプリント配線基板（マザーボード）に電気的に接続するための端子が形成されている。セラミック多層回路基板の側面に溝が基板裏面から基板中間層まで形成されている。この溝は、この技術分野において、上述した側面ハーフスルーホール又は端面ハーフスルーホールとも呼ばれる。部品搭載面の回路パターンと基板中間層とはスルーホールを介して電気的に接続されている。

また、製造が容易で、積層体と同時焼成可能なので安価である、積層電子部品の外部端子形成方法も提案されている（例えば、特許文献４参照）。この特許文献４では、積層電子部品の側面に外部端子が形成されている。この外部端子は、積層電子部品の内部回路と実装回路との接続を行うためのものである。

特開２００４−１１９６６０号公報 特開２００３−１０１２２５号公報（図１） 特開平５−２１８６５３号公報 特開２０００−２７７９１９号公報（図１）

図１に図示した従来のチップ部品の実装方法（電子モジュール１０）では、チップ部品１４は基板１１の表面１１ａ上或いは裏面１１ｂ上にしか実装されない。その為、実装部品数を増やすためには、基板１１の面積を広げる必要がある。

特許文献１は、積層体の側面に露出して形成された側面ビアホール導体をもつ積層型電子部品を開示しているに過ぎない。そして、側面ビアホール導体は、外部端子電極と電気的に接続するためのものである。換言すれば、特許文献１は、積層型電子部品を開示しているに過ぎず、基板の表面（或いは裏面）上にチップ部品やＩＣを搭載した電子モジュールとは全く異なるものである。

特許文献２は、分割絶縁基体の側面に露出して形成された端面電極を開示しているが、前述したように、これらの端面電極は、マザーボードへの固定と信号を伝達する役割をもつものである。そして、特許文献２では、図１を参照して説明した従来のチップ部品の実装方法（電子モジュール）１０と同様に、チップ部品や半導体ベアチップは、分割絶縁基体の上面（表面）上にのみ搭載されている。従って、図１に図示した従来のチップ部品の実装方法（電子モジュール）１０と同様に、特許文献２に開示された分割回路基板においては、実装部品を増やすためには、セラミック多層回路基板の面積を広げる必要がある。

特許文献３は、セラミック多層回路基板の側面に、基板裏面から基板中間層まで延在する溝を形成する技術的思想を開示しているが、溝は印刷配線層と外部接続端子とを電気的に接続するためのものである。そして、特許文献３では、図１を参照して説明した従来のチップ部品の実装方法（電子モジュール）１０と同様に、電子部品は、セラミック多層回路基板の部品搭載面（表面）上にのみ搭載されている。従って、図１に図示した従来のチップ部品の実装方法（電子モジュール）１０と同様に、特許文献３に開示されたセラミック多層回路基板においても、実装部品を増やすためには、セラミック多層回路基板の面積を広げる必要がある。

特許文献４は、単に側面に外部端子を形成した積層電子部品を開示しているに過ぎず、チップ部品をどのように実装するかについては何ら開示していない。

したがって、本発明の課題は、基板面積を広げることなく、実装部品点数を増やすことができる、チップ部品の実装方法および電子モジュールを提供することにある。

本発明の第１の態様によれば、表面（１１ａ）と裏面（１１ｂ）と側面（１１ｃ）とを持つ実質的に直方体形状をしており、前記表面上に形成された表面導体パターン（１２）と、前記側面上に形成された側面導体パターン（２２，２３）とを持つ基板（１１）と、前記表面導体パターンと電気的に接続されて、前記基板の表面上に実装された表面実装用チップ部品（１４）と、前記側面導体パターンと電気的に接続されて、前記基板の側面上に実装された側面実装用チップ部品（２４，２５）とを有する、電子モジュール（１０Ａ）が得られる。

上記本発明の第１の態様に係る電子モジュールにおいて、前記表面導体パターンと電気的に接続されて、前記基板の表面上に実装された集積回路（１６）を更に有して良い。前記基板の裏面には、当該電子モジュールをマザーボードと電気的に接続させるためのコネクタ（３０）が設けられることが好ましい。前記表面導体パターンは複数のランド（１２）から構成されて良い。この場合、前記複数個の表面実装用チップ部品（１４）は、前記複数のランドと電気的に接続されて、前記基板の表面（１１ａ）上に実装される。前記側面導体パターンは、前記基板の側面の厚さ方向（Ｚ）で互いに対向する箇所で、互いに電気的に接続されることなく、前記基板の表面及び前記基板の裏面からそれぞれ前記基板の中間層へ向けて延在する、少なくとも一対の側面ハーフスルーホール（２２）を含んで良い。この場合、前記側面実装用チップ部品（２４）が、前記一対の側面ハーフスルーホール間に電気的に接続されて、前記基板の側面上に実装される。前記側面実装用チップ部品は複数個あって良く、前記側面導体パターンは、前記基板の側面の厚さ方向（Ｚ）で互いに隣接して平行に延在し、かつ前記基板の表面と前記基板の裏面との間を貫通する、少なくとも一対の側面スルーホール（２３）を更に含んで良い。この場合、前記複数個の側面実装用チップ部品の少なくとも１つ（２５）が、前記一対の側面スルーホール間に電気的に接続されて、前記基板の側面上に実装される。

本発明の第２の態様によれば、表面（１１ａ）と裏面（１１ｂ）と側面（１１ｃ）とを持つ実質的に直方体形状をしており、前記表面上に形成された表面導体パターン（１２）と、前記側面上に形成された側面導体パターン（２２，２３）とを持つ基板（１１）を準備する工程と、前記表面導体パターンと電気的に接続して、表面実装用チップ部品（１４）を前記基板の表面上に実装する第１の実装工程と、前記側面導体パターンと電気的に接続して、側面実装用チップ部品（２４，２５）を前記基板の側面上に実装する第２の実装工程とを含む、チップ部品の実装方法が得られる。

上記本発明の第２の態様に係るチップ部品の実装方法において、前記表面導体パターンは複数のランド（１２）を有して良い。この場合、前記第１の実装工程は、前記複数個の表面実装用チップ部品（１４）を、前記複数のランドと電気的に接続させて、前記基板の表面上に実装する工程である。前記側面導体パターンは、前記基板の側面の厚さ方向（Ｚ）で互いに対向する箇所で、互いに電気的に接続されることなく、前記基板の表面及び前記基板の裏面からそれぞれ前記基板の中間層へ向けて延在する、少なくとも一対の側面ハーフスルーホール（２２）を含んで良い。この場合、前記第２の実装工程は、前記側面実装用チップ部品（２２）を、前記一対の側面ハーフスルーホール間に電気的に接続させて、前記基板の側面上に実装する工程を含む。前記側面実装用チップ部品は複数個あってよく、前記側面導体パターンは、前記基板の側面の厚さ方向（Ｚ）で互いに隣接して平行に延在し、かつ前記基板の表面と前記基板の裏面との間を貫通する、少なくとも一対の側面スルーホール（２３）を更に含んで良い。この場合、前記第２の実装工程は、前記複数個の側面実装用チップ部品の少なくとも１つ（２５）を、前記一対の側面スルーホール間に電気的に接続させて、前記基板の側面上に実装する工程を含む。

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。

本発明では、基板の表面上にチップ部品を実装するだけでなく、基板の側面上にもチップ部品を実装しているので、基板面積を広げることなく、実装部品点数を増やすことができる。

図２を参照して、本発明の一実施の形態に係るチップ部品の実装方法（電子モジュール１０Ａ）について説明する。図１に示したものと同様の機能を有するものには同一の参照符号を付す。図２において、左右方向（幅方向）をＸ軸方向で表し、前後方向（奥行き方向）をＹ軸方向で表し、上下方向（高さ方向、厚さ方向）をＺ軸方向で表している。

図示の電子モジュール１０Ａは、実質的に直方体形状の基板１１を有する。図示の基板１１は、多層セラミック基板から成り、複数枚のセラミックシートを積層一体化したものである。多層セラミック基板の代わりに、基板１１は複数枚のフレキシブル基板を積層一体化した多層樹脂基板から構成されても良い。基板１１は、表面１１ａと、裏面１１ｂと、側面１１ｃとを持つ。

基板１１の表面１１ａ上には、表面導体パターンとして多数のランド１２が形成されている。これらランド１２上には、図２に示されるように、多数の表面実装用チップ部品１４や、集積回路（ＩＣ）１６が配置され、半田付けにより、基板１１の表面１１ａ上に実装される。換言すれば、複数個の表面実装用チップ部品１４および集積回路１６は、表面導体パターン１２と電気的に接続されて、基板１１の表面１１ａ上に実装されている。なお、表面実装用チップ部品１４は、抵抗器、コンデンサ、インダクタ等からなる。また、基板１１の裏面１１ｂ上に、裏面実装用チップ部品が実装されても良い。

本実施の形態では、基板１１の側面１１ｃ上に、後述する側面導体パターンが形成されている。図示の側面導体パターンは、複数対の側面ハーフスルーホール２２と、少なくとも一対の側面スルーホール２３とを含む。各一対の側面ハーフスルーホール２２は、基板１１の側面１１ｃの厚さ方向Ｚで互いに対向する箇所で、互いに電気的に接続されることなく、基板１１の表面１１ａ及び基板１１の裏面１１ｂからそれぞれ基板１１の中間層へ向けて延在している。一方、一対の側面スルーホール２３は、基板１１の側面１１ｃの厚さ方向Ｚで互いに隣接して平行に延在し、かつ基板１１の表面１１ａと基板１１の裏面１１ｂとの間を貫通している。

図２に示す電子モジュール１０Ａでは、３個の側面実装用チップ部品２４、２４、２５が半田付けにより基板１１の側面１１ｃ上に実装されている。これら３個の側面実装用チップ部品の内、２個の側面実装用チップ部品２４、２４の各々は、対応する一対の側面ハーフスルーホール２２間に電気的に接続されて、基板１１の側面１１ｃ上に実装させている。換言すれば、各側面実装用チップ部品２４は、一対の側面ハーフスルーホール２２をランドとして利用して実装されたチップ部品である。一方、残りの１個の側面実装用チップ部品２５は、一対の側面スルーホール２３間に電気的に接続されて、基板１１の側面１１ｃ上に実装されている。換言すれば、側面実装用チップ部品２５は、一対の側面スルーホール２３をランドとして利用して実装されたチップ部品である。とにかく、複数個の側面実装用チップ部品２４、２５は、側面導体パターン２２、２３と電気的に接続されて、基板１１の側面１１ｃ上に実装されている。

上述したように、図示の電子モジュール１０Ａは、基板１１の表面１１ａ上にチップ部品１４を実装するだけでなく、基板１１の側面１１ｃ上にもチップ部品２４、２５を実装しているので、基板１１の面積を削減することができる。これにより、基板１１の小型化を図ることが可能となる。また、基板１１の側面１１ｃにもチップ部品２４、２５を実装することにより、基板１１への搭載部品を増やすことができる。また、側面ハーフスルーホール２２、側面スルーホール２３をランドとして利用することにより、平面（表面１１ａ、裏面１１ｂ）にランドを配置するよりも、はんだ実装後の目視による確認を容易に行うことが可能となる。

尚、図示の電子モジュール１０Ａは、基板１１の裏面１１ｂ上に設けられたコネクタ３０を更に備えている。このコネクタ３０は、当該電子モジュール１０Ａをマザーボード（図示せず）と電気的に接続させるためのものである。換言すれば、このコネクタ３０は、電子モジュール１０Ａがマザーボードと接触することよるショートを防ぐためのものである。

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、基板１１の側面１１ｃ上にチップ部品２４、２５のみを実装した場合を例に挙げて説明しているが、基板１１の側面１１ｃ上に集積回路（ＩＣ）を実装しても良い。

従来のチップ部品の実装方法（電子モジュール）を説明するための斜視図である。 本発明の一実施の形態によるチップ部品の実装方法（電子モジュール）を説明するための斜視図である。

符号の説明

１０Ａ 電子モジュール
１１ 基板
１１ａ 表面
１１ｂ 裏面
１１ｃ 側面
１２ ランド（表面導体パターン）
１４ 表面実装用チップ部品
１６ 集積回路（ＩＣ）
２２ 一対の側面ハーフスルーホール（側面導体パターン）
２３ 側面ハーフスルーホール（側面導体パターン）
２４、２５ 側面実装用チップ部品
３０ コネクタ

Claims (10)

1. 表面と裏面と側面とを持つ実質的に直方体形状をしており、前記表面上に形成された表面導体パターンと、前記側面上に形成された側面導体パターンとを持つ基板と、
   前記表面導体パターンと電気的に接続されて、前記基板の表面上に実装された表面実装用チップ部品と、
   前記側面導体パターンと電気的に接続されて、前記基板の側面上に実装された側面実装用チップ部品と
   を有する、電子モジュール。
2. 前記表面導体パターンと電気的に接続されて、前記基板の表面上に実装された集積回路を更に有する、請求項１に記載の電子モジュール。
3. 前記基板の裏面には、当該電子モジュールをマザーボードと電気的に接続させるためのコネクタが設けられている、請求項１又は２に記載の電子モジュール。
4. 前記表面導体パターンは複数のランドを有し、前記複数個の表面実装用チップ部品は、前記複数のランドと電気的に接続されて、前記基板の表面上に実装される、請求項１乃至３のいずれか１つに記載の電子モジュール。
5. 前記側面導体パターンは、前記基板の側面の厚さ方向で互いに対向する箇所で、互いに電気的に接続されることなく、前記基板の表面及び前記基板の裏面からそれぞれ前記基板の中間層へ向けて延在する、少なくとも一対の側面ハーフスルーホールを含み、
   前記側面実装用チップ部品が、前記一対の側面ハーフスルーホール間に電気的に接続されて、前記基板の側面上に実装されている、請求項１乃至４のいずれか１つに記載の電子モジュール。
6. 前記側面実装用チップ部品が複数個あり、
   前記側面導体パターンは、前記基板の側面の厚さ方向で互いに隣接して平行に延在し、かつ前記基板の表面と前記基板の裏面との間を貫通する、少なくとも一対の側面スルーホールを更に含み、
   前記複数個の側面実装用チップ部品の少なくとも１つが、前記一対の側面スルーホール間に電気的に接続されて、前記基板の側面上に実装されている、請求項５に記載の電子モジュール。
7. 表面と裏面と側面とを持つ実質的に直方体形状をしており、前記表面上に形成された表面導体パターンと、前記側面上に形成された側面導体パターンとを持つ基板を準備する工程と、
   前記表面導体パターンと電気的に接続して、表面実装用チップ部品を前記基板の表面上に実装する第１の実装工程と、
   前記側面導体パターンと電気的に接続して、側面実装用チップ部品を前記基板の側面上に実装する第２の実装工程と
   を含む、チップ部品の実装方法。
8. 前記表面導体パターンは複数のランドを有し、前記第１の実装工程は、前記複数個の表面実装用チップ部品を、前記複数のランドと電気的に接続させて、前記基板の表面上に実装する工程である、請求項７に記載のチップ部品の実装方法。
9. 前記側面導体パターンは、前記基板の側面の厚さ方向で互いに対向する箇所で、互いに電気的に接続されることなく、前記基板の表面及び前記基板の裏面からそれぞれ前記基板の中間層へ向けて延在する、少なくとも一対の側面ハーフスルーホールを含み、
   前記第２の実装工程は、前記側面実装用チップ部品を、前記一対の側面ハーフスルーホール間に電気的に接続させて、前記基板の側面上に実装する工程を含む、請求項７又は８に記載のチップ部品の実装方法。
10. 前記側面実装用チップ部品が複数個あり、
    前記側面導体パターンは、前記基板の側面の厚さ方向で互いに隣接して平行に延在し、かつ前記基板の表面と前記基板の裏面との間を貫通する、少なくとも一対の側面スルーホールを更に含み、
    前記第２の実装工程は、前記複数個の側面実装用チップ部品の少なくとも１つを、前記一対の側面スルーホール間に電気的に接続させて、前記基板の側面上に実装する工程を含む、請求項９に記載のチップ部品の実装方法。
    

Images