JP2006339276A - 接続用基板及びその製造方法 - Google Patents

Abstract

【課題】 本発明は、１組の接地ラインと電源ラインの間に複数のチップキャパシタを配設でき、製造コストを低減することのできる接続用基板及びその製造方法を提供することを課題とする。
【解決手段】 交互に配置された第１及び第２の接続用リード２３，２４と、第１の接続用リード２３と第２の接続用リード２４との間に設けられ、第１及び第２の接続用リード２３，２４と電気的に接続された複数のチップキャパシタ２５とを有するチップキャパシタモジュール１２を基板本体１１に形成された開口部２１に設ける。
【選択図】 図３

Description

本発明は、接続用基板及びその製造方法に係り、特にチップキャパシタを備え、電子部品と回路基板との間を電気的に接続する接続用基板及びその製造方法に関する。

従来、電子部品とマザーボード等の回路基板との間を接続する接続用基板には、チップキャパシタを備えたものがある。

図１は、チップキャパシタを備えた接続用基板の平面図である。図１において、Ａは半導体素子（図示せず）が実装される領域（以下、「半導体素子実装領域Ａ」とする）を示している。

図１に示すように、接続用基板１００は、基板本体１０１と、複数のチップキャパシタ１０２とを有する。基板本体１０１には、図示していない配線パターンや絶縁層等が形成されている。複数のチップキャパシタ１０２は、半導体素子実装領域Ａの外側に位置する基板本体１０１上に配設されている。

しかし、接続用基板１００では、半導体素子実装領域Ａの外側に位置する基板本体１０１上に複数のチップキャパシタ１０２を配設しているため、接続用基板１００の実装面積が大きくなってしまい、接続用基板１００を小型化できないという問題があった。

このような問題を解決する従来技術として、図２に示すような接続用基板１１０がある。図２は、チップキャパシタを備えた他の接続用基板の断面図である。

図２に示すように、接続用基板１１０は、基板本体１１１と、複数のチップキャパシタ１１３と、封止樹脂１１４と、絶縁層１１６と、ビア１１７と、配線１１８と、パッド１１９と、接続端子１２１とを有する。

基板本体１１１には、貫通ビアを有すると共に、複数のチップキャパシタ１１３を配設するための開口部１１２が形成されている。チップキャパシタ１１３は、一対の端子電極１１３Ａ，１１３Ｂを有する。複数のチップキャパシタ１１３は、開口部１１２に配置されると共に、封止樹脂１１４により基板本体１１１に固定されている。

接続端子１２１は、半導体素子１２３と直接接続されるものであり、パッド１１９上に配設されている。接続端子１２１は、信号端子と、接地端子と、電源端子とを有しており、チップキャパシタ１１３は、１組の接地端子と電源端子との間を電気的に接続するように（１組の接地ラインと電源ラインの間に）１つ設けられている。また、チップキャパシタ１１３の端子電極１１３Ａ，１１３Ｂとパッド１１９との間は、ビア１１７及び配線１１８からなる配線パターンにより電気的に接続されている（例えば、特許文献１参照。）。
特開２００１−３２０１４６号公報

しかしながら、接続用基板１１０では、チップキャパシタ１１３の端子電極１１３Ａ，１１３Ｂの両端が基板本体１１１の両面と略面一となるようにチップキャパシタ１１３を配置させているため、１組の接地ラインと電源ラインの間に複数のチップキャパシタ１１３を配設することがスペース的に困難であるという問題があった。

また、チップキャパシタ１１３の端子電極１１３Ａ，１１３Ｂとパッド１１９とを電気的に接続するために、めっき法等を用いて配線パターンを形成する必要があり、製造工程が煩雑となり、接続用基板１１０の製造コストが増加してしまうという問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、１組の接地ラインと電源ラインの間に複数のチップキャパシタを配設でき、製造コストを低減することのできる接続用基板及びその製造方法を提供することを目的とする。

本発明の一観点によれば、開口部が形成された基板本体と、該開口部に配設されるチップキャパシタとを有し、電子部品と回路基板との間を電気的に接続する接続用基板であって、第１の電位に設定され、前記電子部品及び回路基板と電気的に接続される第１の接続用リードと、第２の電位に設定され、該電子部品及び回路基板と電気的に接続される第２の接続用リードとを有し、前記チップキャパシタは、前記第１の接続用リードと第２の接続用リードとの間に複数設けられることを特徴とする接続用基板が提供される。

本発明によれば、第１の電位に設定された第１の接続用リードと、第２の電位に設定された第２の接続用リードとを設けることにより、第１の接続用リードと第２の接続用リードとの間に複数のチップキャパシタを配設することが可能となり、キャパシタの容量を大きくすることができる。

また、前記第１及び第２の接続用リードは、それぞれ交互に設けてもよい。これにより、第１の接続用リードと第２の接続用リードとの間にさらに多くのチップキャパシタを配設することができる。

さらに、前記第１及び第２の接続用リードは、前記電子部品と直接接続させてもよい。これにより、チップキャパシタと電子部品との接続距離を短くして、電気特性を向上させることができる。

本発明の他の観点によれば、開口部が形成された基板本体と、第１の電位に設定され、電子部品と直接接続される第１の接続用リードと、第２の電位に設定され、該電子部品と直接接続される第２の接続用リードと、該基板本体に形成された開口部に配置される複数のチップキャパシタとを備えた接続用基板の製造方法であって、前記基板本体に前記開口部を形成する開口部形成工程と、前記第１の接続用リードと第２の接続用リードとの間に複数のチップキャパシタを配設するチップキャパシタ配設工程と、前記基板本体に形成された開口部に、前記チップキャパシタを第１及び第２の接続用リードと共に配置させるチップキャパシタ配置工程とを設けたことを特徴とする接続用基板の製造方法が提供される。

本発明によれば、チップキャパシタと電子部品との間を接続する配線パターンの代わりとなる第１及び第２の接続用リードにチップキャパシタを設けることにより、配線パターンを形成する場合と比較して、第１及び第２の接続用リードを容易に形成して、接続用基板の製造コストを低減させることができる。

本発明によれば、１組の接地ラインと電源ラインの間に複数のチップキャパシタを配設でき、製造コストを低減することのできる接続用基板及びその製造方法を提供できる。

次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態による接続用基板の断面図である。図３において、Ｘ，Ｘ方向は基板本体１１の面方向、Ｙ，Ｙ方向はＸ，Ｘ方向と直交する方向をそれぞれ示している。

図３に示すように、接続用基板１０は、基板本体１１と、チップキャパシタモジュール１２と、封止樹脂１３とを有する。接続用基板１０は、電子部品である半導体素子１４と図示していない回路基板（例えば、マザーボード等）との間を電気的に接続する。

半導体素子１４は、接続用基板１０と直接接続される接続端子１５を有する。接続端子１５は、信号端子１５Ａと、接地端子１５Ｂと、電源端子１５Ｃとを有する。接地端子１５Ｂは、第１の電位（グラウンド電位）とされた端子であり、第１の接続用リード２３と接続される。また、電源端子１５Ｃは、第２の電位（電源の電位）とされた端子であり、第２の接続用リード２４と接続される。

基板本体１１は、基材１７と、貫通ビア１８とを有する。基材１７は、板状とされており、貫通ビア１８を配設するための貫通孔１９と、チップキャパシタモジュール１２を配置するための開口部２１とが形成されている。基材１７の材料としては、例えば、ガラスエポキシ樹脂を用いることができる。開口部２１は、基材１７を貫通するように形成されており、必要に応じて複数形成される。

貫通ビア１８は、貫通孔１９に配設されており、導電性を有する。貫通ビア１８は、半導体素子１４と回路基板（図示せず）との間を電気的に接続する。貫通ビア１８の一方の端部（基材１７の上面１７Ａ側）には、接続端子１５を介して半導体素子１４が接続され、他方の端部（基材１７の下面１７Ｂ側）には、回路基板（図示せず）が接続される。貫通ビア１８の材料としては、例えば、Ｃｕを用いることができる。貫通ビア１８は、例えば、めっき法により形成することができる。

図４は、チップキャパシタモジュールの拡大図であり、図５は、図４に示したチップキャパシタモジュールのＢ−Ｂ線方向の断面図である。

図４に示すように、チップキャパシタモジュール１２は、２つの第１の接続用リード２３と、２つの第２の接続用リード２４と、９つのチップキャパシタ２５とを有する。チップキャパシタモジュール１２は、第１の接続用リード２３の接続部２８，２９と、第２の接続用リード２４の接続部３２，３３とを露出させた状態で、封止樹脂１３により封止されている（図３参照）。

第１の接続用リード２３と第２の接続用リード２４とは、それぞれ交互に設けられている。

図６は、第１の接続用リードの斜視図である。図６に示すように、第１の接続用リード２３は、支持部２７と、接続部２８，２９とを有しており、板状とされた導電部材の両端を折り曲げた構成とされている。

支持部２７は、チップキャパシタ２５を配設するためのものであり、チップキャパシタ２５が配設される領域は、幅広の形状とされている。支持部２７には、チップキャパシタ２５の端子電極３５Ａが電気的に接続される。

接続部２８は、支持部２７の一方の端部に折り曲げられた状態で設けられている。接続部２８と支持部２７とが成す角度θ₁は、略直角とされている。接続部２８は、第１の電位（グラウンド電位）に設定された接地端子１５Ｂと接続される。接続部２９は、支持部２７の他方の端部に折り曲げられた状態で設けられている。接続部２９と支持部２７とが成す角度θ₂は、略直角とされている。接続部２９は、マザーボード等の回路基板（図示せず）と接続される。

第２の接続用リード２４は、支持部３１と、接続部３２，３３とを有しており、板状とされた導電部材の両端を折り曲げた構成とされている。第２の接続用リード２４は、図６に示した第１の接続用リード２３と同様な形状とされている。

支持部３１は、チップキャパシタ２５を配設するためのものであり、チップキャパシタ２５が配設される領域は、幅広の形状とされている。支持部３１には、チップキャパシタ２５の端子電極３５Ｂが電気的に接続される。

接続部３２は、支持部３１の一方の端部に折り曲げられた状態で設けられている。接続部３２と支持部３１とが成す角度は略直角とされている。接続部３２は、第２の電位に設定された電源端子１５Ｃと接続されるものである。接続部３３は、支持部３１の他方の端部に折り曲げられた状態で設けられている。接続部３３と支持部３１とが成す角度は略直角とされている。接続部３３は、マザーボード等の回路基板（図示せず）と接続される。

このように、半導体素子１４と直接接続される第１及び第２の接続用リード２３，２４にチップキャパシタ２５を配設することにより、半導体素子１４とチップキャパシタ２５との間を電気的に接続する配線パターンを設けることなく、半導体素子１４とチップキャパシタ２５との間を電気的に接続することができる。

図４に示すように、チップキャパシタ２５は、誘電体３４と、一対の端子電極３５Ａ，３５Ｂとを有する。チップキャパシタ２５は、半導体素子１４のスイッチングノイズの低減や動作電圧の安定化を図るためのものである。チップキャパシタ２５としては、セラミックチップキャパシタを用いると好適である。

端子電極３５Ａは、誘電体３４の一方の側に設けられており、端子電極３５Ｂは、誘電体３４の他方の側に設けられている。チップキャパシタ２５は、端子電極３５Ａが第１の接続用リード２３の支持部２７と接触すると共に、端子電極３５Ｂが第２の接続用リード２４の支持部３１と接触するように、１組の第１の接続用リード２３と第２の接続用リード２４との間（１組の接地ラインと電源ラインの間）に複数（本実施の形態の場合は３つ）設けられている。また、第１及び第２の接続用リード２３，２４とチップキャパシタ２５とは、はんだ３６により接続されている。

このように、第１の電位に設定された第１の接続用リード２３と、第２の電位に設定された第２の接続用リード２４とを設けることにより、１組の第１の接続用リード２３と第２の接続用リード２４との間（１組の接地ラインと電源ラインの間）に複数のチップキャパシタ２５を配置することが可能となり、キャパシタの容量を大きくすることができる。また、第１及び第２の接続用リード２３，２４をそれぞれ交互に設けることにより、第１の接続用リード２３と第２の接続用リード２４との間にさらに多くのチップキャパシタ２５を配設することができる。

さらに、第１及び第２の接続用リード２３，２４と半導体素子１４とを直接接続することにより、チップキャパシタ２５と半導体素子１４との接続距離を短くして、半導体素子１４の電気特性を向上させることができる。

なお、チップキャパシタ２５は、例えば、高周波ノイズを吸収可能なデカップリングキャパシタとして用いることができる。デカップリングキャパシタは、キャパシタが持つ充放電機能を利用して電源ラインに乗っているノイズ（電圧変動）を吸収するためのものである。また、チップキャパシタモジュール１２に設けるチップキャパシタ２５の数は、目的に応じて適宜選択される。さらに、第１及び第２の接続用リード２３，２４の数は、チップキャパシタモジュール１２に設けるチップキャパシタ２５の数に応じて適宜選択される。

封止樹脂１３は、第１及び第２の接続用リード２３，２４の接続部２８，２９，３２，３３を露出させた状態で、基材１７の開口部２１に挿入されたチップキャパシタモジュール１２を封止するように設けられている。これにより、チップキャパシタモジュール１２は、封止樹脂１３を介して基材１７に固定される。封止樹脂１３としては、例えば、エポキシ系樹脂を用いることができる。

本実施の形態の接続用基板によれば、１組の接地ラインと電源ラインの間に複数のチップキャパシタ２５を配設することが可能となり、キャパシタの容量を大きくすることができる。また、第１及び第２の接続用リード２３，２４と半導体素子１４とを直接接続することにより、チップキャパシタ２５と半導体素子１４との接続距離を短くして、半導体素子１４の電気特性を向上させることができる。

図７及び図８は、第１の実施の形態の接続用基板の変形例を示した図である。図７及び図８において、図３で説明した接続用基板１０と同一構成部分には同一符号を付す。

図７に示す接続用基板４０のように、接続部２９，３３を除いたチップキャパシタモジュール１２を配置するための凹状の開口部４２と、接続部２９，３３を通過させる凹状の開口部４２の底面を貫通する開口部４３とが基材１７に形成された基板本体４１にチップキャパシタモジュール１２を配設してもよい。

このように、基材１７に接続部２９，３３を通過させる開口部４３を設けることにより、開口部４２におけるチップキャパシタモジュール１２の基板本体４１における位置を規制することができる。

また、図８に示す接続用基板４５のように、基材１７の上面１７Ａ側の貫通ビア１８の端部及び接続部２８，３２に接続端子１５を設け、基材１７の下面１７Ｂ側の貫通ビア１８の端部及び接続部２９，３３に接続端子４６を設けた構成としてもよい。

なお、接続用基板１０，４０，４５において、基材本体１１，４１の内層に絶縁層及び配線パターンからなる多層配線構造を設けてもよい。

図９〜図１６は、本実施の形態の接続用基板の製造工程を示した図である。なお、図９〜図１６において、図３に示した接続用基板１０と同一構成部分には同一符号を付す。

次に、図９〜図１６を参照して、本実施の形態の接続用基板１０の製造方法について説明する。始めに、図９に示すように、基材１７に貫通孔１９を形成（貫通孔形成工程）し、続いて、貫通孔１９に貫通ビア１８を形成する。貫通孔１９は、例えば、レーザ、ドリル等により形成することができる。貫通ビア１８の材料としては、例えば、Ｃｕを用いることができる。貫通ビア１８は、例えば、めっき法により形成することができる。

次に、図１０に示すように、プレスによる打ち抜き加工や、ルーターによる切削加工により、基材１７を貫通するように開口部２１を形成する（開口部形成工程）。これにより、基板本体１１が製造される。なお、開口部２１の数や大きさは、基板本体１１に配設するチップキャパシタモジュール１２の大きさや数に応じて適宜選択することができる。

次に、図１１に示すように、一対の支持体４８Ａ，４８Ｂの間に設けられた複数の第１及び第２の接続用リード２３，２４を用意する。第１及び第２の接続用リード２３，２４は、交互となるように配置する。一対の支持体４８Ａ，４８Ｂ及び第１及び第２の接続用リード２３，２４は、金属板（例えば、銅や銅合金からなる金属板）を、プレス加工またはエッチング法により加工して形成することができる。

続いて、図１２に示すように、第１の接続用リード２３と第２の接続用リード２４との間に複数のチップキャパシタ２５を配設する（チップキャパシタ配設工程）。この際、第１及び第２の接続用リード２３，２４とチップキャパシタ２５とは、電気的に接続される。チップキャパシタ２５は、例えば、はんだにより第１及び第２の接続用リード２３，２４と接続される。また、チップキャパシタ２５間もはんだにより接続される。

続いて、図１３に示すように、一対の支持体４８Ａ，４８Ｂから第１及び第２の接続用リード２３，２４を切り離す。その後、図１４に示すように、第１及び第２の接続用リード２３，２４の両端を折り曲げて、支持部２７，３１と成す角度が略直角となるような接続部２８，２９，３２，３３を形成する。これにより、チップキャパシタモジュール１２が製造される。

次に、図１５に示すように、基板本体１１に形成された開口部２１にチップキャパシタモジュール１２を挿入する（チップキャパシタ挿入工程）。このとき、接続部２８，３２を基材１７の上面１７Ａよりも少し突出させ、接続部２９，３３を基材１７の下面１７Ｂよりも少し突出させる。

続いて、図１６に示すように、チップキャパシタモジュール１２が挿入された開口部２１に封止樹脂１３を充填して、封止樹脂１３によりチップキャパシタモジュール１２を基板本体１１に固定する（樹脂封止工程）。封止樹脂１３は、例えば、金型内に基板本体１１を配置させ、トランスファーモールド法により形成することができる。また、封止樹脂１３としては、例えば、エポキシ系樹脂を用いることができる。その後、必要に応じて、封止樹脂１３の両面をエッチングして、接続部２８，２９，３２，３３を封止樹脂１３から露出させる。これにより、接続用基板１０が製造される。

本実施の形態の接続用基板の製造方法によれば、チップキャパシタ２５と半導体素子１４との間を接続する配線パターンの代わりとなる第１及び第２の接続用リード２３，２４にチップキャパシタ２５を設けることにより、配線パターンを形成する場合と比較して、第１及び第２の接続用リード２３，２４を容易に形成して、接続用基板１０の製造コストを低減させることができる。

なお、接続用基板４０，４５についても接続用基板１０と同様な手法により製造することができる。

（第２の実施の形態）
図１７は、本発明の第２の実施の形態による接続用基板の断面図である。図１７において、第１の実施の形態で説明した接続用基板１０と同一構成部分には同一符号を付す。また、図１７において、Ｘ，Ｘ方向は基板本体５１の面方向、Ｙ，Ｙ方向はＸ，Ｘ方向と直交する方向をそれぞれ示している。

図１７に示すように、接続用基板５０は、基板本体５１と、チップキャパシタモジュール１２と、封止樹脂１３とを有する。

基板本体５１は、基材１７と、接続ピン５４と、絶縁材５８とを有する。基材１７には、接続ピン５４を配設するための貫通孔５２と、開口部２１とが形成されている。貫通孔５２は、四角形状とされており、基材１７を貫通するように複数形成されている。

図１８は、接続ピンの斜視図である。次に、図１７及び図１８を参照して、接続ピン５４について説明する。

接続ピン５４は、板状の導電部材の両端を折り曲げた構成とされており、貫通部分５５と、貫通部分５５の端部に設けられると共に、貫通部分５５に対する角度θ_３，θ_４が略直角となるように所定の方向（本実施の形態の場合、図１７の右側）へ折り曲げられた接続部分５６Ａ，５６Ｂとを有する。

貫通部分５５は、基板本体５１の面方向（Ｘ，Ｘ方向）と直交する方向に延在した状態で、絶縁材５８を介して貫通孔５２に配設されている。貫通部分５５は、接続部分５６Ａと接続部分５６Ｂとの間を電気的に接続するためのものである。

接続部分５６Ａは、基材１７の上面１７Ａ側に位置する貫通部分５５の端部に設けられている。接続部分５６Ａは、半導体素子１４を実装するためのものである。接続部分５６Ｂは、基材１７の下面１７Ｂ側に位置する貫通部分５５の端部に設けられている。接続部分５６Ｂには、図示していないマザーボード等の回路基板が接続される。

接続ピン５４の材料としては、例えば、導電材料であるＣｕやＣｕ合金等の金属板を用いることができる。接続ピン５４の厚さＭは、例えば、０，１２５ｍｍとすることができる。また、接続ピン５４の幅Ｗは、例えば、０．３５ｍｍとすることができる。

絶縁材５８は、接続ピン５４を基材１７に固定すると共に、接続ピン５４の位置を規制するためのものである。絶縁材５８としては、例えば、エポキシ系樹脂を用いることができる。

このような構成とされた接続用基板５０においても、第１の実施の形態で説明した接続用基板１０と同様な効果を得ることができる。また、接続ピン５４は、板状の導電部材の両端を折り曲げた、非常に簡単な構成とされており、接続ピン５４の小型化が可能であり、小型化した接続ピン５４を基材１７に狭い配設ピッチで設けて、接続用基板５０を電子部品及び回路基板の端子ピッチの微細化に対応させることができる。

図１９及び図２０は、本実施の形態の接続用基板の製造工程を示した図である。接続ピン５４の基材１７への配設方法は、図１９に示すように、接続部分５６Ａ，５６Ｂが折り曲げられていない状態の接続ピン５４を貫通孔５２に絶縁材５８を介して配設させ（接続ピン配設工程）、その後、図２０に示すように、接続部分５６Ａ，５６Ｂを折り曲げることで行なう。なお、上記図１９及び図２０に示した以外の製造工程については、先の第１の実施の形態で説明した接続用基板１０の製造工程と同様な手法を用いることができる。

（第３の実施の形態）
図２１は、第３の実施の形態によるチップキャパシタモジュール部品の断面図である。図２１において、第１の実施の形態で説明したチップキャパシタモジュール１２と同一構成部分には同一符号を付す。

図２１に示すように、チップキャパシタモジュール部品６０は、複数（本実施の形態の場合は３つ）のチップキャパシタモジュール１２と、封止樹脂６２とを有した構成とされている。チップキャパシタモジュール１２間は、接着剤６１により接着されている。接着剤６１は、チップキャパシタモジュール１２間を固定するためのものである。接着剤６１としては、例えば、エポキシ樹脂等の熱硬化型接着剤を用いることができる。

封止樹脂６２は、接続部２８，２９，３２，３３を露出させた状態で、複数のチップキャパシタモジュール１２をまとめて封止する。封止樹脂６２としては、第１の実施の形態で説明した封止樹脂１３と同様なものを用いることができる。

このようなチップキャパシタモジュール部品６０を基板本体１１，４１，５１に設けて、接続用基板を構成してもよい。基板本体１１，４１，５１へのチップキャパシタモジュール部品６０の装着は、例えば、基板本体１１，４１，５１に係合用の溝を設ける（例えば、開口部の内壁に溝を設ける）と共に、基板本体１１，４１，５１と対向する封止樹脂６２に係合用の突起を設け、基板本体１１，４１，５１に形成された溝と封止樹脂６２に形成された突起とを係合させることにより行なうことができる。

図２２〜図２５は、本実施の形態のチップキャパシタモジュール部品の製造工程を示した図である。始めに、図２２に示すように、複数（本実施の形態の場合は３つ）のチップキャパシタモジュール１２を接着剤６１により接着する。これにより、チップキャパシタモジュール１２間が固定される。

次に、図２３に示すように、フィルム６６が設けられた上部金型６４と、凹部６７を有し、凹部６７及び凹部６７が形成された側の面を覆うようにフィルム６８が設けられた下部金型６５とを用意する。凹部６７は、図２２に示した構造体を配置するためのものである。フィルム６６，６８は、接続部２８，２９，３２，３３が封止樹脂６２に覆われることを防止するためのものである。

このようなフィルム６６，６８を上部及び下部金型６４，６５に設けることにより、封止樹脂６２により覆われた接続部２８，２９，３２，３３を露出させる工程が不要となり、製造工程を簡略化することができる。

次に、図２４に示すように、下部金型６５の凹部６７に図２２に示した構造体を配置させる。続いて、図２５に示すように、封止樹脂６２を凹部６７内に導入し、上部金型６４を下部金型６５に押し当てて、封止樹脂６２により凹部６７内に配置された構造体を封止する。この際、接続部２８，２９，３２，３３の表面が、フィルム６６，６８にめり込むため、接続部２８，２９，３２，３３が封止樹脂６２に覆われることを防止できる。その後、上部及び下部金型６４，６５を取り外すことにより、チップキャパシタモジュール部品６０が製造される。なお、封止樹脂形成後、接続部２８，２９，３２，３３上に封止樹脂６２が形成されてしまった場合には、接続部２８，２９，３２，３３を露出させるためのエッチングを行うとよい。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、本発明は、基板本体１１，４１，５１の内層に絶縁層及び配線パターンを備えた接続用基板にも適用可能である。

本発明によれば、１組の接地ラインと電源ラインの間に複数のチップキャパシタを配設でき、製造コストを低減することのできる接続用基板及びその製造方法に適用できる。

チップキャパシタを備えた接続用基板の平面図である。 チップキャパシタを備えた他の接続用基板の断面図である。 本発明の第１の実施の形態による接続用基板の断面図である。 チップキャパシタモジュールの拡大図である。 図４に示したチップキャパシタモジュールのＢ−Ｂ線方向の断面図である。 第１の接続用リードの斜視図である。 第１の実施の形態の接続用基板の変形例を示した図（その１）である。 第１の実施の形態の接続用基板の変形例を示した図（その２）である。 本実施の形態の接続用基板の製造工程を示した図（その１）である。 本実施の形態の接続用基板の製造工程を示した図（その２）である。 本実施の形態の接続用基板の製造工程を示した図（その３）である。 本実施の形態の接続用基板の製造工程を示した図（その４）である。 本実施の形態の接続用基板の製造工程を示した図（その５）である。 本実施の形態の接続用基板の製造工程を示した図（その６）である。 本実施の形態の接続用基板の製造工程を示した図（その７）である。 本実施の形態の接続用基板の製造工程を示した図（その８）である。 本発明の第２の実施の形態による接続用基板の断面図である。 接続ピンの斜視図である。 本実施の形態の接続用基板の製造工程を示した図（その１）である。 本実施の形態の接続用基板の製造工程を示した図（その２）である。 第３の実施の形態によるチップキャパシタモジュール部品の断面図である。 本実施の形態のチップキャパシタモジュール部品の製造工程を示した図（その１）である。 本実施の形態のチップキャパシタモジュール部品の製造工程を示した図（その２）である。 本実施の形態のチップキャパシタモジュール部品の製造工程を示した図（その３）である。 本実施の形態のチップキャパシタモジュール部品の製造工程を示した図（その４）である。

符号の説明

１０，４０，４５，５０ 接続用基板
１１，４１，５１ 基板本体
１２ チップキャパシタモジュール
１３，６２ 封止樹脂
１４ 半導体素子
１５，４６ 接続端子
１５Ａ 信号端子
１５Ｂ 接地端子
１５Ｃ 電源端子
１７ 基材
１７Ａ 上面
１７Ｂ 下面
１８ 貫通ビア
１９，５２ 貫通孔
２１，４２，４３ 開口部
２３ 第１の接続用リード
２４ 第２の接続用リード
２５ チップキャパシタ
２７，３１ 支持部
２８，２９，３２，３３ 接続部
３４ 誘電体
３５Ａ，３５Ｂ 端子電極
３６ はんだ
４８Ａ，４８Ｂ 支持体
５４ 接続ピン
５５ 貫通部分
５６Ａ，５６Ｂ 接続部分
５８ 絶縁材
６０ チップキャパシタモジュール部品
６１ 接着剤
６４ 上部金型
６５ 下部金型
６６，６８ フィルム
６７ 凹部
θ₁，θ₂，θ₃，θ₄ 角度
Ａ 半導体素子実装領域
Ｍ 厚さ
Ｗ 幅

Claims (9)

1. 開口部が形成された基板本体と、該開口部に配設されるチップキャパシタとを有し、電子部品と回路基板との間を電気的に接続する接続用基板であって、
   第１の電位に設定され、前記電子部品及び回路基板と電気的に接続される第１の接続用リードと、第２の電位に設定され、該電子部品及び回路基板と電気的に接続される第２の接続用リードとを有し、
   前記チップキャパシタは、前記第１の接続用リードと第２の接続用リードとの間に設けられることを特徴とする接続用基板。
2. 前記第１及び第２の接続用リードは、それぞれ交互に設けられていることを特徴とする請求項１に記載の接続用基板。
3. 前記第１及び第２の接続用リードは、前記電子部品と直接接続されていることを特徴とする請求項１または２に記載の接続用基板。
4. 前記第１及び第２の接続用リードは、板状とされた導電部材の両端を折り曲げた構成とされていることを特徴とする請求項１〜３のいずれか一項に記載の接続用基板。
5. 前記チップキャパシタと第１及び第２の接続用リードとを、前記基板本体に固定する樹脂を設けた特徴とする請求項１〜４のいずれか一項に記載の接続用基板。
6. 前記基板本体は、該基板本体を貫通する貫通孔と、該貫通孔に配設され、前記電子部品と回路基板との間を電気的に接続する接続ピンとをさらに有し、
   前記接続ピンは、板状とされた導電部材の両端を折り曲げた構成とされていることを特徴とする請求項１〜５のいずれか一項に記載の接続用基板。
7. 開口部が形成された基板本体と、第１の電位に設定され、電子部品と直接接続される第１の接続用リードと、第２の電位に設定され、該電子部品と直接接続される第２の接続用リードと、該基板本体に形成された開口部に配置されるチップキャパシタとを備えた接続用基板の製造方法であって、
   前記基板本体に前記開口部を形成する開口部形成工程と、
   前記第１の接続用リードと第２の接続用リードとの間にチップキャパシタを配設するチップキャパシタ配設工程と、
   前記基板本体に形成された開口部に、前記チップキャパシタを第１及び第２の接続用リードと共に配置させるチップキャパシタ配置工程とを設けたことを特徴とする接続用基板の製造方法。
8. 前記チップキャパシタ配置工程は、前記基板本体に形成された開口部に前記チップキャパシタを前記第１及び第２の接続用リードと共に挿入するチップキャパシタ挿入工程と、該チップキャパシタと第１及び第２の接続用リードとを樹脂により封止する樹脂封止工程とを有することを特徴とする請求項７に記載の接続用基板の製造方法。
9. 前記基板本体に貫通孔を形成する貫通孔形成工程と、
   前記電子部品と回路基板との間を電気的に接続する接続ピンを前記貫通孔に配設する接続ピン配設工程とさらに設けたことを特徴とする請求項７または８に記載の接続用基板の製造方法。
   

Images