JP2013157576A - 回路素子実装構造 - Google Patents

回路素子実装構造 Download PDF

Info

Publication number
JP2013157576A
JP2013157576A JP2012019401A JP2012019401A JP2013157576A JP 2013157576 A JP2013157576 A JP 2013157576A JP 2012019401 A JP2012019401 A JP 2012019401A JP 2012019401 A JP2012019401 A JP 2012019401A JP 2013157576 A JP2013157576 A JP 2013157576A
Authority
JP
Japan
Prior art keywords
module
discrete component
substrate
circuit
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012019401A
Other languages
English (en)
Inventor
shinichi Anan
信一 阿南
Kenichiro Fujii
健一郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012019401A priority Critical patent/JP2013157576A/ja
Publication of JP2013157576A publication Critical patent/JP2013157576A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 ICなどを含むモジュールを搭載した回路基板上に、ディスクリート部品を設けた場合において、電気的特性の劣化を抑止しつつ高密度を実現可能とした回路素子実装構造を提供する。
【解決手段】 回路基板1の上に搭載された回路モジュール2と、この回路基板1の上において、この回路モジュール2の基板側面電極と直接またはハンダを介して電極が接触されて搭載された高背のディスクリート部品51とを含むことを特徴としている。
【選択図】 図1

Description

本発明は回路素子実装構造に関し、特にICなどを含む回路モジュールとディスクリートなチップ部品とを実装するための回路素子実装構造に関するものである。
小型の電子機器が普及するにつれて、更なる小型化及び薄型化を目指した高機能の電子機器が必要とされている。そして、更に携帯端末などの小型電子機器の大画面化により、機器において、電池を収納する体積が占める割合が高まっている。その一方で、実装基板が占める割合は低下しており、よって高密度な実装基板が要求されている。
ここで、例えば、図13に示す様な回路をモジュール化する場合の例を説明する。この場合、端末機器の実装面積が十分ではないために、理想的には、図中の点線100で囲われた部分を一つのモジュールとすることが要求されるが、IC101、インダクタ102、キャパシタ103のうちどれか一つでも、部品高さが高い場合には、モジュール化した場合の実装高さは、その一番高いものの高さに依存することになってしまう。よって、端末機器の設計仕様を十分に満足できない場合が生じることになる。
例えば、インダクタ102やキャパシタ103の高さが大きい場合には、仮にモジュール化しても、実装高さはこれらインダクタやキャパシタの高さに依存し、端末機器の設計仕様を満たさないために、モジュール化や高密度化ができないことになる。
そこで、例えば、キャパシタ103をモジュールに含ませないでディスクリート部品とするという選択肢もある。しかし、この場合には、モジュール化による小型化効果が減少し、また、このキャパシタ103とIC101とを接続するためのフィードバックライン104が、モジュール端子やモジュール基板を経由することになるために、当該ライン104の寄生成分の増加により、電気的特性が低下することにもなる。
特開2003−224426号公報
ここで、特許文献1を参照すると、その図1や図2などに示されている様に、回路基板上にセラミックパッケージと回路素子であるディスクリート部品とを搭載したものがあるが、この場合に、前述した様に、セラミックパッケージとディスクリート部品とを接続するための配線ラインが必要となる。そのために、当該ラインにおける寄生成分により電気的特性の劣化は避けられない。
そこで、本発明の目的は、ICなどを含むモジュールを搭載した回路基板上に、高背ディスクリート部品を設けた場合において、電気的特性の劣化を抑止しつつ高密度を実現可能とした回路素子実装構造を提供することである。
本発明による回路素子実装構造は、基板上に搭載された回路モジュールと、前記基板上において、この回路モジュールの基板側面電極と直接またはハンダを介して電極が接触されて搭載されたディスクリート部品とを含むことを特徴とする。
本発明によれば、基板上において、高さが大なる高背ディスクリート部品を、当該基板上に搭載された回路モジュールの基板側面電極と直接またはハンダを介して電極を接触させて搭載することにより、実装高さを抑えつつ高密度化を実現できるという効果がある。
本発明の一実施の形態を示す図である。 本発明の一実施の形態に用いる回路基板を示す図である。 本発明の一実施の形態において、回路基板へのモジュールや高背ディスクリート部品を搭載する場合の説明図である。 図3に示した高背ディスクリート部品の回路基板への搭載時の作用を説明する図である。 本発明の他の実施の形態を示す図である。 本発明の更に他の実施の形態を示す図である。 本発明の別の実施の形態を示す図である。 本発明の更に別の実施の形態を示す図である。 本発明の他の実施の形態を示す図である。 本発明の実施の形態における実装構造を樹脂モールドした場合の図である。 本発明の実施の形態において、回路基板への高背ディスクリート部品を搭載する場合の説明図である。 本発明の実施の形態において、モジュールへの高背ディスクリート部品の接触方法を示す図である。 モジュールの回路の一例を示す図である。
以下に、図面を参照しつつ本発明の実施の形態について詳細に説明する。図1は本発明の一実施の形態を示す図であり、下側の図面は平面図、上側の図面は平面図におけるAA線に沿う矢視方向の断面図である。
図1に示す様に、回路基板(一次基板とも称される)1の上に、ICなどを含むモジュール2と共に、高背ディスクリート部品5を隣接して搭載するのであるが、その場合に、このディスクリート部品5を、モジュール2の基板(二次基板とも称される)側面とを接触させて配置するのである。図の例では、ディスクリート部品5の電極51をモジュール2の基板側面と接触させて隣接配置している。
本来、この高背ディスクリート部品5は、前述した様に、モジュール2に内蔵しても良いものであるが、そうすると、モジュール2自身の高さが、モジュール2の端子の高さ、モジュール2の基板の厚さ、この高背ディスクリート部品の高さ、モジュール2の基板と高背ディスクリート部品を接続するハンダ高さの合計になってしまい、薄型化にならない。そこで、本発明では、このように、モジュール2とは別に高背ディスクリート部品5を基板1上に搭載し、かつこのモジュール2と隣接配置して、両者間の配線ラインを極力無くす様にしているのである。
なお、図1において、モジュール2の上には、更にBGA(Ball Grid Array)半導体パッケージ3や複数のディスクリート部品4などが搭載されて、積層状態とされているものとする。また、11や12は接続用のランドを示している。
図2は、図1に示した回路基板1を示す図であり、下側の図面は平面図、上側の図面は平面図におけるBB線に沿う矢視方向の断面図である。なお、図1と同等部分には同一符号をもって示している。他の図においても同様とする。
モジュール2とディスクリート部品5とを隣接配置するために、本発明では、回路基板1に設けたランド12の形状によって、ハンダ6のリフロー時のセルフアライメント効果を利用するのが良い。そのためのランド12の形状について説明する。前述した様に、リフロー時のセルフアライメント効果を利用するために、リフロー時にディスクリート部品5がランドの中心に向かって移動する際に、ディスクリート部品の側面がモジュール2の基板側面と接する様にランド位置を設定するのである。
その場合、図1における搭載後のディスクリート部品のモジュール側のランドが、モジュールの基板端よりもモジュールの中心方向に寄った位置になるように設けられるのである。
そして、回路基板1にハンダペーストを印刷するのであるが、その際に、図2に示す様に、モジュール2の基板とディスクリート部品5とが接続する場所においては、通常よりもハンダの量が多くなる様に印刷する(ランド12上の楕円状で示すハンダ6参照)。
そして、ハンダ6を印刷した回路基板1に各種部品を搭載することになるが、この搭載時には、図3に示す様に、部品の外形公差、搭載機の搭載精度などを考慮して、隣接したい部品間をあえて両者が接触しないだけのクリアランスを確保して搭載するのである。すなわち、搭載する時、図3における太線の位置にディスクリート部品5の中心を置く代わりに破線の位置に置くのである。なお、太線はディスクリート部品5の左右一対の電極51に対応するランド間の中心を示し、破線はディスクリート部品5の中心を示している。
換言すれば、基板1上のディスクリート部品5を搭載するための回路モジュール側の接続用ランド12の端縁部と回路モジュール2の基板側面との位置関係が、上面から見た場合に、両者が一部重畳するように、接続用ランド12の端縁部が回路モジュール2の基板側面よりも当該回路モジュールの中心方向にずれて設けられている。
続いて、リフローハンダ付けを行うが、このとき、図4の断面図に示す様に、リフロー時におけるハンダ6のセルフアライメント効果(501)とぬれ性(502)とにより、搭載時にあえてずらして搭載したにもかかわらず、搭載部品はランドの中心に引き寄せられる。その結果、図5の様に、モジュール2とディスクリート部品5との間に隙間がなくなり、同時に両者の接続ランド(電極)22と電極51とがハンダ6により接続されることになる。なお、このセルフアライメント効果とは、リフロー中にハンダの表面張力により表面実装部品がランドの中心へ引き寄せられる現象である。
リフロー時のセルフアライメント効果のみならず、同時にハンダのぬれ性により、印刷したハンダ6がランド12だけではなく、ディスクリート部品5の電極51全体へ浸透する。なお、図4,5に示す様に、モジュール2の基板側面に接続用ランド22を設けておき、この接続用ランド22にもハンダを印刷しておけば、接続のためのハンダ不足を解消できることになる。
モジュール化においては高密度実装と実装高さとはいわゆるトレードオフの関係にあったものが、本発明では、高背部品をモジュールの基板とのクリアランスなしにディスクリート実装することで、実装高さを抑えつつ高密度実装が可能となる。また、前述した様に、電気的特性の劣化という課題からモジュール化できなかった回路においても、本発明では、モジュールの基板の表層に設けられた電極とディスクリート部品の電極とを直接接続する構造であるので、電気的特性の課題を解決しつつ高密度実装が可能となる。
更に、モジュールの基板と高背部品とを直接接続することにより、一次基板の配線密度を低下させることができる。更にはまた、本来はモジュールの上に搭載する部品を、一時基板上に搭載するので、モジュールに搭載する部品を削減できることにもなる。よって、モジュールサイズを縮小でき、基板の1シートから分割できるモジュール基板数が増加して、モジュール基板のコストダウンが可能になる。
また、搭載費用の削減や、一次実装時の歩留りを向上でき、更に、モジュールの上の部品を、一時基板上にディスクリート実装すると、モジュールの重さを軽量化できるので、落下などの衝撃に対する信頼性が向上する。以上の効果により、小型、薄型の端末機器を提供できるものである。
上述した実施の形態では、モジュール2の基板側面とディスクリート部品5の短辺とを直接接触する様にしているが、ディスクリート部品5の長辺、すなわち部品5の一対の電極51をモジュール2の基板側面と接触する様にしても良いことは明白である。
また、モジュール2の基板の接続用ランドの形状を、例えば、図6に示す様に、当該基板に側面電極23を採用することにより、より機械的接続強度を向上させることができる。また、図7に示す様に、モジュール2の基板の接続用ランドとして、半円筒状のスルーホール24を用いることもできる。この場合には、モジュールのハンダ印刷時に、当該スルーホール24にもハンダを印刷しておくことにより、接続用ハンダ量の不足を解消することができる。なお、図7において、下側図面は平面図を示し、上側図面は下側図面のDD線に沿う矢視方向断面図である。
更には、図8の断面図に示す様に、モジュール基板の各層のパターン(モジュール基板内埋め込み電極)25を接続用に利用することもできる。この場合の接続方法は、他の方法と比較すると、機械的接続強度が弱いことが想定されるが、樹脂などにより補強することで、強度を補うことが可能である。更にはまた、モジュール2上の搭載部品4が接続するディスクリート部品5と同電位の場合には、図9に示す様に、ランド21を、この搭載部品4とディスクリート部品5の接続用に共用できる。
図4で説明したセルフアライメント効果を利用した実装方法以外にも、一次基板1に実装する前にモジュール2とディスクリート部品5とを接続して固定しておく方法も利用できる。図10に示す様に、一次基板に実装する前に、樹脂10によってモジュール2の基板実装面と各種部品3,4とを固定する。
すなわち、先ず、モジュール基板に部品を実装し、端子面にハンダを印刷した状態にする。その際に、接続用ランドにもハンダを印刷しておく。そして、図11に示す様な部品接触治具105を用いてモジュール2の基板とディスクリート部品5と接触させる。そして、ディスクリート部品5の高さ合わせは、治具105にざぐり加工が施された板を付けるか、キャリアプレートにざぐり加工を加えることで補正する。
その後、リフローハンダ接続を行い、モジュールの端子形成と、モジュール基板とディスクリート部品5との接続を行い、モジュールの部品面を樹脂で固定する。この方法では、モジュールとディスクリート部品全体を樹脂で覆う構造から耐衝撃性を高めることができる。
また、図11に示した様な治具105を用いることで、図12に示す様に、導電性接着剤26により固定することも可能である。この導電性接着剤として、例えば、ディスペンサー106を用いてモジュール基板やディスクリート部品の側面に塗布する。その後、治具105を用いてモジュール基板とディスクリート部品とを接触させることで機械的、電気的接続を可能とするのである。もっとも、治具なしに手作業で位置合わせを行うことができることは勿論である。
1 回路基板
2 モジュール
3 BGA半導体パッケージ
4 ディスクリート部品
5 高背ディスクリート部品
6 ハンダ
10 モールド樹脂
11,12,22 接続ランド
23 側面電極
24 スルーホール
25 モジュール基板内埋め込み電極
26 導電性接着剤
51 高背ディスクリート部品の電極

Claims (5)

  1. 基板上に搭載された回路モジュールと、前記基板上において、この回路モジュールの基板側面電極と直接またはハンダを介して電極が接触されて搭載されたディスクリート部品とを含むことを特徴とする回路素子実装構造。
  2. 前記ハンダに代えて、導電性接着剤であることを特徴とする請求項1に記載の回路素子実装構造。
  3. 前記回路モジュールの基板側面の電極と、前記ディスクリート部品の電極とが、接続されていることを特徴とする請求項1または2に記載の回路素子実装構造。
  4. 前記基板上の前記ディスクリート部品を搭載するための接続用ランドの端縁部と前記回路モジュールの基板側面との位置関係が、上面から見た場合に、両者が一部重畳するように、前記接続用ランドの端縁部が前記回路モジュールの基板側面よりも当該回路モジュールの中心方向にずれて設けられていることを特徴とする請求項1〜3いずれかに記載の回路素子実装構造。
  5. 前記回路モジュールと前記ディスクリート部品とは、前記基板上において、樹脂モールドされていることを特徴とする請求項1〜4いずれかに記載の回路素子実装構造。
JP2012019401A 2012-02-01 2012-02-01 回路素子実装構造 Pending JP2013157576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019401A JP2013157576A (ja) 2012-02-01 2012-02-01 回路素子実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019401A JP2013157576A (ja) 2012-02-01 2012-02-01 回路素子実装構造

Publications (1)

Publication Number Publication Date
JP2013157576A true JP2013157576A (ja) 2013-08-15

Family

ID=49052451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019401A Pending JP2013157576A (ja) 2012-02-01 2012-02-01 回路素子実装構造

Country Status (1)

Country Link
JP (1) JP2013157576A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983118A (ja) * 1995-09-18 1997-03-28 Alps Electric Co Ltd プリント配線基板
JP2001237525A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 導電性接着剤を用いた電子部品の実装体およびその製造方法
JP2004207352A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2006173256A (ja) * 2004-12-14 2006-06-29 Murata Mfg Co Ltd 部品の表面実装構造
JP2008034672A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd チップ部品の実装方法および電子モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983118A (ja) * 1995-09-18 1997-03-28 Alps Electric Co Ltd プリント配線基板
JP2001237525A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 導電性接着剤を用いた電子部品の実装体およびその製造方法
JP2004207352A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2006173256A (ja) * 2004-12-14 2006-06-29 Murata Mfg Co Ltd 部品の表面実装構造
JP2008034672A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd チップ部品の実装方法および電子モジュール

Similar Documents

Publication Publication Date Title
US8952262B2 (en) Component-incorporated wiring substrate and method of manufacturing the same
US8110915B2 (en) Open cavity leadless surface mountable package for high power RF applications
KR101731691B1 (ko) 3차원 수동 다중-컴포넌트 구조물
US20140029201A1 (en) Power package module and manufacturing method thereof
US10096562B2 (en) Power module package
KR20110054348A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20110174526A1 (en) Circuit module
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
US20200286980A1 (en) Stacked Electronic Structure
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
WO2019235189A1 (ja) バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US20120293291A1 (en) Magnetic member
CN103633069A (zh) 封装结构和电子设备
JP2013157576A (ja) 回路素子実装構造
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
WO2013153717A1 (ja) 電子機器及びその製造方法
US20230049094A1 (en) Electronic module
WO2012129118A1 (en) Circuit protection device
CN220189616U (zh) 电子部件模块、子模块
WO2023221529A1 (zh) 一种封装结构、封装方法以及电子设备
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR20100124407A (ko) 적층형 반도체 패키지
KR20110115780A (ko) 인쇄회로기판, 패키지 온 패키지 기판 및 패키지 온 패키지 기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160301