CN103633069A - 封装结构和电子设备 - Google Patents
封装结构和电子设备 Download PDFInfo
- Publication number
- CN103633069A CN103633069A CN201310290583.1A CN201310290583A CN103633069A CN 103633069 A CN103633069 A CN 103633069A CN 201310290583 A CN201310290583 A CN 201310290583A CN 103633069 A CN103633069 A CN 103633069A
- Authority
- CN
- China
- Prior art keywords
- electronic circuit
- circuit board
- barricade
- encapsulating structure
- execution mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
- H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
封装结构和电子设备。一种封装结构包括:多个基板,该多个基板上安装有元件;以及屏蔽构件,该屏蔽构件被设置在所述多个基板之间并将所述多个基板的所述元件一起屏蔽,其中,所述多个基板以安装有所述元件的表面彼此面对的方式彼此平行地设置。
Description
技术领域
本文讨论的实施方式涉及将电子电路基板屏蔽在电子设备内的封装结构。
背景技术
在现有技术中,相对紧凑的电子设备(例如,移动电话、游戏装置和可佩戴终端装置)具有较小的壳体,电子电路以高密度封装在该壳体中。安装在电子电路基板上的电子电路包括生成电磁波的电路与往往会由于从另一电子电路生成的电磁波的影响而发生故障的电子电路的混合。因此,利用由(例如)金属构成的屏蔽板来覆盖生成电磁波的电路以及往往会由于从另一电子电路生成的电磁波的影响而发生故障的电子电路。
通常,在这种电子设备中,采用电子电路基板层叠技术以实现高密度封装。然而,将具有独立的屏蔽板的多个电子电路基板层叠会对高密度封装带来不利影响,因为(例如)可能难以将电子电路基板安装在电子设备内。
下面为参考文献:
[文献1]日本特开2004-260103号公报,以及
[文献2]日本特开平08-213500号公报。
发明内容
根据本发明的一方面,一种封装结构包括:多个基板,该多个基板上安装有元件;以及屏蔽构件,其设置在所述多个基板之间并将所述多个基板的所述元件一起屏蔽,其中,所述多个基板以安装有所述元件的表面彼此面对的方式彼此平行地设置。
本发明的目的和优点将通过权利要求中具体指出的元件和组合来实现和获得。应该理解,以上总体描述和以下详细描述均是示例性和说明性的,并非对要求保护的本发明的限制。
附图说明
图1A和图1B示出比较例中的问题;
图2A和图2B示出根据第一实施方式的封装结构;
图3A和图3B示出根据第二实施方式的封装结构;
图4A和图4B示出根据第三实施方式的封装结构;
图5A和图5B示出根据第四实施方式的封装结构;
图6A和图6B示出根据第五实施方式的封装结构;
图7A至图7D示出根据第一实施方式的封装结构的制造方法;
图8A至图8D示出屏蔽板与电子电路基板之间的连接技术;
图9A和图9B示出两个或更多个电子电路基板被一起屏蔽的第六实施方式;以及
图10A和图10B示出根据第七实施方式的封装结构。
具体实施方式
首先,下面参照图1A和图1B的描述涉及各自具有屏蔽板的多个电子电路基板层叠的比较例中存在的问题。
图1A示出各自具有屏蔽板的两个电子电路基板如何层叠。
屏蔽电子电路的屏蔽板20安装在第一电子电路基板10上。屏蔽电子电路的屏蔽板22安装在第二电子电路基板12上。这两个电子电路基板10和12安装在电子设备内,使得具有电子电路的表面(即,安装有屏蔽板20和22的表面)彼此面对。
图1B是用于说明两个层叠的电子电路基板10和12的结构的横截面图。
半导体器件50和无源元件60(例如,电容器和线圈)安装在第一电子电路基板10上。固定屏蔽板20的多个板载夹子40安装在第一电子电路基板10上包围半导体器件50和无源元件60的区域中。利用板载夹子40将屏蔽板20固定在适当的位置。
同样,半导体器件52和无源元件60(例如,电容器和线圈)安装在第二电子电路基板12上。固定屏蔽板22的多个板载夹子40安装在第二电子电路基板12上包围半导体器件52和无源元件60的区域中。利用板载夹子40将屏蔽板22固定在适当的位置。
在第一电子电路基板10的屏蔽板安装表面与第二电子电路基板12的屏蔽板安装表面彼此面对的情况下,两个屏蔽板20和22彼此抵接,因此难以进一步减小第一电子电路基板10与第二电子电路基板12之间的距离D1。这阻碍了在电子设备内实现更高的封装密度。
下面将参照附图提供实施方式的详细描述。
图2A和图2B示出根据第一实施方式的封装结构。图2A示出两个电子电路基板10和12如何通过单个屏蔽板24来屏蔽。图2B是两个电子电路基板10和12通过单个屏蔽板24屏蔽的结构的横截面图。在第一实施方式中,屏蔽板24是由(例如)金属构成的矩形框架形状的板。
包括半导体器件50和无源元件60(例如,电容器和线圈)的电子元件安装在第一电子电路基板10上。这些电子元件构成电子电路。该电子电路是易于生成电磁波的电路,例如无线发送器和接收器电路、高频振荡的振荡电路或者电源电路。另一示例是易受来自另一电子电路的电磁波的影响的电路,例如存储单元。
固定屏蔽板24的多个板载夹子40安装在第一电子电路基板10上包围半导体器件50和无源元件60的区域中。板载夹子40由导电材料(例如,金属)构成,使得屏蔽板24可电连接到第一电子电路基板10内的接地层。
同样,包括半导体器件52和无源元件60(例如,电容器和线圈)的电子元件安装在第二电子电路基板12上。这些电子元件构成电子电路。固定屏蔽板24的多个板载夹子40安装在第二电子电路基板12上包围半导体器件52和无源元件60的区域中。
第一电子电路基板10和第二电子电路基板12将屏蔽板24夹在中间,使得电子元件安装表面彼此面对。
参照图2B,第一电子电路基板10上的电子元件和第二电子电路基板12上的电子元件被第一电子电路基板10、第二电子电路基板12和屏蔽板24包围。尽管未示出,但是第一电子电路基板10和第二电子电路基板12各自为多层基板,其中包括接地层。由于屏蔽板24经由板载夹子40电连接到接地层,所以第一电子电路基板10上的电子元件和第二电子电路基板12上的电子元件被完全屏蔽。
第一电子电路基板10上的电子元件和第二电子电路基板12上的电子元件以背对背方式设置,其间未插入隔板。因此,与比较例中第一电子电路基板10与第二电子电路基板12之间的距离D1相比,第一电子电路基板10与第二电子电路基板12之间的距离D2可显著减小。因此,电子设备的大小和厚度可减小。另选地,由于电子设备内可能形成额外空间,所以可增加另一电子电路,从而允许电子设备的更高的功能性。
另外,在比较例中分别为第一电子电路基板10和第二电子电路基板12提供的两个屏蔽板20和22被减少为单个屏蔽板24,由此屏蔽板24的制造步骤的数量可显著减少。由于根据第一实施方式的屏蔽板24具有简单的矩形框架形状,所以其制造成本也可显著降低。
在第一实施方式中,可取的是,第一电子电路基板10的电子电路和第二电子电路基板12的电子电路是不受彼此的电磁波影响的电子电路。
接下来,将参照图3A和图3B描述根据第二实施方式的封装结构。
图3A示出两个电子电路基板10和12如何通过单个屏蔽板26屏蔽。图3B示出两个电子电路基板10和12通过单个屏蔽板26屏蔽的结构的横截面图。在图3A和图3B中,与图2A和图2B所示的封装结构中的那些元件相同或等同的元件被赋予相同的标号,其描述将省略。
根据第二实施方式的屏蔽板26与根据第一实施方式的屏蔽板24的不同之处在于,在中间位置处设置有隔板27。在第二实施方式中,一个电子电路基板的电子电路较不易受由另一电子电路基板的电子电路生成的电磁波的影响。在第二实施方式中,尽管单个隔板27插入第一电子电路基板10上的电子元件与第二电子电路基板12上的电子元件之间,但是与比较例中第一电子电路基板10与第二电子电路基板12之间的距离D1相比,第一电子电路基板10与第二电子电路基板12之间的距离D3仍可减小。
接下来,将参照图4A和图4B描述根据第三实施方式的封装结构。图4A示出应用第三实施方式之前的封装结构。图4B示出根据第三实施方式的封装结构。在图4A和图4B中,与图2A和图2B所示的封装结构中的那些元件相同或等同的元件被赋予相同的标号,其描述将省略。
参照图4A,由半导体器件50和无源元件60(例如,电容器和线圈)构成的电子电路形成在第一电子电路基板10上,该电子电路由屏蔽板20屏蔽。由第一半导体器件52、无源元件60(例如,电容器和线圈)以及第二半导体器件54构成的电子电路形成在第二电子电路基板12上,该电子电路由屏蔽板22屏蔽。第二半导体器件54在其工作期间生成大量的热,并且具有比半导体器件52更大的高度。第二半导体器件54的背面设置有导热构件70,该导热构件70使得由第二半导体器件54生成的热朝着屏蔽板22逸出。
在第一电子电路基板10和第二电子电路基板12被设置为使得其具有电子电路的表面(即,屏蔽板安装表面)彼此面对的情况下,就像图4A中一样,屏蔽板20和屏蔽板22彼此表面接触。在这种状态下,第二半导体器件54所生成的热经由导热构件70传递到屏蔽板22,然后进一步传递到屏蔽板20。传递到屏蔽板20的热经由板载夹子40从第一电子电路基板10释放。
参照图4B,根据第三实施方式,第一电子电路基板15上的电子电路和第二电子电路基板12上的电子电路由单个屏蔽板24屏蔽。在第三实施方式中,第二电子电路基板12上的第二半导体器件54所生成的热经由导热构件70传递到第一电子电路基板15,并从第一电子电路基板15释放。由于两个屏蔽板未插入到两个电子电路基板15与12之间,所以与图4A的情况相比,可更高效地释放热。另外,与应用第三实施方式之前的封装结构中的第一电子电路基板10与第二电子电路基板12之间的距离D4相比,第一电子电路基板15与第二电子电路基板12之间的距离D5可显著减小。
接下来,将参照图5A和图5B描述根据第四实施方式的封装结构。图5A示出应用第四实施方式之前的封装结构,其中第一电子电路基板10和第二电子电路基板12设置在同一平面上。图5B示出根据第四实施方式的封装结构。在图5A和图5B中,与图2A和图2B所示的封装结构中的那些元件相同或等同的元件被赋予相同的标号,其描述将省略。
参照图5A,第一电子电路基板10和第二电子电路基板12设置在同一平面上。参照图5B,根据第四实施方式,第一电子电路基板11上的电子电路和第二电子电路基板17上的电子电路由单个屏蔽板21屏蔽。在第四实施方式中,第一电子电路基板10的位于图5A中间的板载夹子40以及第二电子电路基板12的位于图5A中间的板载夹子40未被设置,使得第一电子电路基板11和第二电子电路基板17的安装区域可减小。因此,第一电子电路基板11和第二电子电路基板17上的总安装空间可减少与距离D6相等的量。
接下来,将参照图6A和图6B描述根据第五实施方式的封装结构。图6A示出应用第五实施方式之前的封装结构,其中第一电子电路基板10和第二电子电路基板12彼此正交地设置。图6B示出根据第五实施方式的封装结构。在图6A和图6B中,与图2A和图2B所示的封装结构中的那些元件相同或等同的元件被赋予相同的标号,其描述将省略。
参照图6A,第一电子电路基板10和第二电子电路基板12彼此正交地设置。难以进一步减小两个电子电路基板10和12之间的距离,因为第一电子电路基板10上的屏蔽板20和第二电子电路基板12上的屏蔽板22将彼此接触。
参照图6B,根据第五实施方式,第一电子电路基板11上的电子电路和第二电子电路基板19上的电子电路由单个屏蔽板28屏蔽。在第五实施方式中,第一电子电路基板11在第二电子电路基板19一侧不具有板载夹子40,第二电子电路基板19在第一电子电路基板11一侧不具有板载夹子40,使得第一电子电路基板11和第二电子电路基板19的安装区域可减小。因此,第一电子电路基板11和第二电子电路基板19上的总安装空间可减少与距离D7相等的量。
下面参照图7A至图7D的描述涉及作为示例的根据第一实施方式的封装结构的制造处理。
首先,参照图7A,制备第一电子电路基板10,将半导体器件50和无源元件60(例如,电容器和线圈)设置在第一电子电路基板10上。然后,将多个板载夹子40设置在第一电子电路基板10上包围半导体器件50和无源元件60的区域中。板载夹子40是能够安装在第一电子电路基板10上的夹状构件,并且经由导电材料(例如,焊料)设置在第一电子电路基板10上的焊盘(未示出)上。
同样,制备第二电子电路基板12(图7A中未示出),将半导体器件52和无源元件60(例如,电容器和线圈)设置在第二电子电路基板12上。然后,将多个板载夹子40设置在第二电子电路基板12上包围半导体器件52和无源元件60的区域中。
然后,参照图7B,通过将屏蔽板24安装到第一电子电路基板10上的板载夹子40中间所形成的凹陷中来将屏蔽板24固定。
随后,参照图7C,使第二电子电路基板12上的板载夹子40中间所形成的凹陷与屏蔽板24位置对准,使得第二电子电路基板12的电子元件安装表面面对第一电子电路基板10上的电子元件。
然后,参照图7D,将第二电子电路基板12上的板载夹子40中间的凹陷安装到屏蔽板24,从而将第二电子电路基板12固定到屏蔽板24。
接下来,将参照图8A至图8D描述屏蔽板与电子电路基板之间的连接技术。图8A示出利用上述板载夹子40将屏蔽板80固定到电子电路基板90的技术。板载夹子40是能够安装在电子电路基板90上的导电夹状构件,并经由导电材料(例如,焊料)固定在电子电路基板90的电极焊盘92上。电极焊盘92电连接到电子电路基板90的接地层(未示出)。通过将屏蔽板80的末端安装到板载夹子40中间所形成的凹陷中来固定屏蔽板80。
图8B示出使屏蔽板82与电子电路基板90接触的技术。在屏蔽板82的末端处形成有突起83。突起83与电子电路基板90的电极焊盘92接触,使得屏蔽板82电连接到电子电路基板90。
图8C示出代替板载夹子40利用框架86将屏蔽板84固定到电子电路基板90的技术。在电子电路基板90上形成有包围电子电路的框架86。框架86经由导电材料(例如,焊料)固定到电极焊盘92。在框架86的侧面中形成有突起87。在屏蔽板84的侧面中与突起87对应的区域中形成有开口85。通过将突起87安装到开口85中来将屏蔽板84固定到框架86。
图8D示出在不使用板载夹子40的情况下将屏蔽板88直接连接到电子电路基板90的技术。利用导电材料94(例如,焊料)将屏蔽板88固定到电极焊盘92。
与上述将两个电子电路基板一起屏蔽的实施方式相比,下面参照图9A和图9B的描述涉及将两个或更多个电子电路基板一起屏蔽的第六实施方式。
参照图9A,在根据第六实施方式的封装结构中,第一电子电路基板10、第二电子电路基板12和第三电子电路基板18被设置为使得其电子电路安装表面面向内部。板载夹子40被设置为包围各个电子电路基板的电子电路。将三个电子电路基板10、12和18的电子电路一起屏蔽的屏蔽板29具有折叠板的形状。
图9B示出三个电子电路基板10、12和18以及屏蔽板29彼此接合的状态。三个电子电路基板10、12和18的电子电路由第一电子电路基板10、第二电子电路基板12、第三电子电路基板18和屏蔽板29完全屏蔽。
下面参照图10A和图10B的描述涉及根据第七实施方式的封装结构,其应用于通过将柔性基板和刚性基板组合而获得的刚柔基板。在图10A和图10B中,与图2A和图2B所示的封装结构中的那些元件相同或等同的元件被赋予相同的标号,其描述将省略。
图10A示出在应用第七实施方式之前的刚柔基板的结构。刚柔基板包括第一刚性部分120、柔性部分124和第二刚性部分122。在刚柔基板的最典型的结构中,由(例如)玻璃环氧树脂构成的刚性层粘结到由(例如)聚酰亚胺构成的柔性层的一个表面或各个表面,并且柔性层和刚性层通过通孔彼此电连接。
在第七实施方式中,第一刚性部分120具有包括第一刚性层110和柔性层114的双层结构。柔性部分124具有包括柔性层114的单层结构。第二刚性部分122具有包括第二刚性层112和柔性层114的双层结构。如果要通过使柔性部分124弯曲来将第一刚性部分120和第二刚性部分122安装在电子设备内,使得电子电路安装表面(即,安装有屏蔽板20和22的表面)彼此面对,则屏蔽板20和22将彼此抵接,因而使得难以减小第一刚性部分120与第二刚性部分122之间的距离。
参照图10B,根据第七实施方式,第一刚性部分120的电子电路和第二刚性部分122的电子电路由单个屏蔽板24屏蔽。因此,与应用第七实施方式之前的封装结构相比,第一刚性部分120和第二刚性部分122之间的距离可显著减小。
根据实施方式的电子设备包括壳体以及设置在该壳体内的根据第一实施方式至第七实施方式中的任一个所述的封装结构。例如,在第一实施方式中,电子设备包括壳体、设置在该壳体内并安装有电子元件的第一电子电路基板10和第二电子电路基板12以及设置在第一电子电路基板10与第二电子电路基板12之间并将第一电子电路基板10和第二电子电路基板12的电子元件一起屏蔽的屏蔽板24。
本文详述的所有示例和条件性语言旨在用于教导目的,以帮助读者理解本发明以及发明人在现有技术基础上做出的构思,不应解释为对这些具体详述的示例和条件的限制,说明书中示例的编排也并不是本发明的优点和缺点的体现。尽管已经详细描述了本发明的实施方式,但是应该理解,在不脱离本发明的精神和范围的情况下可对其进行各种改变、置换和更改。
Claims (5)
1.一种封装结构,该封装结构包括:
多个基板,该多个基板上安装有元件;以及
屏蔽构件,该屏蔽构件被设置在所述多个基板之间并将所述多个基板的所述元件一起屏蔽,
其中,所述多个基板以安装有所述元件的表面彼此面对的方式彼此平行地设置。
2.根据权利要求1所述的封装结构,其中,
所述屏蔽构件由框架形状的板材形成。
3.根据权利要求2所述的封装结构,该封装结构还包括:
隔板,该隔板被设置在所述屏蔽构件的框架内。
4.一种封装结构,该封装结构包括:
基板,该基板包括安装有第一元件的第一刚性部分、柔性部分和安装有第二元件的第二刚性部分;以及
屏蔽构件,该屏蔽构件在所述第一刚性部分的安装有所述第一元件的表面与所述第二刚性部分的安装有所述第二元件的表面彼此面对的状态下被设置在所述第一刚性部分与所述第二刚性部分之间,并且该屏蔽构件将所述第一元件和所述第二元件一起屏蔽。
5.一种电子设备,该电子设备包括:
壳体;
多个基板,该多个基板被设置在所述壳体内,在该多个基板上安装有元件;以及
屏蔽构件,该屏蔽构件被设置在所述多个基板之间并将所述多个基板的所述元件一起屏蔽,
其中,所述多个基板以安装有所述元件的表面彼此面对的方式彼此平行地设置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185877A JP2014045042A (ja) | 2012-08-24 | 2012-08-24 | 実装構造および電子機器 |
JP2012-185877 | 2012-08-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103633069A true CN103633069A (zh) | 2014-03-12 |
Family
ID=48747341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310290583.1A Pending CN103633069A (zh) | 2012-08-24 | 2013-07-11 | 封装结构和电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140055963A1 (zh) |
EP (1) | EP2701480A2 (zh) |
JP (1) | JP2014045042A (zh) |
CN (1) | CN103633069A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695299A (zh) * | 2017-04-12 | 2018-10-23 | 矽品精密工业股份有限公司 | 电子封装件及其承载结构与制法 |
CN111627897A (zh) * | 2020-05-28 | 2020-09-04 | 上海先方半导体有限公司 | 一种立体封装结构及其制备方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016153606A (ja) * | 2015-02-20 | 2016-08-25 | 株式会社豊田自動織機 | 電動圧縮機 |
US11032953B2 (en) * | 2019-04-25 | 2021-06-08 | Microsoft Technology Licensing, Llc | Mutually shielded printed circuit board assembly |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740527A (en) * | 1994-11-24 | 1998-04-14 | Nec Corporation | Transceiver |
JPH11214883A (ja) * | 1998-01-29 | 1999-08-06 | Toshiba Corp | 電子機器におけるスペーサ |
US20030095388A1 (en) * | 2001-11-16 | 2003-05-22 | Jinbao Jiao | Method and apparatus for securing a circuit board to a rigid surface |
EP1933609A1 (en) * | 2005-08-30 | 2008-06-18 | Matsushita Electric Industrial Co., Ltd. | Substrate structure |
US20080291639A1 (en) * | 2007-05-21 | 2008-11-27 | Universal Scientific Industrial Co., Ltd. | Communication module package assembly |
CN101453826A (zh) * | 2007-11-28 | 2009-06-10 | 深圳富泰宏精密工业有限公司 | 印刷电路板堆叠结构 |
US20090194853A1 (en) * | 2006-12-22 | 2009-08-06 | Ki Youn Jang | Shielded stacked integrated circuit packaging system and method of manufacture thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3414480C2 (de) * | 1984-04-17 | 1993-02-25 | Ifm Electronic Gmbh, 4300 Essen | Elektrisches, insbesondere elektronisches, berührungslos arbeitendes Schaltgerät |
JP2715957B2 (ja) | 1995-02-06 | 1998-02-18 | 日本電気株式会社 | 混成集積回路装置 |
JP3842229B2 (ja) | 2003-02-27 | 2006-11-08 | 太陽誘電株式会社 | 回路モジュール |
JP2004327641A (ja) * | 2003-04-24 | 2004-11-18 | Tdk Corp | 電子部品モジュール |
KR100724916B1 (ko) * | 2006-01-02 | 2007-06-04 | 삼성전자주식회사 | 전자회로 패키지 |
US8279625B2 (en) * | 2010-12-14 | 2012-10-02 | Apple Inc. | Printed circuit board radio-frequency shielding structures |
KR20130038503A (ko) * | 2011-10-10 | 2013-04-18 | 삼성전자주식회사 | 전자장치의 pba 적층구조 |
-
2012
- 2012-08-24 JP JP2012185877A patent/JP2014045042A/ja not_active Withdrawn
-
2013
- 2013-06-24 EP EP13173397.4A patent/EP2701480A2/en not_active Withdrawn
- 2013-06-25 US US13/926,208 patent/US20140055963A1/en not_active Abandoned
- 2013-07-11 CN CN201310290583.1A patent/CN103633069A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740527A (en) * | 1994-11-24 | 1998-04-14 | Nec Corporation | Transceiver |
JPH11214883A (ja) * | 1998-01-29 | 1999-08-06 | Toshiba Corp | 電子機器におけるスペーサ |
US20030095388A1 (en) * | 2001-11-16 | 2003-05-22 | Jinbao Jiao | Method and apparatus for securing a circuit board to a rigid surface |
EP1933609A1 (en) * | 2005-08-30 | 2008-06-18 | Matsushita Electric Industrial Co., Ltd. | Substrate structure |
US20090194853A1 (en) * | 2006-12-22 | 2009-08-06 | Ki Youn Jang | Shielded stacked integrated circuit packaging system and method of manufacture thereof |
US20080291639A1 (en) * | 2007-05-21 | 2008-11-27 | Universal Scientific Industrial Co., Ltd. | Communication module package assembly |
CN101453826A (zh) * | 2007-11-28 | 2009-06-10 | 深圳富泰宏精密工业有限公司 | 印刷电路板堆叠结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695299A (zh) * | 2017-04-12 | 2018-10-23 | 矽品精密工业股份有限公司 | 电子封装件及其承载结构与制法 |
CN108695299B (zh) * | 2017-04-12 | 2019-12-27 | 矽品精密工业股份有限公司 | 电子封装件及其承载结构与制法 |
CN111627897A (zh) * | 2020-05-28 | 2020-09-04 | 上海先方半导体有限公司 | 一种立体封装结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140055963A1 (en) | 2014-02-27 |
EP2701480A2 (en) | 2014-02-26 |
JP2014045042A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9247682B2 (en) | Electronic circuit module | |
US10643928B2 (en) | Electronic device with a plurality of component carrier packages being electrically and mechanically connected | |
CN104902682A (zh) | 配线基板及配线基板的制造方法 | |
JPWO2019156051A1 (ja) | 高周波モジュール | |
CN103167790A (zh) | 用于移动装置的屏蔽系统和装配该屏蔽系统的方法 | |
TWI646649B (zh) | 具有電感的組件及其封裝結構 | |
US9907180B2 (en) | Multilayer electronic device and manufacturing method therefor | |
CN103633069A (zh) | 封装结构和电子设备 | |
WO2021185237A1 (zh) | 电路板组件和电子设备 | |
CN112740844B (zh) | 模块 | |
US20150201496A1 (en) | Radio module and relevant manufacturing method | |
WO2021083056A1 (zh) | 电路板装置及电子设备 | |
CN104937713A (zh) | 电路组件 | |
KR20150117459A (ko) | 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 | |
CN108878399B (zh) | 电子装置及其制造方法 | |
US9888575B2 (en) | Electronic device and method for manufacturing electronic device | |
CN113015324B (zh) | 电路板组件、电子设备、加工电路板组件的方法 | |
CN112740845B (zh) | 模块 | |
CN214542186U (zh) | 封装芯片和移动终端 | |
JP2011199022A (ja) | 基板アセンブリ及び基板アセンブリを備える電子機器 | |
US20230309230A1 (en) | Electronic component module, sub-module, and method for manufacturing same | |
KR20100040150A (ko) | 전자 부품 모듈 | |
KR20110080491A (ko) | 반도체 칩 패키지 제조방법 | |
KR101952844B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140312 |