JPWO2019156051A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JPWO2019156051A1
JPWO2019156051A1 JP2019570744A JP2019570744A JPWO2019156051A1 JP WO2019156051 A1 JPWO2019156051 A1 JP WO2019156051A1 JP 2019570744 A JP2019570744 A JP 2019570744A JP 2019570744 A JP2019570744 A JP 2019570744A JP WO2019156051 A1 JPWO2019156051 A1 JP WO2019156051A1
Authority
JP
Japan
Prior art keywords
frequency module
wiring board
bonding
resin layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019570744A
Other languages
English (en)
Other versions
JP6950757B2 (ja
Inventor
喜人 大坪
喜人 大坪
裕太 森本
裕太 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019156051A1 publication Critical patent/JPWO2019156051A1/ja
Application granted granted Critical
Publication of JP6950757B2 publication Critical patent/JP6950757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

ボンディングワイヤーにより部品間シールドを形成する際に、接合の終点部に突起電極を配置することで、ワイヤーのループ形状を安定させることができる高周波モジュールを提供する。高周波モジュール１ａは、多層配線基板２と、該多層配線基板２の上面２０ａに実装された部品３ａ〜３ｄと、部品３ａを覆うように、複数のボンディングワイヤー１１により形成されたシールド部材１３と、各ボンディングワイヤー１１の接合の終点部１２ｂに設けられた突起電極５ａとを備える。各ボンディングワイヤー１１の接合の終点部１２ｂに突起電極５ａが設けられることにより、ボンディングワイヤー１１のセカンドボンド側での不所望な曲がりを抑制することができ、部品３ａの側面および天面を覆うようなシールド部材１３を容易に形成することができる。

Description

本発明は、シールドを備える高周波モジュールに関する。
通信端末装置などの電子機器のマザー基板には、種々の高周波モジュールが実装される。この種の高周波モジュールの中には、配線基板に実装された部品が封止樹脂層で封止されるものがある。また、部品に対するノイズを遮蔽するために、封止樹脂層の表面をシールド膜で被覆する場合もある。配線基板に複数の部品が実装される場合では、特定の部品に対してのみ、ノイズを遮蔽したい場合があるが、封止樹脂層の表面を被覆するシールド膜では、特定の部品に対してのみシールドを行うのが困難であり、設計自由度が低い。そこで、設計自由度が高いシールド部材の配置が可能な高周波モジュールが提案されている。例えば、図１１に示すように、特許文献１に記載の高周波モジュール１００では、配線基板１０１に部品１０２が実装される。部品１０２は、複数のボンディングワイヤー１０３で囲まれており、これらのボンディングワイヤー１０３により、部品１０２がシールドされる。このようにすると、シールドすることが必要な箇所のみに、ボンディングワイヤー１０３を実装すれはよいため、シールド部材の設計自由度が向上する。
特許第５２７６１６９号公報（段落００２１〜００２４、図３等参照）
しかしながら、従来の高周波モジュール１００は、ボンディングワイヤー１０３のループを所定間隔で配列してシールド構造を構成するが、ボンディングワイヤー１０３は、変形しやすい。このため、部品１０２を跨いだ形状のシールド部材を形成しようとすると、ボンディングワイヤー１０３の、特にワイヤー終点側であるセカンドボンド側の端部と部品１０２との距離を大きくとる必要がある。これは、ワイヤーボンディング技術において、ワイヤー始点側であるファーストボンド側は、ループ形状をコントロールすることは比較的容易であるが、セカンドボンド側は、ループ形状をコントロールすることが難しいためである。セカンドボンド側でループ形状をコントロールすることが難しい理由は、セカンドボンド側では、ワイヤーを曲げて部品近傍へ配置することが難しいため、裾引き形状にする必要があり、そうすると、部品から離れた位置にワイヤーの終点を設定しなければならないからである。したがって、部品１０２とワイヤーとの間に大きな距離を設けることなく、部品１０２に接触させないように、部品１０２を跨ぐようなボンディングワイヤー１０３を形成することが困難であった。
本発明は、上記した課題に鑑みてなされたものであり、シールドの設計自由度が高く、シールド特性が変動しにくい、部品を高密度に実装可能な高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の一方主面に実装された部品と、前記配線基板の前記一方主面に形成された第１突起電極とボンディングワイヤーにより形成され、前記部品をシールドするシールド部材とを備え、前記ボンディングワイヤーは、接合の起点部が前記配線基板の前記一方主面に接続され、接合の終点部が前記第１突起電極に接続されていることを特徴としている。
この構成によれば、ボンディングワイヤーの接合の終点部を突起電極に接続することにより、セカンドボンド側のループ形状をコントロールすることができるため、部品に接触させることなく、シールド部材を形成することができる。また、特に、距離を小さくとることが難しい接合の終点部において、突起電極が設けられているので、ワイヤーの裾引き部分をなくす、あるいは減らすことができるため、部品とボンディングワイヤー終点部との距離を小さくすることができる。したがって、部品を高密度に実装することができ、設計自由度を向上させることができる。また、ワイヤーボンディングにより部品を実装する場合に、部品実装と同じ工程で同時にシールド部材を形成することができる。
また、前記第１突起電極が金属めっきにより形成されていてもよい。
また、前記第１突起電極が金属ブロックにより形成されていてもよい。
また、前記配線基板の前記一方主面に形成された第２突起電極をさらに備え、前記起点部が前記第２突起電極に接続されていてもよい。
この構成によれば、各突起電極に対してボンディングワイヤーを接合することができるため、ボンディングワイヤーのループ形状のコントロールが容易になり、部品とボンディングワイヤーとの距離を小さくしつつも、部品の側面とボンディングワイヤーを接触させることなく、シールド部材を形成することができる。
また、前記第２突起電極が金属めっきにより形成されていてもよい。
また、記第２突起電極が金属ブロックにより形成されていてもよい。
また、前記部品を封止する封止樹脂層と前記封止樹脂層の表面に設けられたシールド膜とをさらに備え、前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記シールド膜は、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆し、前記封止樹脂層の前記対向面において、前記ボンディングワイヤーが前記シールド膜と接していてもよい。
この構成によれば、ボンディングワイヤーとシールド膜とを接続することで、コンパートメントシールドとしてのシールド性能を向上させることができる。
また、前記シールド部材は、複数の前記ボンディングワイヤーにより形成され、前記複数のボンディングワイヤーが、それぞれ前記部品を跨ぐように配置されていてもよい。この構成によれば、部品を覆う形状のシールド部材を容易に形成することができる。
また、前記シールド部材は、複数の前記ボンディングワイヤーにより形成され、前記複数のボンディングワイヤーが、前記部品を囲むように前記部品の周囲に沿って配置されていてもよい。
この構成によれば、部品の周囲にシールド部材を配置することができるため、シールド性能を向上させることができる。
また、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記複数のボンディングワイヤーのうち一部のボンディングワイヤーは、それぞれ略平行に配置され、前記複数のボンディングワイヤーのうち残りのボンディングワイヤーは、前記一部のボンディングワイヤーと交差するようにそれぞれ略平行に配置されていてもよい。
この構成によれば、部品の側面および天面を覆うようなシールド部材を容易に形成することができる。
また、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記部品は矩形状を有し、前記複数のボンディングワイヤーは、前記部品の一辺に対して斜め方向にそれぞれ略平行に配置されていてもよい。
この構成によれば、少ない本数のボンディングワイヤーにより、部品に対するあらゆる方向からの電磁波を遮断することができる。
また、配線基板と、前記配線基板の一方主面に実装された部品と、前記配線基板の前記一方主面に形成された複数の第１突起電極と、複数のボンディングワイヤーにより形成され、前記部品をシールドするシールド部材と、前記部品を封止する封止樹脂層と、前記封止樹脂層の表面に設けられたシールド膜とを備え、前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記シールド膜は、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆し、前記ボンディングワイヤーは、一端が前記第１突起電極に接続され、他端が前記封止樹脂層の前記対向面から露出して前記シールド膜と接続していてもよい。
この構成によれば、ボンディングワイヤーとシールド膜とを接続することにより、コンパートメントシールドとしてのシールド性能をより向上させることができる。
本発明によれば、ボンディングワイヤーの接合の終点部を突起電極に接続することにより、セカンドボンド側のループ形状をコントロールすることができるため、部品に接触させることなく、シールド部材を形成することができる。また、突起電極によるループ形状のコントロールにより、ボンディングワイヤーと部品との距離を小さくすることができるため、部品を高密度に実装することができ、設計自由度を向上させることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図３の高周波モジュールのシールド膜を除いた状態の平面図である。 図３の高周波モジュールの突起電極の変形例を示す図である。 図３の高周波モジュールのボンディングワイヤーの変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 図７の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第４実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 図７の高周波モジュールのシールド膜を除いた状態の平面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１〜図２を参照して説明する。なお、図１は図２のＡ−Ａ矢視断面図、図２は高周波モジュール１ａのシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ〜３ｄと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、多層配線基板２の上面２０ａに実装された複数の第１突起電極５ａと、部品３ａを跨ぐように配置されたボンディングワイヤー１１とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミック、高温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ〜２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の一方主面」に相当）には、部品３ａ〜３ｄの実装電極７が形成される。多層配線基板２の下面２０ｂには、外部接続用の複数の外部電極８が形成される。また、隣接する絶縁層２ａ〜２ｄ間それぞれに、各種の内部配線電極９が形成されるとともに、多層配線基板２の内部には、絶縁層２ａ〜２ｄに形成された内部配線電極９同士を接続するための複数のビア導体１０が形成される。なお、実装電極７、外部電極８および内部配線電極９は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極７、各外部電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
部品３ａ〜３ｄは、IＣやＰＡ（パワーアンプ）などの半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、半田接合などの一般的な表面実装技術により多層配線基板２に実装される。
封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成され、各部品３ａ〜３ｄを封止する。また、封止樹脂層４は、多層配線基板２に当接する下面４ｂ（本発明の「封止樹脂層の当接面」に相当）と、該下面４ｂに対向する上面４ａ（本発明の「封止樹脂層の対向面」に相当）と、側面４ｃとを有する。
第１突起電極５ａは、表面にＡｕめっきされた金属部材等で形成される。第１突起電極５ａの形成方法は、例えば、多層配線基板２がセラミック基板である場合は、貫通孔に導電性ペーストが充填された樹脂シートを、セラミック積層体（焼結前の多層配線基板２）の上面に圧着し、セラミック積層体を焼成することにより、樹脂シートが焼失し、導電性ペーストが焼結されて多層配線基板２の上面２０ａに金属突起物を形成し、ここにＡｕめっきを施すことにより、第１突起電極５ａを形成することができる。あるいは、Ａｕめっきされた金属ブロックを配置してもよいし、金属ブロック配置後にＡｕめっきを施してもよい。金属ブロックは金属ピンであっても良い。また、配線基板上にめっきにより形成される金属突起物を用いてもよい。この場合、位置精度よく、また必要最低限の面積で配置することが可能であり、さらに半田等を使わないため半田フラッシュ等のおそれもない事から好ましい。
また、多層配線基板２がガラスエポキシ基板等の樹脂基板である場合には、次のようにして第１突起電極５ａを形成することができる。まず、多層配線基板２の上面２０ａに板状のＣｕなどの金属材料で形成される電極基体を配置し、当該電極基体が被覆されるように無電解めっきにより給電膜を形成する。給電膜は、無電解Ｃｕめっきにより形成される。その後、給電膜が被覆されるようにめっきレジスト膜を付与する。めっきレジスト膜は既知のフォトレジスト膜材料から適宜選択することができる。次に、めっきレジスト膜が露光、現像されることにより、給電膜の少なくとも一部が露出するように開口部を形成し、開口部に電解めっきを施すことにより、多層配線基板２の上面２０ａに金属突起物を形成する。金属突起物は、例えばＣｕめっきにより形成される。その後、めっきレジスト膜を除去し、露出した給電膜および電極基体をエッチングにより除去した後、金属突起物にＮｉめっき膜およびＡｕめっき膜を形成して第１突起電極５ａを形成することができる。
第１突起電極５ａの表面は、Ａｕめっきされている必要があるが、上記したように、Ｎｉめっき膜とＡｕめっき膜の２層になっていてもよいし、Ａｕめっき膜単層であってもよい。また、第１突起電極５ａは、表面にＡｕめっきが施された金属ブロックを多層配線基板２の上面２０ａに配置することにより形成してもよい。また、Ａｕめっきされた端子電極を持つ部品を第１突起電極５ａとして利用してもよい。
ボンディングワイヤー１１は、一般的にワイヤーボンディングに利用される、Ａｕ、Ａｌ、Ｃｕなどの金属ワイヤーである。図２に示すように、複数のボンディングワイヤー１１が部品３ａを跨ぐように配置され、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、各ボンディングワイヤー１１が部品３ａに対して縦方向と横方向に格子状に配置されている。各ボンディングワイヤー１１がこのように部品３ａを覆うように配置されることで、部品３ａに対するシールド部材１３を形成している。また、この実施形態では、接合の終点部１２ｂ（セカンドボンド側の端部）である端部に第１突起電極５ａが配置されている。ボンディングワイヤー１１は、接合の終点部１２ｂからの高さが高くなるほど、ループ形状をコントロールすることが困難になり、特に、セカンドボンド側で許容量以上に曲がってしまい、部品３ａに接触する恐れがある。しかしながら、本実施形態では、接合の終点部１２ｂに第１突起電極５ａを配置することで、ボンディングワイヤー１１の接合の終点部１２ｂからの高さが低くなるため、ループ形状を安定させることができる。このため、部品３ａに接触しないように、かつ、部品３ａからの距離が小さい位置にボンディングワイヤー１１を配置することができる。
シールド膜６は、封止樹脂層４の表面（上面４ａ、側面４ｃ）と多層配線基板２の側面２０ｃとを被覆する。また、シールド膜６は、多層配線基板２の側面２０ｃに露出したグランド電極（図示省略）に接続される。
シールド膜６は、封止樹脂層４の上面４ａに積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。ここで、密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
したがって、上記した実施形態によれば、ボンディングワイヤー１１のセカンドボンド側の端部である接合の終点部１２ｂに第１突起電極５ａを配置することで、セカンドボンド側のボンディングワイヤー１１のループの高さを低くすることができ、ループ形状のコントロールが可能になる。このため、ボンディングワイヤー１１がセカンドボンド側において不所望に曲がることによる、部品３ａへの接触を防止することができるため、部品３ａの側面とボンディングワイヤー１１との距離を小さくしつつ、部品３ａを跨ぐようなシールド部材１３を容易に形成することができる。また、部品３ａとボンディングワイヤー１１との距離を小さくできるため、多層配線基板２の上面２０ａにおいて、部品を高密度に実装することができ、設計自由度を向上させることができる。
また、金属ピンのみでシールドを形成する場合と比較して、部品３ａの天面を覆うようなシールドを容易に形成することができる。また、多層配線基板２の上面２０ａにワイヤーボンディングにより実装する部品がある場合には、部品を実装する工程で同時にボンディングワイヤー１１によるシールド部材を形成することが可能であり、製造コストを削減することができる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図３〜図４を参照して説明する。なお、図３は高周波モジュール１ｂの断面図であって、図４のＢ−Ｂ矢視断面図、図４は高周波モジュール１ｂのシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｂが、図１〜図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図３〜図４に示すように、ボンディングワイヤー１１の接合の起点部１２ａ（ファーストボンド側の端部）に、第２突起電極５ｂが配置されていることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、ボンディングワイヤー１１の接合の起点部１２ａ（ファーストボンド側の端部）に第２突起電極５ｂが配置され、ボンディングワイヤー１１の接合の終点部１２ｂ（セカンドボンド側の端部）に第１突起電極５ａが配置されている。なお、第２突起電極５ｂは、第１突起電極５ａと同様に形成することができる。
この構成によれば、第１実施形態の高周波モジュール１ａと同様の効果に加えて、ボンディングワイヤー１１の起点部１２ａおよび終点部１２ｂからの高さを低くすることができるため、さらにループ形状のコントロールが容易になる。
（突起電極の変形例）
上記した実施形態では、複数の第１突起電極５ａおよび複数の第２突起電極５ｂが、多層配線基板２の上面２０ａに配置されていたが、図５に示す高周波モジュール１ｃの突起電極５ｃのように、突起電極が枠状に形成されていてもよい。この場合、複数の突起電極を形成する必要がないため、製造コストを抑制することができる。
（ボンディングワイヤーの変形例）
上記した実施形態では、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、複数のボンディングワイヤー１１が部品３ａに対して縦方向と横方向に格子状に配置されていたが、図６に示す高周波モジュール１ｄのように、複数のボンディングワイヤー１１ａが部品３ａに対して斜め方向に略平行に配列されていてもよい。部品３ａに対して斜め方向にボンディングワイヤー１１ａを配置することにより、部品３ａに対する縦方向からと横方向からの電磁波を同時に遮断することができる。このため、格子状に配置した場合と比べて少ない本数のボンディングワイヤー１１ａで、部品３ａに対するシールド特性を向上させることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｅについて、図７〜図８を参照して説明する。なお、図７は高周波モジュール１ｅの断面図であって、図８のＣ−Ｃ矢視断面図、図８は図７のシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｅが、図１〜図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７および図８に示すように、複数のボンディングワイヤー１１ｂが、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、部品３ａを囲むように部品３ａの周囲に沿って配置されている点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、接合の終点部１２ｂ（セカンドボンド側の端部）が第１突起電極５ａに接続され、接合の起点部１２ａ（ファーストボンド側の端部）が多層配線基板２の上面２０ａに接続された複数のボンディングワイヤー１１ｂが、部品３ａの周囲に沿って配置されて、部品３ａの側面を囲むようにシールド部材が形成されている。また、封止樹脂層４の上面４ａにおいて、ボンディングワイヤー１１ｂとシールド膜６とが接しているため、部品３ａの側面および上面を覆うシールドが形成されている。
この構成によれば、ボンディングワイヤー１１を緻密に配置することで、ボンディングワイヤー１１のループ形状を安定させることができる。また、ボンディングワイヤー１１が封止樹脂層４の上面４ａにおいてシールド膜６と接することにより、部品３ａの側面および上面に対する電磁波を遮断することができる。
＜第４実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｆについて、図９〜図１０を参照して説明する。なお、図９は高周波モジュール１ｆの断面図であって、図１０のＤ−Ｄ矢視断面図、図１０は図９のシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｆが、図１〜図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図９および図１０に示すように、ボンディングワイヤー１１ｃが封止樹脂層４の上面４ａにおいて、シールド膜６と接続している点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
部品３ａを跨ぐようにボンディングワイヤーを配置して封止樹脂層４を形成した後に、封止樹脂層４の上面４ａを研磨することにより、ボンディングワイヤー１１ｃが封止樹脂層４の上面４ａから露出する。この状態でシールド膜６を形成することにより、封止樹脂層４の上面４ａでシールド膜６と接続されたボンディングワイヤー１１ｃを形成することができる。
この構成によれば、ボンディングワイヤー１１ｃとシールド膜６とで、部品３ａを覆うシールド部材１３を形成することができる。また、高周波モジュール１ｆの低背化が容易である。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、本発明は、シールドを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｆ 高周波モジュール
２ 多層配線基板（配線基板）
３ａ〜３ｄ 部品
４ 封止樹脂層
５ａ〜５ｃ 突起電極（第１突起電極、第２突起電極）
６ シールド膜
１１、１１ａ〜１１ｃ ボンディングワイヤー
１２ａ 接合の起点部
１２ｂ 接合の終点部
１３ シールド部材
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図３の高周波モジュールのシールド膜を除いた状態の平面図である。 図３の高周波モジュールの突起電極の変形例を示す図である。 図３の高周波モジュールのボンディングワイヤーの変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 図７の高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第４実施形態にかかる高周波モジュールのシールド膜を除いた状態の断面図である。 図７の高周波モジュールのシールド膜を除いた状態の平面図である。 従来の高周波モジュールの断面図である。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｆについて、図９〜図１０を参照して説明する。なお、図９は高周波モジュール１ｆの断面図であって、図１０のＤ−Ｄ矢視断面図、図１０は図９のシールド膜６を除いた状態の平面図である。

Claims (12)

  1. 配線基板と、
    前記配線基板の一方主面に実装された部品と、
    前記配線基板の前記一方主面に形成された第１突起電極と
    ボンディングワイヤーにより形成され、前記部品をシールドするシールド部材とを備え、
    前記ボンディングワイヤーは、接合の起点部が前記配線基板の前記一方主面に接続され、接合の終点部が前記第１突起電極に接続されている
    ことを特徴とする高周波モジュール。
  2. 前記第１突起電極が金属めっきにより形成されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記第１突起電極が金属ブロックにより形成されていることを特徴とする請求項１に記載の高周波モジュール。
  4. 前記配線基板の前記一方主面に形成された第２突起電極をさらに備え、
    前記起点部が前記第２突起電極に接続されていることを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュール。
  5. 前記第２突起電極が金属めっきにより形成されていることを特徴とする請求項４に記載の高周波モジュール。
  6. 前記第２突起電極が金属ブロックにより形成されていることを特徴とする請求項４に記載の高周波モジュール。
  7. 前記部品を封止する封止樹脂層と
    前記封止樹脂層の表面に設けられたシールド膜とをさらに備え、
    前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、
    前記シールド膜は、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆し、
    前記封止樹脂層の前記対向面において、前記ボンディングワイヤーが前記シールド膜と接していることを特徴とする請求項１ないし６のいずれか１項に記載の高周波モジュール。
  8. 前記シールド部材は、複数の前記ボンディングワイヤーにより形成され、
    前記複数のボンディングワイヤーが、それぞれ前記部品を跨ぐように配置されていることを特徴とする請求項１ないし７のいずれか１項に記載の高周波モジュール。
  9. 前記シールド部材は、複数の前記ボンディングワイヤーにより形成され、
    前記複数のボンディングワイヤーが、前記部品を囲むように前記部品の周囲に沿って配置されていることを特徴とする請求項１ないし７のいずれか１項に記載の高周波モジュール。
  10. 前記配線基板の前記一方主面に対して垂直な方向から見たときに、
    前記複数のボンディングワイヤーのうち一部のボンディングワイヤーは、それぞれ略平行に配置され、
    前記複数のボンディングワイヤーのうち残りのボンディングワイヤーは、前記一部のボンディングワイヤーと交差するようにそれぞれ略平行に配置される
    ことを特徴とする請求項８に記載の高周波モジュール。
  11. 前記配線基板の前記一方主面に対して垂直な方向から見たときに、
    前記部品は矩形状を有し、
    前記複数のボンディングワイヤーは、前記部品の一辺に対して斜め方向にそれぞれ略平行に配置されることを特徴とする請求項８に記載の高周波モジュール。
  12. 配線基板と、
    前記配線基板の一方主面に実装された部品と、
    前記配線基板の前記一方主面に形成された複数の第１突起電極と、
    複数のボンディングワイヤーにより形成され、前記部品をシールドするシールド部材と、
    前記部品を封止する封止樹脂層と、
    前記封止樹脂層の表面に設けられたシールド膜とを備え、
    前記封止樹脂層は、前記配線基板の前記一方主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、
    前記シールド膜は、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆し、
    前記ボンディングワイヤーは、一端が前記第１突起電極に接続され、他端が前記封止樹脂層の前記対向面から露出して前記シールド膜と接続している
    ことを特徴とする高周波モジュール。
JP2019570744A 2018-02-08 2019-02-05 高周波モジュール Active JP6950757B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018020691 2018-02-08
JP2018020691 2018-02-08
PCT/JP2019/003966 WO2019156051A1 (ja) 2018-02-08 2019-02-05 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019156051A1 true JPWO2019156051A1 (ja) 2021-01-07
JP6950757B2 JP6950757B2 (ja) 2021-10-13

Family

ID=67549384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570744A Active JP6950757B2 (ja) 2018-02-08 2019-02-05 高周波モジュール

Country Status (4)

Country Link
US (1) US11476172B2 (ja)
JP (1) JP6950757B2 (ja)
CN (1) CN111699552B (ja)
WO (1) WO2019156051A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239178B2 (en) * 2018-11-29 2022-02-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN114521290A (zh) * 2019-09-27 2022-05-20 株式会社村田制作所 模块
US11450618B2 (en) 2020-01-17 2022-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires
JP7282048B2 (ja) * 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法
CN219085958U (zh) * 2020-06-11 2023-05-26 株式会社村田制作所 模块
WO2021256300A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
WO2022044504A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 回路モジュール及びサブモジュールの製造方法
CN114256211B (zh) * 2020-09-25 2022-10-18 荣耀终端有限公司 封装体及其制备方法、终端和电子设备
WO2022085686A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 回路モジュール

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
JP2005050868A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 電子装置
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
JP2005347489A (ja) * 2004-06-02 2005-12-15 Fujitsu Ltd 半導体装置
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US20120061816A1 (en) * 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
US20170236785A1 (en) * 2015-12-19 2017-08-17 Skyworks Solutions, Inc. Shielded lead frame packages
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3012868A (en) 1957-12-16 1961-12-12 Dow Chemical Co Enhanced organic explosives
JP3238326B2 (ja) * 1996-07-17 2001-12-10 株式会社東芝 発光装置
JP2002359445A (ja) * 2001-03-22 2002-12-13 Matsushita Electric Ind Co Ltd レーザー加工用の誘電体基板およびその加工方法ならび半導体パッケージおよびその製作方法
JP3838571B2 (ja) * 2003-08-14 2006-10-25 松下電器産業株式会社 固体撮像装置の製造方法
JP2007258670A (ja) * 2006-02-24 2007-10-04 Yamaha Corp 半導体装置
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
CN102105981B (zh) 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
JP2010258295A (ja) * 2009-04-27 2010-11-11 Sharp Corp 高周波モジュール、その製造方法、および電子機器
JP5327299B2 (ja) * 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン
KR101835483B1 (ko) * 2011-12-09 2018-03-08 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP6488985B2 (ja) * 2015-10-26 2019-03-27 株式会社村田製作所 高周波モジュール
US10134686B2 (en) * 2016-09-30 2018-11-20 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
CN219085958U (zh) * 2020-06-11 2023-05-26 株式会社村田制作所 模块

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
JP2005050868A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 電子装置
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
JP2005347489A (ja) * 2004-06-02 2005-12-15 Fujitsu Ltd 半導体装置
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US20120061816A1 (en) * 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
US20170236785A1 (en) * 2015-12-19 2017-08-17 Skyworks Solutions, Inc. Shielded lead frame packages
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method

Also Published As

Publication number Publication date
US20200365476A1 (en) 2020-11-19
CN111699552A (zh) 2020-09-22
WO2019156051A1 (ja) 2019-08-15
CN111699552B (zh) 2023-08-15
US11476172B2 (en) 2022-10-18
JP6950757B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
JP6950757B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
JP6837432B2 (ja) 高周波モジュール
KR100627099B1 (ko) 적층형 반도체 장치
JP4650244B2 (ja) 回路モジュールおよびその製造方法
JP4186843B2 (ja) 立体的電子回路装置
WO2019098316A1 (ja) 高周波モジュール
US10674648B2 (en) High-frequency module
JP2022037035A (ja) 高周波モジュール
JP7143896B2 (ja) モジュール
JP2018201248A (ja) 無線モジュール
JP7010372B2 (ja) 高周波モジュール
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
WO2018101383A1 (ja) 高周波モジュール
JP7131624B2 (ja) モジュール
CN107710901B (zh) 高频模块及其制造方法
JP2013110299A (ja) 複合モジュール
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2008124273A (ja) シールド構造基板とその製造方法
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2007201289A (ja) 電子部品収納用パッケージ及び電子部品装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6950757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150