JP6488985B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6488985B2
JP6488985B2 JP2015209908A JP2015209908A JP6488985B2 JP 6488985 B2 JP6488985 B2 JP 6488985B2 JP 2015209908 A JP2015209908 A JP 2015209908A JP 2015209908 A JP2015209908 A JP 2015209908A JP 6488985 B2 JP6488985 B2 JP 6488985B2
Authority
JP
Japan
Prior art keywords
wire
ground
frequency module
signal
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015209908A
Other languages
English (en)
Other versions
JP2017084898A (ja
Inventor
裕介 井野
裕介 井野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015209908A priority Critical patent/JP6488985B2/ja
Priority to US15/333,509 priority patent/US10292271B2/en
Publication of JP2017084898A publication Critical patent/JP2017084898A/ja
Application granted granted Critical
Publication of JP6488985B2 publication Critical patent/JP6488985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Description

本発明は、高周波モジュールに関する。
従来、高周波部品が実装された回路基板を備える高周波モジュールにおいて、高周波部品から出力される高周波信号が導電性部材を介して回路基板に伝搬される構成が知られている（例えば、特許文献１参照）。この高周波モジュールにおいては、高周波部品（半導体チップ）と回路基板（モジュール配線基板）とが、高周波信号を伝搬する導電性部材（ボンディングワイヤ）によって接続されている。
特開２００５−３３３５０号公報
しかしながら、上記従来の高周波モジュールでは、導電性部材から高周波信号の高調波が放射される場合がある。具体的には、高周波モジュールでは、回路基板に形成されたグランド電極をシールド導体として利用することにより、外部への高調波の放射を抑制する構成が考えられる。しかし、高周波部品と回路基板とがボンディングワイヤ等の導電性部材で接続される構成では、導電性部材が回路基板から露出しているために、当該グランド電極によって高調波の放射を抑制することが難しい。
そこで、本発明は、高調波の放射を低減することができる高周波モジュールを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、高周波部品と、前記高周波部品が実装される回路基板と、前記回路基板の上方に配置され、かつ、前記高周波部品に接続される導電性部材であって、前記高周波部品から出力される高周波信号を伝搬する伝送路である導電性部材と、少なくとも一端が前記回路基板の上面のグランド電極に接続され、かつ、前記導電性部材を跨いで配置される第一のワイヤとを有する。
このように、グランド電極に接続され、かつ、高周波部品からの高周波信号を伝搬する導電性部材を跨ぐ第一のワイヤは、シールド導体として機能する。よって、導電性部材から放射された高調波は第一のワイヤによってシールドされるため、高周波モジュール外部への高調波の放射を低減することができる。
また、前記回路基板の平面視において、前記第一のワイヤは前記導電性部材と交差することにしてもよい。
このように、回路基板の平面視において、第一のワイヤが導電性部材と交差するため、導電性部材の延設方向における高周波モジュールの大型化を抑制することができる。
また、前記第一のワイヤの両端は、単一のパターン導体によって形成された前記グランド電極に接続されることにしてもよい。
このように、第一のワイヤの両端が単一のパターン導体のグランド電極に接続されるため、第一のワイヤによるシールド効果をより高めることができる。したがって、高周波モジュール外部への高調波の放射をさらに低減することができる。
また、前記回路基板は、前記高周波部品で発生した熱を当該回路基板を介して放熱させるためのサーマルビアを有し、前記第一のワイヤの前記少なくとも一端は、前記サーマルビアに接続される、パターン導体によって形成された前記グランド電極に接続されることにしてもよい。
このように、第一のワイヤの少なくとも一端がサーマルビアに接続されるパターン導体によって形成されたグランド電極に接続されるため、第一のワイヤによるシールド効果をより高めることができる。したがって、高周波モジュール外部への高調波の放射をさらに低減することができる。
また、前記高周波部品は、所定の帯域の信号を増幅するパワーアンプを内蔵することにしてもよい。
このように、高周波部品がパワーアンプを内蔵するため、当該高周波部品から出力される高周波信号は比較的大きな信号となる。つまり、導電性部材からは特に大きな高調波が放射され得る。したがって、導電性部材を第一のワイヤで跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
また、前記導電性部材は、前記パワーアンプで増幅された前記所定の帯域の前記高周波信号を伝搬することにしてもよい。
ここで、導電性部材は、パワーアンプで増幅された所定の帯域の高周波信号を伝搬するため、特に大きな高調波を放射し得る。したがって、導電性部材を第一のワイヤで跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
また、前記導電性部材は、前記パワーアンプで増幅された前記所定の帯域のｎ倍波（ｎは２以上の整数）の前記高周波信号を伝搬することにしてもよい。
ここで、導電性部材は、パワーアンプで増幅された所定の帯域のｎ倍波の高周波信号を伝搬するため、特に大きな高調波を放射し得る。したがって、導電性部材を第一のワイヤで跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
また、前記導電性部材は、前記高周波部品のパッド電極と前記回路基板のパッド電極とを接続する第二のワイヤであることにしてもよい。
このような第二のワイヤは、回路基板から露出していることにより、回路基板によりシールドすることができない。このため、特に第二のワイヤからの高調波は、高周波モジュール外部に放射されやすい。したがって、第二のワイヤを第一のワイヤで跨ぐことにより高調波が放射されやすい箇所からの放射を抑制できるため、高周波モジュール外部への高調波の放射を効果的に低減することができる。
また、前記導電性部材は、前記回路基板の上面に配置されたパターン導体であることにしてもよい。
このようなパターン導体は、回路基板から露出していることにより、回路基板によりシールドすることができない。このため、特にパターン導体からの高調波は、高周波モジュール外部に放射されやすい。したがって、パターン導体を第一のワイヤで跨ぐことにより高調波が放射されやすい箇所からの放射を抑制できるため、高周波モジュール外部への高調波の放射を効果的に低減することができる。
本発明に係る高周波モジュールによれば、高調波の放射を低減することができる。
実施の形態に係る高周波モジュールの回路構成図である。 実施の形態に係る高周波モジュールのレイアウトを模式的に示す図である。 実施の形態に係る高周波モジュールの要部の斜視断面図である。 実施の形態に係る高周波モジュールの要部の平面図である。 図４ＡのＩＶ−ＩＶ線で切断した場合の断面図である。 実施の形態の変形例１に係る高周波モジュールの要部の平面図である。 実施の形態の変形例２に係る高周波モジュールの要部の平面図である。 図６ＡのＶＩ−ＶＩ線で切断した場合の断面図である。 実施の形態の変形例３に係る高周波モジュールの要部の平面図である。 図７ＡのＶＩＩ−ＶＩＩ線で切断した場合の断面図である。 実施の形態の変形例４に係る高周波モジュールの要部の平面図である。 実施の形態の変形例５に係る高周波モジュールの要部の平面図である。 図９ＡのＩＸ−ＩＸ線で切断した場合の断面図である。 実施の形態の変形例６に係る高周波モジュールのレイアウトを模式的に示す図である。 実施の形態の変形例６に係る高周波モジュールの要部の斜視断面図である。
以下、図面を参照しながら、本発明の実施の形態に係る高周波モジュールについて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図において、寸法等は厳密に図示したものではない。
（実施の形態）
まず、高周波モジュール１の回路構成について、説明する。
図１は、本実施の形態に係る高周波モジュール１の回路構成図である。
高周波モジュール１は、例えば、マルチモード／マルチバンド対応またはキャリアアグリゲーション（ＣＡ）対応の携帯電話等のフロントエンド部に配置され、ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等から入力された送信信号を増幅してアンテナ等に出力するモジュールである。図１に示すように、高周波モジュール１は、パワーアンプ１０と、インダクタＬ１１及びキャパシタＣ１１と、高調波終端回路２０と、整合回路３０とを備える。
パワーアンプ１０は、所定の帯域（例えば、７００〜８００ＭＨｚ帯）の信号を増幅し、例えば、多段接続されたＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の増幅素子を有する。本実施の形態では、パワーアンプ１０は、ＲＦＩＣ（図示せず）から入力端子ＲＦｉｎに入力された所定の帯域の高周波信号を増幅して、整合回路３０を介して出力端子ＲＦｏｕｔから外部のアンテナ（図示せず）に出力する。
インダクタＬ１１及びキャパシタＣ１１は、パワーアンプ１０にバイアス電圧Ｖｃｃを供給するバイアス回路の一例である。
高調波終端回路２０は、パワーアンプ１０の出力端子とグランドとの間に配置され、パワーアンプ１０で増幅された上記の所定の帯域のｎ倍波（ｎは２以上の整数）の高周波信号を選択的にグランドにシャントする（通過させる）フィルタ回路である。つまり、高調波終端回路２０は、所定の帯域の高周波信号のｎ次高調波をグランドにシャントすることにより、ｎ次高調波が抑制された高周波信号を出力端子ＲＦｏｕｔから出力させる。本実施の形態では、高調波終端回路２０は、上記の所定の帯域の２倍波の高周波信号である２次高調波を選択的に通過させる２次高調波終端回路である。なお、高調波終端回路２０は、３次以上の高調波を選択的に通過させる構成であってもかまわない。
例えば、高調波終端回路２０は、直列接続されたインダクタＬ２１及びキャパシタＣ２１を有するＬＣ回路によって構成され、パワーアンプ１０のコレクタ端から見て、上記の所定の帯域の２倍の帯域におけるインピーダンスが略０かつ他の帯域におけるインピーダンスが無限大となるように構成されている。なお、高調波終端回路２０の構成は、この構成に限定されず、例えば、弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ、以下ＳＡＷと記す）フィルタ等によって構成されていてもかまわない。
整合回路３０は、パワーアンプ１０の出力端子とパワーアンプ１０の後段の回路（本実施の形態では出力端子ＲＦｏｕｔ）との間に配置され、パワーアンプ１０の出力インピーダンスと当該後段の回路とのインピーダンス整合を図る回路である。整合回路３０は、例えば、経路に直列接続された直列インダクタＬ３１、経路に並列に接続され、グランドにシャントする並列キャパシタＣ３１、Ｃ３２、及び、経路に直列接続された直列キャパシタＣ３３を有し、パワーアンプ１０の出力インピーダンスとストリップライン等の特性インピーダンスとのインピーダンス整合を図るように構成されている。なお、整合回路３０の構成は、この構成に限定されない。
次に、高周波モジュール１の構造について説明する。
図２は、本実施の形態に係る高周波モジュール１のレイアウトを模式的に示す図である。また、図３〜図４Ｂは、本実施の形態に係る高周波モジュール１の構成の要部を示す図である。具体的には、図３は当該要部の斜視断面図であり、図４Ａは当該要部の平面図であり、図４Ｂは図４ＡのＩＶ−ＩＶ線で切断した場合の断面図である。
なお、図３〜図４Ｂでは、Ｚ軸方向プラス側を上方として示し、Ｚ軸方向に垂直かつ互いに直交する方向をＸ軸方向及びＹ軸方向として示すが、使用態様によってはＺ軸方向プラス側が上方にならない場合も考えられる。このため、Ｚ軸方向プラス側は上方には限定されない。また、図３〜図４Ｂでは、簡明のため、後述する表面電極及びワイヤ等にハッチングを施している場合がある。また、図３〜図４Ｂは、各構成要素の位置関係を概念的に示す図である。このため、図４Ｂでは、厳密には、紙面手前側（Ｙ軸方向マイナス側）のワイヤと重なって視認されない紙面後方側（Ｙ軸方向プラス側）のワイヤも図示している。これらの事項は、以降の図においても同様である。
図２〜図４Ｂに示すように、高周波モジュール１は、パワーアンプ１０を内蔵するＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）４０、多層基板５０、信号用ワイヤ６０及びグランドワイヤ７０等を備える。なお、高周波モジュール１は、多層基板５０に実装されたインダクタ及びキャパシタ等のチップ部品を備えてもかまわないが、当該チップ部品の図示は省略する。
ＭＭＩＣ４０は、パワーアンプ１０が形成されたＳｉやＧａＡｓ等の半導体基板を有するＩＣチップ等の高周波部品である。図２及び図３に示すように、ＭＭＩＣ４０は、導電性接着ペースト（ＳＣＰ）または絶縁性を有する熱硬化性樹脂等によって多層基板５０に実装されている。つまり、ＭＭＩＣ４０は、多層基板５０と積層されて配置されている。
また、図３に示すように、ＭＭＩＣ４０は、パワーアンプ１０が増幅した信号を出力するパッド電極１４０を表面に有し、本実施の形態では、パッド電極１４０が上方（Ｚ軸方向プラス側）を向くように多層基板５０に実装されている。パッド電極１４０には、ＭＭＩＣ４０から高調波終端回路２０に高周波信号を出力するためのパッド電極１４１と、ＭＭＩＣ４０から整合回路３０に高周波信号を出力するためのパッド電極１４２とが含まれる。
なお、ＭＭＩＣ４０は、さらに、パワーアンプ１０以外の例えば高調波終端回路２０または整合回路３０等の少なくとも一部を内蔵していてもかまわない。
多層基板５０は、ＭＭＩＣ４０が実装される回路基板であり、例えばセラミックス基材で構成された複数のシートが積層されて形成されている。多層基板５０には、ＭＭＩＣ４０とともに、図１に示す高周波モジュール１の回路構成を実現する、例えば銀を主成分とする導体が形成されている。この導体には、多層基板５０の主面に平行に配置されたパターン導体（表面電極及び面内導体）と、当該主面に垂直に配置されたビア（層間接続導体）とが含まれる。また、図１に示したインダクタ及びキャパシタは、例えば多層基板５０に実装または内蔵されている。
また、図３に示すように、多層基板５０は、上方側の面である上面に、グランド電極８０及びパッド電極１５０を有する。また、パワーアンプ１０は発熱体であるため、これを内蔵するＭＭＩＣ４０は発熱部品となる。そこで、図４Ｂに示すように、多層基板５０は、ＭＭＩＣ４０の放熱用のサーマルビア５２を有する。
グランド電極８０は、多層基板５０の上面に配置されたグランド電位の表面電極であり、本実施の形態では、図４Ａに示すように、多層基板５０の平面視において略矩形状の単一のパターン導体によって形成されている。具体的には、グランド電極８０は、当該平面視において、ＭＭＩＣ４０及びグランドワイヤ７０を内包するように略矩形状に配置されている。つまり、グランド電極８０を形成するパターン導体は、ＭＭＩＣ４０の下方でサーマルビア５２と接続され、かつ、グランドワイヤ７０の端部下方で当該グランドワイヤ７０の両端と接続されている。
なお、上記のグランド電位は、高周波モジュール１の回路グランドの電位（基準電位）であればよく、０Ｖまたはアースと異なる電位であってもかまわない。
パッド電極１５０は、多層基板５０の上面に配置された表面電極であり、信号用ワイヤ６０及びグランドワイヤ７０を、例えばワイヤボンディングするための表面電極である。パッド電極１５０には、高調波終端回路２０に入力される高周波信号を受け取るためのパッド電極１５１と、整合回路３０に入力するための高周波信号を受け取るためのパッド電極１５２とが含まれる。
サーマルビア５２は、ＭＭＩＣ４０で発生した熱を、当該多層基板５０を介して放熱させるためのビアであり、例えば、ＭＭＩＣ４０のサーマルランドの下方の位置で多層基板５０を厚み方向に貫通するように複数配置されている。なお、サーマルビア５２の構成はこれに限定されず、例えば多層基板５０の少なくとも一部の層を厚み方向に貫通していればよい。また、サーマルビア５２は、複数配置されていなくてもよく、少なくとも１つ配置されていればよい。
信号用ワイヤ６０は、多層基板５０の上方に配置され、かつ、ＭＭＩＣ４０に接続される導電性部材である。また、信号用ワイヤ６０は、ＭＭＩＣ４０から出力される高周波信号を伝搬する伝送路である。本実施の形態では、信号用ワイヤ６０は、一端がＭＭＩＣ４０に接続され、他端が多層基板５０に接続されており、ＭＭＩＣ４０のパッド電極１４０と多層基板５０の上面のパッド電極１５０とを接続する第二のワイヤである。具体的には、信号用ワイヤ６０には、パワーアンプ１０で増幅された所定の帯域のｎ倍波（本実施の形態では２倍波）の高周波信号を伝搬する信号用ワイヤ６１と、パワーアンプ１０で増幅された所定の帯域の高周波信号を伝搬する信号用ワイヤ６２とが含まれる。
信号用ワイヤ６１は、一端がパッド電極１４１に接続され、他端がパッド電極１５１に接続されている。一方、信号用ワイヤ６２は、一端がパッド電極１４２に接続され、他端がパッド電極１５２に接続されている。
ここで、パワーアンプ１０で増幅された高周波信号は、所定の帯域の電力が当該所定の帯域のｎ倍波の電力よりも大きい。このため、本実施の形態では、ｎ倍波の高周波信号を伝搬する信号用ワイヤ６１が１つのみ配置されているのに対し、所定の帯域の高周波信号を伝搬する信号用ワイヤ６２が複数（ここでは３つ）配置されている。したがって、複数の信号用ワイヤ６２に接続されるパッド電極１４２及び１５２は、１つの信号用ワイヤ６１に接続されるパッド電極１４１及び１５１よりも大きく、例えば短冊状に配置されている。なお、信号用ワイヤ６１、６２の数はこれに限らず、例えば、いずれも１つのみであっても構わないし、或いは、いずれも複数であっても構わない。
グランドワイヤ７０は、少なくとも一端が多層基板５０の上面のグランド電極８０に接続され、かつ、信号用ワイヤ６０を跨いで配置される第一のワイヤである。本実施の形態では、グランドワイヤ７０は、両端が信号用ワイヤ６０を跨いでグランド電位の表面電極に接続されており、具体的には、単一のパターン導体によって形成されたグランド電極８０に接続されている。
また、グランドワイヤ７０は、多層基板５０の平面視において、信号用ワイヤ６０と交差して配置されており、本実施の形態では、信号用ワイヤ６０と直交して配置されている。なお、グランドワイヤ７０の配置はこれに限らず、当該平面視において、信号用ワイヤ６０に対して斜めに配置されていてもかまわない。
このようなグランドワイヤ７０には、信号用ワイヤ６１を跨ぐグランドワイヤ７１と、信号用ワイヤ６２を跨ぐグランドワイヤ７２とが含まれる。
グランドワイヤ７１及びグランドワイヤ７２の各々は、複数配置されている。具体的には、グランドワイヤ７１は、多層基板５０の平面視において、信号用ワイヤ６１の延設方向に沿って互いに所定の間隔をあけて複数（ここでは２つ）配置されている。また、グランドワイヤ７２は、当該平面視において、信号用ワイヤ６２の延設方向に沿って互いに所定の間隔をあけて複数（ここでは３つ）配置されている。さらに、グランドワイヤ７２は、複数の信号用ワイヤ６２を跨いで配置されている。
グランドワイヤ７１及びグランドワイヤ７２の配置間隔は特に限定されないが、信号用ワイヤ６０からの高調波の放射を低減する観点から、例えば、当該高調波の波長よりも小さい間隔であることが好ましい。また、グランドワイヤ７１及びグランドワイヤ７２各々の配置は特に限定されず、間隔に粗密差を設けて複数配置してもかまわないし、多層基板５０の平面視において、互いに交差するように複数配置してもかまわない。
ここで、「跨いで配置される」または「跨ぐ」とは、多層基板５０の平面視において少なくとも一部が重なって配置されている状態を指す。つまり、グランドワイヤ７０の少なくとも一部が信号用ワイヤ６０の上方の空間に配置されている状態を指す。
このような信号用ワイヤ６０及びグランドワイヤ７０は、例えば、ワイヤボンディングによって設けられたボンディングワイヤであり、金、銅またはアルミニウム等が用いられる。
以上、本実施の形態に係る高周波モジュール１の構成について、説明した。このような高周波モジュール１によって奏される効果について、以下に説明する。
上述したように、本実施の形態に係る高周波モジュール１によれば、ＭＭＩＣ４０からの高周波信号を伝搬する導電性部材（ここでは信号用ワイヤ６０）を跨ぐグランドワイヤ７０を有する。ここで、グランドワイヤ７０はグランド電極８０に接続されているため、シールド導体として機能する。よって、導電性部材から放射された高調波はグランドワイヤ７０によってシールドされるため、グランドワイヤ７０より外方には放射されにくくなる。したがって、高周波モジュール１外部への高調波の放射を低減することができる。
ここで、本実施の形態に係る高周波モジュール１によれば、上記導電性部材はＭＭＩＣ４０のパッド電極１４０と多層基板５０のパッド電極１５０とを接続する信号用ワイヤ６０である。このような信号用ワイヤ６０は、多層基板５０から露出していることにより、多層基板５０によりシールドすることができない。このため、特に信号用ワイヤ６０からの高調波は、高周波モジュール１外部に放射されやすい。したがって、信号用ワイヤ６０をグランドワイヤ７０で跨ぐことにより高調波が放射されやすい箇所からの放射を抑制できるため、高周波モジュール１外部への高調波の放射を効果的に低減することができる。
また、本実施の形態に係る高周波モジュール１によれば、多層基板５０の平面視において、グランドワイヤ７０が信号用ワイヤ６０と交差するため、信号用ワイヤ６０の延設方向における高周波モジュール１の大型化を抑制することができる。このため、高周波モジュール１の所定方向のサイズが制約される場合であっても、高周波モジュール１からの高調波の放射を低減することができる。このような構成は、特に、携帯電話等の高密度実装化が要求される小型の無線通信端末に高周波モジュール１が用いられる場合に有用である。
また、本実施の形態に係る高周波モジュール１によれば、グランドワイヤ７０の両端が単一のパターン導体のグランド電極８０に接続されるため、グランドワイヤ７０によるシールド効果をより高めることができる。具体的には、グランドワイヤ７０の両端に接続されるグランド電極８０は、グランドワイヤ７０の両端に個別に接続されるグランド電極に比べて大きく形成される。このため、このようなグランド電極８０は、インピーダンスが抑制されることにより、電位が安定した強固なグランド電極となる。したがって、グランド電極８０に接続されるグランドワイヤ７０の電位が安定化されてシールド効果が高められるため、高周波モジュール１外部への高調波の放射をさらに低減することができる。
また、本実施の形態に係る高周波モジュール１によれば、グランドワイヤ７０の少なくとも一端（本実施の形態では両端）がサーマルビア５２に接続されるパターン導体によって形成されたグランド電極８０に接続されるため、グランドワイヤ７０によるシールド効果をより高めることができる。具体的には、サーマルビア５２に接続されるグランド電極８０は、高周波モジュール１内で特に電位が安定した強固なグランド電極となる。したがって、グランド電極８０に接続されるグランドワイヤ７０の電位が安定化されてシールド効果が高められるため、高周波モジュール１外部への高調波の放射をさらに低減することができる。
さらに、グランド電極８０によって、ＭＭＩＣ４０で発生した熱を多層基板５０の主面と平行な方向に拡散して放熱させることができる。したがって、熱によるＭＭＩＣ４０の特性劣化を低減することができるため、高周波モジュール１の信頼性の向上を図ることができる。
また、本実施の形態に係る高周波モジュール１によれば、ＭＭＩＣ４０がパワーアンプ１０を内蔵するため、当該ＭＭＩＣ４０から出力される高周波信号は比較的大きな信号となる。つまり、信号用ワイヤ６０からは特に大きな高調波が放射され得る。したがって、信号用ワイヤ６０をグランドワイヤ７０で跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
また、本実施の形態に係る高周波モジュール１によれば、信号用ワイヤ６０（本実施の形態では信号用ワイヤ６２）は、パワーアンプ１０で増幅された所定の帯域の高周波信号を伝搬するため、特に大きな高調波を放射し得る。したがって、信号用ワイヤ６０をグランドワイヤ７０（本実施の形態ではグランドワイヤ７２）で跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
また、本実施の形態に係る高周波モジュール１によれば、信号用ワイヤ６０（本実施の形態では信号用ワイヤ６１）は、パワーアンプ１０で増幅された所定の帯域のｎ倍波（本実施の形態では２倍波）の高周波信号を伝搬するため、特に大きな高調波を放射し得る。したがって、信号用ワイヤ６０をグランドワイヤ７０（本実施の形態ではグランドワイヤ７１）で跨ぐことにより特に大きな高調波を抑制できるため、当該高調波の放射を効果的に低減することができる。
なお、高調波モジュールを構成するグランドワイヤ、グランド電極等の態様は、上記実施の形態と異なる態様であってもかまわない。そこで、以下、実施の形態の各種の変形例について、説明する。
（変形例１）
上記実施の形態では、グランドワイヤ７０が接続されるグランド電極８０は略矩形状としたが、グランド電極の形状は略矩形状に限定されず、例えば、略矩形状の一部に凹部が形成された形状であってもかまわない。以下、変形例１に係る高周波モジュールとして、このようなグランド電極を有する高周波モジュールを例に説明する。なお、本変形例及び以降の各変形例において、高周波モジュールの回路構成は上記実施の形態と同様のため、その説明を省略する。
図５は、実施の形態の変形例１に係る高周波モジュール１Ａの構成の要部を示す図であり、具体的には、当該要部の平面図である。同図に示す高周波モジュール１Ａは、実施の形態に係る高周波モジュール１に比べて、グランド電極８０に代わり、グランド電極８０Ａを備える。
グランド電極８０Ａは、単一のパターン導体によって形成され、多層基板５０の平面視においてにおいて、ＭＭＩＣ４０及びグランドワイヤ７０を内包するように配置された略矩形状の一部に凹部８０ａが形成された形状となっている。つまり、グランド電極８０は、ＭＭＩＣ４０の下方でサーマルビア５２と接続され、かつ、グランドワイヤ７０の下方で当該グランドワイヤ７０の両端と接続されつつ、グランドワイヤ７０の下方を避けるように凹部８０ａが形成されている。
このように構成された本変形例に係る高周波モジュール１Ａであっても、信号用ワイヤ６０から放射された高調波がグランドワイヤ７０によってシールドされるため、上記実施の形態と同様に、高周波モジュール１Ａ外部への高調波の放射を低減することができる。
（変形例２）
上記実施の形態及び変形例１では、グランドワイヤ７０が接続されるグランド電極８０はサーマルビア５２に接続されるパターン導体によって形成されるとしたが、グランド電極はサーマルビア５２に接続されるパターン導体とは異なるパターン導体によって形成されていてもかまわない。以下、変形例２に係る高周波モジュールとして、このようなグランド電極を有する高周波モジュールを例に説明する。
なお、以下では、グランドワイヤ７２が接続されるグランド電極を例に説明し、グランドワイヤ７１が接続されるグランド電極についての説明を省略するが、当該グランド電極についても同様である。
図６Ａ及び図６Ｂは、実施の形態の変形例２に係る高周波モジュール１Ｂの構成の要部を示す図であり、具体的には、図６Ａは当該要部の平面図であり、図６Ｂは図６ＡのＶＩ−ＶＩ線で切断した場合の断面図である。これらの図に示す高周波モジュール１Ｂは、実施の形態に係る高周波モジュール１に比べて、グランド電極８０に代わり、グランド電極８０Ｂａ、８０Ｂｂを備える。
これらの図に示すように、本変形例では、グランドワイヤ７２と接続されるグランド電極８０Ｂａを形成するパターン導体は、サーマルビア５２とは接続されていない。また、ＭＭＩＣ４０の下方の多層基板５０上には、サーマルビア５２と構造的に接続されるグランド電極８０Ｂｂが配置されている。
具体的には、グランド電極８０Ｂａは、上記実施の形態のグランド電極８０に比べて、多層基板５０の平面視においてグランドワイヤ７２を内包し、かつ、ＭＭＩＣ４０を内包しない略矩形状に配置されている。つまり、多層基板５０上において、グランド電極Ｂａは、サーマルビア５２と構造的に接続されるグランド電極８０Ｂｂとは分離して配置されている。
グランド電極８０Ｂｂは、ＭＭＩＣ４０で発生した熱を多層基板５０の主面と平行な方向に拡散して放熱させるための表面電極（サーマルパッド）であり、例えば、ＭＭＩＣ４０のサーマルランドの下方の位置で多層基板５０上に配置されている。なお、熱拡散性の観点からはグランド電極８０Ｂｂが配置されていることが好ましいが、高周波モジュール１Ｂにグランド電極８０Ｂｂが配置されていなくてもかまわない。
このように構成された本変形例に係る高周波モジュール１Ｂは、上記実施の形態に比べて、効果は多少劣るものの同様の効果を奏することができる。すなわち、信号用ワイヤ６０から放射された高調波がグランドワイヤ７０によってシールドされるため、高周波モジュール１Ｂ外部への高調波の放射を低減することができる。
（変形例３）
上記実施の形態ならびに変形例１及び２では、グランドワイヤ７０の両端が同一のパターン導体によって形成されるグランド電極８０に接続されるとしたが、当該両端は異なるパターン導体によって形成されるグランド電極に接続されてもかまわない。以下、変形例３に係る高周波モジュールとして、このようなグランド電極を有する高周波モジュールを例に説明する。
図７Ａ及び図７Ｂは、実施の形態の変形例３に係る高周波モジュール１Ｃの構成の要部を示す図であり、具体的には、図７Ａは当該要部の平面図であり、図７Ｂは図７ＡのＶＩＩ−ＶＩＩ線で切断した場合の断面図である。これらの図に示す高周波モジュール１Ｂは、実施の形態の変形例２に係る高周波モジュール１Ｂに比べて、グランド電極８０Ｂａに代わり、グランド電極８０Ｃを備える。
グランド電極８０Ｃは、上記変形例２のグランド電極８０Ｂａに比べて、グランドワイヤ７２の一端に接続されるパターン導体と他端に接続されるパターン導体とが異なっている。つまり、当該一端に接続されるパターン導体と当該他端に接続されるパターン導体とは、分離して配置されている。
このように構成された本変形例に係る高周波モジュール１Ｃは、上記実施の形態の変形例２に比べて、効果は多少劣るものの同様の効果を奏することができる。すなわち、信号用ワイヤ６０から放射された高調波がグランドワイヤ７０によってシールドされるため、高周波モジュール１Ｃ外部への高調波の放射を低減することができる。
（変形例４）
上記実施の形態及び変形例１〜３では、グランドワイヤ７２は複数の信号用ワイヤ６２を跨いで配置されるとしたが、複数の信号用ワイヤ６２の各々を跨いでグランドワイヤが配置されてもかまわない。以下、変形例４に係る高周波モジュールとして、このようなグランドワイヤを有する高周波モジュールを例に説明する。
図８は、実施の形態の変形例４に係る高周波モジュール１Ｄの構成の要部を示す図であり、具体的には、当該要部の平面図である。同図に示す高周波モジュール１Ｄは、実施の形態に係る高周波モジュール１に比べて、グランドワイヤ７０に代わり、グランドワイヤ７０Ｄを備える。
グランドワイヤ７０Ｄは、上記実施の形態のグランドワイヤ７０に比べて、複数の信号用ワイヤ６２を跨いで配置されるグランドワイヤ７２に代わり、複数の信号用ワイヤ６２の各々を跨ぐ複数のグランドワイヤ７２Ｄを含む。具体的には、上記実施の形態では、各グランドワイヤ７２が３つの信号用ワイヤ６２を跨いでいたが、本変形例では、各グランドワイヤ７２Ｄは１つの信号用ワイヤ６２のみを跨いで配置されている。
このように構成された本変形例に係る高周波モジュール１Ｄであっても、信号用ワイヤ６０から放射された高調波がグランドワイヤ７０Ｄによってシールドされるため、上記実施の形態と同様に、高周波モジュール１Ｄ外部への高調波の放射を低減することができる。
また、本変形例では、複数の信号用ワイヤ６０を個別にグランドワイヤ７０Ｄが跨ぐことにより、複数の信号用ワイヤ６０を１つのグランドワイヤが跨ぐ場合に比べて、隣り合う信号用ワイヤ６０間の空間における高調波の放射を抑制することができる。
（変形例５）
上記実施の形態及び変形例１〜４では、多層基板５０の平面視においてグランドワイヤ７０が信号用ワイヤ６０と交差するとしたが、グランドワイヤは信号用ワイヤ６０を跨いで配置されていればよく、当該平面視において交差せずに配置されていてもかまわない。以下、変形例５に係る高周波モジュールとして、このようなグランドワイヤを有する高周波モジュールを例に説明する。
図９Ａ及び図９Ｂは、実施の形態の変形例５に係る高周波モジュール１Ｅの構成の要部を示す図であり、具体的には、図９Ａは当該要部の平面図であり、図９Ｂは図９ＡのＩＸ−ＩＸ線で切断した場合の断面図である。なお、図９Ａでは、簡明のため、信号用ワイヤ６２と重なるグランドワイヤ７２Ｅについて僅かにずらして示している。
これらの図に示す高周波モジュール１Ｅは、実施の形態に係る高周波モジュール１に比べて、グランドワイヤ７０及びグランド電極８０に代わり、グランドワイヤ７０Ｅ及びグランド電極８０Ｅを備える。
グランドワイヤ７０Ｅは、上記実施の形態のグランドワイヤ７０に比べて、多層基板５０の平面視において信号用ワイヤ６２と交差して配置されるグランドワイヤ７２に代わり、グランドワイヤ７２Ｅを含む。グランドワイヤ７２Ｅは、当該平面視において信号用ワイヤ６２に交差せずに重なって配置されている。具体的には、グランドワイヤ７０Ｅは、当該平面視において信号用ワイヤ６２と重なるように、パッド電極１５２、信号用ワイヤ６０、及び、パッド電極１４２を有するＭＭＩＣ４０を跨いでグランド電極８０Ｅに接続されている。
グランド電極８０Ｅは、上記実施の形態のグランド電極８０に比べて、Ｘ軸方向により大きく形成されている。この構成により、パッド電極１５２、信号用ワイヤ６０、及び、パッド電極１４２を有するＭＭＩＣ４０を跨ぐグランドワイヤ７０Ｅに、単一のパターン導体によって形成されるグランド電極８０Ｅを接続することができる。
なお、グランド電極８０Ｅの構成はこれに限らず、例えば、グランド電極８０Ｅは、多層基板５０の平面視において、信号用ワイヤ６２を挟んで対向する位置に配置された２つのパターン導体によって形成されていてもかまわない。つまり、グランド電極８０Ｅは、パッド電極１５２のＸ軸方向マイナス側に配置されたパターン導体と、ＭＭＩＣ４０のＸ軸方向プラス側に配置されたパターン導体とで形成されていてもかまわない。
このように構成された本変形例に係る高周波モジュール１Ｅであっても、信号用ワイヤ６０から放射された高調波がグランドワイヤ７０Ｅによってシールドされるため、上記実施の形態と同様に、高周波モジュール１Ｅ外部への高調波の放射を低減することができる。
また、本変形例では、多層基板５０の平面視において、グランドワイヤ７２Ｅが信号用ワイヤ６２に交差せずに重なって配置されるため、信号用ワイヤ６２の延設方向に交差すする方向における高周波モジュール１Ｅの大型化を抑制することができる。
（変形例６）
上記実施の形態及び変形例１〜５では、ＭＭＩＣ４０から出力される高周波信号を伝搬する伝送路である信号用ワイヤを跨ぐグランドワイヤ７０を配置することにより、高周波モジュール外部への高調波の放射を低減できることについて説明した。しかし、同様の技術は、上記の伝送路としてパターン導体が用いられる構成に適用することもできる。以下、変形例６に係る高周波モジュールとして、このような伝送路を有する高周波モジュールを例に説明する。
図１０は、実施の形態の変形例６に係る高周波モジュール１Ｆのレイアウトを模式的に示す図である。また、図１１は、実施の形態の変形例６に係る高周波モジュール１Ｆの構成の要部を示す図である。具体的には、図１１は当該要部の斜視断面図である。
これらの図に示す高周波モジュール１Ｆは、実施の形態に係る高周波モジュール１に比べて、次の点が異なる。
すなわち、実施の形態では、ＭＭＩＣ４０はパッド電極１４０が上方を向くように多層基板５０にフェースアップ実装されており、ＭＭＩＣ４０から出力される高周波信号を伝搬する伝送路として、信号用ワイヤ６０が配置されていた。これに対し、本変形例では、ＭＭＩＣ４０は、パッド電極１４０が下方を向くように多層基板５０にフェースダウン実装されており、上記の伝送路として、パターン導体２６０が配置されている。また、本変形例では、実施の形態に比べて、ＭＭＩＣ４０がフェースダウン実装されてパターン導体２６０が配置されることに伴い、パッド電極１５０が配置されず、グランド電極８０に代わりグランド電極２８０が配置される。
パターン導体２６０は、多層基板５０の上方に配置され、かつ、ＭＭＩＣ４０に接続される導電性部材である。また、パターン導体２６０は、ＭＭＩＣ４０から出力される高周波信号を伝搬する伝送路である。具体的には、パターン導体２６０は、多層基板５０の上面に配置され、ＭＭＩＣ４０のパッド電極１４０と接続される、例えばマイクロストリップラインである。
グランド電極２８０は、上記実施の形態のグランド電極８０に比べて、パターン導体２６０が配置された箇所を避けて配置されている。
このように構成された本変形例に係る高周波モジュール１Ｆであっても、パターン導体２６０から放射された高調波がグランドワイヤ７０によってシールドされるため、上記実施の形態と同様に、高周波モジュール１Ｆ外部への高調波の放射を低減することができる。
ここで、パターン導体２６０は、実施の形態における信号用ワイヤ６０と同様に、多層基板５０から露出していることにより、多層基板５０によりシールドすることができない。このため、特にパターン導体２６０からの高調波は、高周波モジュール１Ｆ外部に放射されやすい。したがって、パターン導体２６０をグランドワイヤ７０で跨ぐことにより高調波が放射されやすい箇所からの放射を抑制できるため、高周波モジュール１Ｆ外部への高調波の放射を効果的に低減することができる。
また、本変形例では、ＭＭＩＣ４０から出力される高周波信号を伝搬する伝送路としてパターン導体２６０が設けられことにより、当該伝送路として信号用ワイヤが設けられる場合に比べて、高周波モジュール１Ｆの低背化が図られる。
（その他の変形例）
以上、本発明の実施の形態及びその変形例に係る高周波モジュールについて説明したが、本発明は、個々の実施の形態及びその変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
例えば、上記説明では、高周波モジュールは、バイアス回路、高調波終端回路２０及び整合回路３０を備えたが、これらを備えなくても構わない。つまり、高周波モジュールは、高周波部品（上記説明ではＭＭＩＣ４０）、回路基板（上記説明では多層基板）、高周波部品から出力される高周波信号を伝搬する伝送路である導電性部材、及び、導電性部材を跨いで配置されるグランドワイヤを備えていればよい。
また、上記説明では、高周波部品としてパワーアンプ１０を内蔵するＭＭＩＣ４０を例に説明したが、高周波部品はこのような構成に限られず、例えば、ＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＨＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等であってもかまわない。
また、高周波部品はパワーアンプ１０を内蔵する部品に限らず、発振器またはＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）等の能動素子を内蔵する部品であってもかまわないし、フィルタまたはデュプレクサ等の受動素子を内蔵する部品であってもかまわない。
また、上記説明では、ＭＭＩＣ４０から出力された所定の帯域の高周波信号を伝搬する導電性部材、及び、ＭＭＩＣ４０から出力された所定の帯域のｎ倍波の高周波信号を伝搬する導電性部材のいずれについても、グランドワイヤが跨いで配置されていた。しかし、グランドワイヤが跨いで配置される導電性部材は、これらのいずれか一方のみであってもかまわない。
また、上記説明では、グランドワイヤの両端がグランド電極に接続されていたが、いずれか一端のみがグランド電極に接続されていてもかまわない。ただし、高調波の低減効果を大きく図るためには、グランドワイヤの両端がグランド電極に接続されていることが好ましい。
また、上記説明では、信号用ワイヤは多層基板５０に接続されるとしたが、このような構成に限らない。例えば、高周波モジュールはフェースアップ実装された２つの高周波部品を有し、信号用ワイヤの一端が一方の高周波部品に接続され、他端が他方の高周波部品に接続されていてもかまわない。
また、上記説明では、回路基板として多層基板５０を例に説明したが、回路基板はこのような構成に限られず、例えば両面または片面のプリント基板であってもかまわない。
本発明は、高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
１、１Ａ〜１Ｆ 高周波モジュール
１０ パワーアンプ
２０ 高調波終端回路
３０ 整合回路
４０ ＭＭＩＣ
５０ 多層基板
５２ サーマルビア
６０〜６２ 信号用ワイヤ
７０、７０Ｄ、７０Ｅ、７１、７２、７２Ｄ、７２Ｅ グランドワイヤ
８０、８０Ａ、８０Ｂａ、８０Ｂｂ、８０Ｃ、８０Ｅ、２８０ グランド電極
８０ａ 凹部
１４０〜１４２、１５０〜１５２ パッド電極
２６０ パターン導体

Claims (5)

  1. 回路基板と、
    前記回路基板の上面に実装される高周波部品と、
    前記高周波部品から出力される高周波信号を伝搬する伝送路であり、前記高周波部品と前記回路基板とを電気的に接続し、前記回路基板から露出している信号用ワイヤと、
    前記回路基板の前記上面に形成された、単一のパターン導体であるグランド電極と、
    両端が前記グランド電極に接続されるグランドワイヤと、を有し、
    前記高周波部品は、前記回路基板側の実装面と、前記実装面と対向する天面と、を有するパワーアンプであり、
    前記パワーアンプは、前記天面上に、前記パワーアンプから高調波終端回路に高周波信号を出力するための第１パッド電極と、前記パワーアンプから整合回路に高周波信号を出力するための第２パッド電極と、を有し、
    前記回路基板は、前記回路基板の前記上面に、前記高調波終端回路に入力される高周波信号を受け取るための第３パッド電極と、前記整合回路に入力するための高周波信号を受け取るための第４パッド電極とを有し、
    前記信号用ワイヤは、
    前記第１パッド電極および前記第３パッド電極と接続される第１信号用ワイヤと、
    前記第２パッド電極および前記第４パッド電極と接続される第２信号用ワイヤと、を有し、
    前記グランドワイヤは、
    前記第１信号用ワイヤを跨ぐ第１グランドワイヤと、
    前記第２信号用ワイヤを跨ぎ、前記第１グランドワイヤと異なる第２グランドワイヤと、を有し、
    前記パワーアンプは、さらに、前記天面に垂直な方向から平面視された場合に、第１辺と、前記第１辺と異なる辺である第２辺と、を有し、
    前記第１信号用ワイヤは、前記パワーアンプの前記第１辺を跨ぎ、
    前記第２信号用ワイヤは、前記パワーアンプの前記第２辺を跨ぐ、
    高周波モジュール。
  2. 前記平面視において、前記第１グランドワイヤは前記第１信号用ワイヤと交差し、前記第２グランドワイヤは前記第２信号用ワイヤと交差する、
    請求項１に記載の高周波モジュール。
  3. 前記回路基板は、前記高周波部品で発生した熱を、当該回路基板を介して放熱させるためのサーマルビアを有し、
    前記サーマルビアは、前記グランド電極に接続される
    請求項１または２に記載の高周波モジュール。
  4. 前記第２信号用ワイヤは、前記パワーアンプで増幅された所定の帯域の前記高周波信号を伝搬する
    請求項１〜３のいずれか１項に記載の高周波モジュール。
  5. 前記第１信号用ワイヤは、前記パワーアンプで増幅された所定の帯域のｎ倍波（ｎは２以上の整数）の前記高周波信号を伝搬する
    請求項１〜３のいずれか１項に記載の高周波モジュール。
JP2015209908A 2015-10-26 2015-10-26 高周波モジュール Active JP6488985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015209908A JP6488985B2 (ja) 2015-10-26 2015-10-26 高周波モジュール
US15/333,509 US10292271B2 (en) 2015-10-26 2016-10-25 High-frequency modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209908A JP6488985B2 (ja) 2015-10-26 2015-10-26 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2017084898A JP2017084898A (ja) 2017-05-18
JP6488985B2 true JP6488985B2 (ja) 2019-03-27

Family

ID=58559497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209908A Active JP6488985B2 (ja) 2015-10-26 2015-10-26 高周波モジュール

Country Status (2)

Country Link
US (1) US10292271B2 (ja)
JP (1) JP6488985B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180341281A1 (en) * 2017-05-23 2018-11-29 Texas Instruments Incorporated Temperature control of components on a substrate
WO2019049647A1 (ja) 2017-09-07 2019-03-14 株式会社村田製作所 高周波モジュール
JP6760515B2 (ja) 2017-10-24 2020-09-23 株式会社村田製作所 整合回路および通信装置
JP6950757B2 (ja) * 2018-02-08 2021-10-13 株式会社村田製作所 高周波モジュール
CN214254388U (zh) * 2018-06-01 2021-09-21 株式会社村田制作所 高频模块
KR102279979B1 (ko) * 2018-08-03 2021-07-21 가부시키가이샤 무라타 세이사쿠쇼 모듈
US20200043864A1 (en) * 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
JP7103301B2 (ja) * 2018-08-03 2022-07-20 株式会社村田製作所 モジュール
JP7036087B2 (ja) * 2018-08-03 2022-03-15 株式会社村田製作所 モジュール
US10615130B1 (en) * 2018-11-29 2020-04-07 Nxp Usa, Inc. Devices and methods for isolating signals in semiconductor devices
CN215342185U (zh) 2018-12-14 2021-12-28 株式会社村田制作所 匹配电路、匹配电路元件以及通信装置
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021039325A1 (ja) 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
JP2021141498A (ja) * 2020-03-06 2021-09-16 株式会社村田製作所 電力増幅モジュール
CN111510088A (zh) * 2020-04-23 2020-08-07 广州慧智微电子有限公司 一种谐波抑制的射频功率放大器
CN219085958U (zh) * 2020-06-11 2023-05-26 株式会社村田制作所 模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732335B2 (ja) * 1990-11-16 1995-04-10 日本電信電話株式会社 高周波増幅器
WO2001008221A1 (fr) * 1999-07-26 2001-02-01 Tdk Corporation Module haute frequence
JP4240780B2 (ja) * 2000-08-08 2009-03-18 Ｔｄｋ株式会社 パワーアンプ内蔵型アイソレータ装置
JP2005033350A (ja) 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
TWI224386B (en) * 2003-07-22 2004-11-21 Via Tech Inc Multi-row wire bonding structure for high frequency integrated circuit
DE10335833A1 (de) * 2003-08-05 2005-03-03 Curevac Gmbh Transfektion von Blutzellen mit mRNA zur Immunstimulation und Gentherapie
JP4028474B2 (ja) * 2003-11-20 2007-12-26 ミヨシ電子株式会社 高周波モジュール
JP2005191435A (ja) * 2003-12-26 2005-07-14 Tdk Corp 放熱ビア付き基板およびパワーアンプモジュール
JP2005353713A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 半導体装置
US20060009738A1 (en) * 2004-07-08 2006-01-12 Rockwell Richard T Jr Method and apparatus for providing access to fluid transmitting vessels of a patient
JP2008227271A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 電子装置および電子部品実装方法
JP5133776B2 (ja) * 2008-05-22 2013-01-30 アンリツ株式会社 電子部品の接続構造
JP5736716B2 (ja) * 2010-10-15 2015-06-17 富士通株式会社 電子装置及びその製造方法、送受信装置
JP2015039087A (ja) * 2011-12-20 2015-02-26 株式会社村田製作所 半導体集積回路装置および高周波電力増幅器モジュール
JP5777107B2 (ja) * 2011-12-28 2015-09-09 富士通コンポーネント株式会社 電子装置
JP2014107486A (ja) * 2012-11-29 2014-06-09 Fujitsu Ltd 配線構造、及び、電子装置

Also Published As

Publication number Publication date
US10292271B2 (en) 2019-05-14
US20170118841A1 (en) 2017-04-27
JP2017084898A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6488985B2 (ja) 高周波モジュール
KR102526908B1 (ko) 고주파 모듈, 송신 전력 증폭기 및 통신 장치
US20210050876A1 (en) Radio frequency module
JP5285806B1 (ja) 高周波回路モジュール
KR102446108B1 (ko) 고주파 모듈 및 통신 장치
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
JP5117632B1 (ja) 高周波回路モジュール
KR102502872B1 (ko) 고주파 모듈 및 통신 장치
JP4981048B2 (ja) 電気素子
JP2020126921A (ja) 高周波モジュールおよび通信装置
JP5422078B1 (ja) 高周波回路モジュール
US20150021748A1 (en) Semiconductor device
US20140312978A1 (en) High-frequency module
JP2014099839A (ja) 高周波回路モジュール
JP2014053445A (ja) 回路基板および複合モジュール
CN214900804U (zh) 功率放大模块
JP2013197655A (ja) 高周波電力増幅器
JP2011171576A (ja) 集積回路装置、増幅器および通信機モジュール
JP2005217581A (ja) 高周波電力増幅モジュール、高周波モジュール及び無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6488985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150