JP2014107486A - 配線構造、及び、電子装置 - Google Patents

配線構造、及び、電子装置 Download PDF

Info

Publication number
JP2014107486A
JP2014107486A JP2012261067A JP2012261067A JP2014107486A JP 2014107486 A JP2014107486 A JP 2014107486A JP 2012261067 A JP2012261067 A JP 2012261067A JP 2012261067 A JP2012261067 A JP 2012261067A JP 2014107486 A JP2014107486 A JP 2014107486A
Authority
JP
Japan
Prior art keywords
bonding wire
wire
bonding
pad
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012261067A
Other languages
English (en)
Inventor
Keiichi Oguro
啓一 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012261067A priority Critical patent/JP2014107486A/ja
Publication of JP2014107486A publication Critical patent/JP2014107486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

【課題】ボンディングワイヤにおける電波の放射又は受信を低減した配線構造、及び、電子装置を提供する。
【解決手段】配線構造は、電子部品側の端子と、配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体とを含む、配線構造。
【選択図】図２

Description

本発明は、配線構造に関する。
従来より、例えば、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）のような半導体集積回路の端子に接続するボンディングワイヤから電波の放射が生じることが指摘されている（例えば、非特許文献１参照）。この文献では、ボンディングワイヤが電波を受信することも指摘されている。
Ｗｉｄｅｂａｎｄ Characterization of a Typical Bonding Wire for Microwave and Millimeter-wave Integrated Circuits, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.43, NO.1, JANUARY 1995
ところで、ボンディングワイヤから電波が放射することは、ボンディングワイヤからノイズが放射されていることになるため、ボンディングワイヤの周辺の回路の動作に悪影響が生じる場合がある。
また、ボンディングワイヤで電波が受信されると、ボンディングワイヤに接続されている回路にノイズが侵入することになるため、回路の動作に悪影響が生じる場合がある。
そこで、ボンディングワイヤにおける電波の放射又は受信を低減した配線構造、及び、電子装置を提供することを目的とする。
本発明の実施の形態の配線構造は、電子部品側の端子と、配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体とを含む。
ボンディングワイヤにおける電波の放射又は受信を低減した配線構造、及び、電子装置を提供することができる。
前提技術による配線構造１Ａを示す図である。 実施の形態１の配線構造１００を示す斜視図である。 実施の形態１の配線構造１００を示す平面図である。 実施の形態１の配線構造１００を示すＸＺ断面図である。 実施の形態１の配線構造１００を示すＹＺ断面図である。 Ｓパラメータを求めるための前提技術の配線構造１Ａのモデルを示す図である。 Ｓパラメータの特性を示す図である。 実施の形態２の配線構造２００を示す斜視図である。 実施の形態２の配線構造２００を示す平面図である。 実施の形態２の配線構造２００を示すＸＺ断面図である。 実施の形態２の配線構造２００を示すＹＺ断面図である。 実施の形態３の配線構造３００のＹＺ断面図である。
以下、本発明の配線構造、及び、電子装置を適用した実施の形態１、２について説明するにあたり、まず、実施の形態１、２の配線構造、及び、電子装置の前提となる技術について説明する。
図１は、前提技術による配線構造１Ａを示す図である。図１（Ａ）は平面図、図１（Ｂ）は（Ａ）のＡ−Ａ矢視断面を示す図である。
図１（Ａ）、（Ｂ）には、基板１０の上にＭＭＩＣ（Monolithic Microwave Integrated Circuit）チップ２０が実装されている電子装置１を示す。
基板１０は、例えば、ＦＲ−４（Flame Retardant type 4）規格に準じたプリント配線基板（ＰＣＢ：Printed Circuit Board）であり、絶縁層１０Ａ、パッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃ、グランド層１１Ｄ、及び配線層１２を含む。基板１０は、高周波用の樹脂製の回路基板である。
絶縁層１０Ａは、例えば、ガラス繊維にエポキシ樹脂を含浸させたものであり、表面（上面）にパッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃ、グランド層１１Ｄが貼り付けられるとともに、裏面（下面）に配線層１２が貼り付けられている。
パッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃ、グランド層１１Ｄは、絶縁層１０Ａの表面（上面）に形成されており、配線層１２は絶縁層１０Ａの裏面（下面）に形成されている。パッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃ、グランド層１１Ｄ、及び配線層１２は、例えば、銅箔で形成されている。
なお、基板１０は、配線層１２よりも下側に、さらに下層の絶縁層と配線層を含む多層基板であってもよい。なお、図１（Ａ）には、平面視における基板１０の一部分を示しており、基板１０は実際にはさらに平面的に拡がっていてもよい。
パッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃ、及びグランド層１１Ｄは、例えば、絶縁層１０Ａの表面（上面）に貼り付けられた銅箔をパターニングすることによって形成される。
パッド１１Ａは、整合回路１１Ｂを介してマイクロストリップライン１１Ｃに接続されている。パッド１１Ａには、ボンディングワイヤ３０が接続される。
整合回路１１Ｂは、パッド１１Ａとマイクロストリップライン１１Ｃとの間に形成されており、整合回路１１Ｂよりもマイクロストリップライン１１Ｃ側の伝送路及び回路等のインピーダンス整合を取っている。
マイクロストリップライン１１Ｃは、特性インピーダンスが例えば５０Ωに設定された伝送路であり、例えば、ＭＭＩＣチップ２０に伝送する信号を生成する回路が接続されている。
グランド層１１Ｄは、ＭＭＩＣチップ２０を実装する領域に形成されており、グランド電位に保持される。グランド層１１Ｄの上には、ＭＭＩＣチップ２０が実装される。
配線層１２は、絶縁層１０Ａの裏面（下面）に形成されており、グランド電位に保持される。配線層１２は、例えば、絶縁層１０Ａの裏面（下面）の全面に貼り付けられている。
なお、図１（Ａ）には、マイクロストリップライン１１Ｃのうち、整合回路１１Ｂに接続される部分のみを示すが、マイクロストリップライン１１Ｃは、実際には、図１（Ａ）において、さらに右方に伸延していてもよい。
ＭＭＩＣチップ２０は、本体部２０Ａ、パッド２１Ａ、配線２１Ｂ、及びグランド端子２２を含む。ここでは、一例として、銀（Ａｇ）ペーストを用いて、ＭＭＩＣチップ２０が基板１０の表面に実装（ダイボンディング）されていることとする。この状態で、グランド端子２２は、基板１０のグランド層１１Ｄに接続されている。
なお、図１（Ｂ）ではＭＭＩＣチップ２０を簡略化し、本体部２０Ａ、パッド２１Ａ、及び配線２１Ｂのみを示す。
パッド２１Ａにはボンディングワイヤ３０が接続されている。パッド２１Ａに連続して本体部２０Ａの上面に形成される配線２１Ｂは、本体部２０Ａの内部の回路に接続されている。ＭＭＩＣチップ２０は、パッド２１Ａに接続される端子の特性インピーダンスが５０Ωになるように設計されている。
以上のような基板１０及びＭＭＩＣチップ２０を含む電子装置１において、基板１０のパッド１１Ａと、ＭＭＩＣチップ２０のパッド２１Ａとは、ボンディングワイヤ３０によって接続されている。
ボンディングワイヤ３０は、例えば、超音波又は熱等を用いて、ボンディングマシンによってパッド１１Ａとパッド２１Ａとに両端がそれぞれ接続される。ボンディングワイヤ３０としては、例えば、金線を用いることができる。
ボンディングワイヤ３０は、例えば、太さが２０μｍ〜３０μｍ、長さが数１００μｍ〜数ｍｍ程度である。このようにボンディングワイヤ３０の長さが短いのは、近年における電子装置１の高周波数化による小型化、又は、半導体製造技術の微細化等により、パッド１１Ａとパッド２１Ａとが近接して配置されているからである。
前提技術による配線構造１Ａは、パッド１１Ａとパッド２１Ａとの間を接続するボンディングワイヤ３０を含む。ボンディングワイヤ３０は、金線のように金属単体で形成されているため、表面には何も形成されておらず、金（Ａｕ）が剥き出しの状態である。
ところで、ＭＭＩＣチップ２０の処理速度が、例えばギガヘルツオーダーのように高速になると、ボンディングワイヤ３０によって基板１０側からＭＭＩＣチップ２０側に伝送される信号の周波数は非常に高くなる。この場合、信号の周波数もギガヘルツオーダーになる。
しかしながら、ボンディングワイヤ３０は金属単体で形成されており、表面が遮蔽されていないため、ボンディングワイヤ３０から非常に周波数の高い電波が放射されることになる。
ボンディングワイヤ３０から放射される電波の周波数が比較的低いうちは、問題は生じにくい。
しかし、ボンディングワイヤ３０から放射される電波の周波数が、例えばギガヘルツオーダー等のように非常に高い周波数になると、ＭＭＩＣチップ２０、又は、基板１０に実装されているＭＭＩＣチップ２０以外の電子部品等に悪影響を与える場合がある。特に、近年は、周波数が３０ＧＨｚ以上のミリ波の周波数が用いられることがあるので、ボンディングワイヤ３０からミリ波が放射される場合がある。
これは、ボンディングワイヤ３０がアンテナとして機能し、高周波の電波（ノイズ）を放射していることを意味する。ボンディングワイヤ３０の長さは、上述のように１００μｍ〜数ｍｍ程度であり、これは、ギガヘルツオーダーの周波数における波長の４分の１以下の長さである。このため、ボンディングワイヤ３０は、例えば、基板１０のグランド層１１Ｄ等と協働して、モノポールアンテナとして機能すると考えられる。
また、ボンディングワイヤ３０がアンテナとして機能することにより、ボンディングワイヤ３０から電波（ノイズ）が放射されるだけでなく、ボンディングワイヤ３０が周囲のノイズ等を受信する場合もある。
例えば、ボンディングワイヤ３０の周囲で電磁波又はスイッチングノイズ等のようなノイズが発生している場合には、ボンディングワイヤ３０によって受信されるノイズがＭＭＩＣチップ２０及び高周波樹脂回路の基板１０の動作に悪影響を与えることがあり得る。
基板１０とＭＭＩＣチップ２０を含む電子装置１では、マイクロストリップライン１１Ｃは特性インピーダンスが５０Ω等に設定されており、ＭＭＩＣチップ２０に伝送する信号を生成する回路とインピーダンス整合が取れている。また、ＭＭＩＣチップ２０の端子は、入出力抵抗が５０Ωに設定されている。
一方、パッド１１Ａ、ボンディングワイヤ３０、パッド２１Ａ等はインピーダンス整合は取れていない。
このため、整合回路１１ＢとＭＭＩＣチップ２０との間には、ボンディングワイヤ３０という不整合素子（ミスマッチ・エレメント）が存在していることになる。従って、ボンディングワイヤ３０に信号が入力されると、パッド間で多重反射が生じ、この多重反射によって電波の放射が増大する場合がある。
以上のような理由により、前提技術の配線構造１Ａに含まれるボンディングワイヤ３０は、ノイズの発生源になるとともに、ノイズの吸収源になる。
このため、ボンディングワイヤ３０によるノイズの発生又は吸収を抑制し、アンテナとしての機能を低下させることが望ましい。
ここで、ボンディングワイヤ３０によるノイズの発生又は吸収を抑制するには、例えば、ボンディングワイヤ３０の代わりに、同軸ケーブルを用いることが考えられる。
特性インピーダンスが５０Ωの同軸ケーブルの芯線で、基板１０のパッド１１Ａと、ＭＭＩＣチップ２０のパッド２１Ａとを接続するとともに、シールド線を基板１０側のグランド層とＭＭＩＣチップ２０側のグランド層に接続すれば、パッド１１Ａとパッド２１Ａとの間におけるノイズの発生又は吸収を無くすことができる。
しかしながら、基板１０のパッド１１Ａと、ＭＭＩＣチップ２０のパッド２１Ａとの間を接続するボンディングワイヤ３０の長さは、約１００μｍ〜数ｍｍ程度であり、この長さの同軸ケーブルを用いてパッド１１Ａとパッド２１Ａとを接続することは、現実的には困難である。
また、これに加えて、基板１０のパッド１１ＡとＭＭＩＣチップ２０のパッド２１Ａのように平面的に形成される回路（平面回路）に同軸ケーブルを接続する場合には、接続部でのインピーダンス整合を完全に取ることが難しい。これは、主に、接続部でのインピーダンス整合を完全に取るために、平面回路に対して垂直に同軸ケーブルを接続しようとすると、グランド線も必要になり、芯線とシールド線の接続先の取り回しが複雑になるからである。
このため、同軸ケーブル以外の現実的な手段として、前提技術の配線構造１Ａに含まれるボンディングワイヤ３０によるノイズの発生又は吸収を抑制できるものが求められる。
以下、実施の形態１、２において、ボンディングワイヤ３０によるノイズの発生又は吸収を抑制する手段について説明する。
＜実施の形態１＞
図２乃至図５は、実施の形態１の配線構造１００を示す図である。図２は斜視図である。ここでは、図２に示すように、直交座標系であるＸＹＺ座標系を定義する。図３は、ＸＹ面での配線構造１００を示す平面図である。図４は図３におけるＢ−Ｂ断面（ＸＺ断面）を示す図である。図５は図３におけるＣ−Ｃ断面（ＹＺ断面）を示す図である。
実施の形態１において、図１に示す前提技術による電子装置１と同様の構成要素には同一符号を付し、その説明を省略する。
実施の形態１の電子装置５００は、基板１０、ＭＭＩＣチップ２０、及び配線構造１００を含む。
図２に示すように、実施の形態１の基板１０は、絶縁層１０Ａ、パッド１１Ａ、マイクロストリップライン１１Ｃ、グランド層１１Ｄ、配線層１２、パッド１３Ａ、１３Ｂ、及びビア１４Ａ、１４Ｂを含む。
実施の形態１の基板１０は、次の点において前提技術の基板１０（図１参照）と異なる。
実施の形態１の基板１０は、整合回路１１Ｂ（図１参照）を含まずに、パッド１１Ａとマイクロストリップライン１１Ｃとが直接的に接続されている。パッド１１Ａは、配線の一例であるマイクロストリップライン１１Ｃに接続される、配線側の端子の一例である。
実施の形態１の基板１０が整合回路１１Ｂを含まないのは、前提技術の配線構造１Ａに比べて、ボンディングワイヤ３０のインピーダンス整合が改善されるためである。インピーダンス整合の改善については後述する。
また、実施の形態１の基板１０では、パッド１１ＡのＸ軸正方向側と負方向側にパッド１３Ａ及び１３Ｂが形成されている。また、パッド１３Ａ、１３Ｂは、それぞれ、ビア１４Ａ、１４Ｂを介して配線層１２に接続されている。ビア１４Ａ、１４Ｂは、絶縁層１０Ａを厚さ方向（Ｚ軸方向）に貫通し、パッド１３Ａ、１３Ｂと配線層１２とを接続している。配線層１２はグランド電位に保持されるため、パッド１３Ａ、１３Ｂもグランド電位に保持される。
また、実施の形態１の基板１０のグランド層１１Ｄは、Ｘ軸正方向側とＸ軸負方向側とにおいて、Ｙ軸正方向側に伸延している。
実施の形態１のＭＭＩＣチップ２０は、本体部２０Ａ、パッド２１Ａ、マイクロストリップライン２１Ｃ、グランド端子２２、パッド２３Ａ、２３Ｂ、ビア２４Ａ、２４Ｂ、及びパッド２５Ａ、２５Ｂを含む。ＭＭＩＣチップ２０は、電子部品の一例である。
実施の形態１のＭＭＩＣチップ２０は、次の点において前提技術のＭＭＩＣチップ２０（図１参照）と異なる。
実施の形態１のＭＭＩＣチップ２０は、配線２１Ｂ（図１参照）を含まず、配線２１Ｂの代わりにマイクロストリップライン２１Ｃを含む。マイクロストリップライン２１Ｃは、パッド２１Ａに直接的に接続されている。パッド２１Ａは、電子部品の一例であるＭＭＩＣチップ２０に設けられる、電子部品側の端子の一例である。
また、実施の形態１のＭＭＩＣチップ２０では、パッド２１ＡのＸ軸正方向側と負方向側にパッド２３Ａ及び２３Ｂが形成されている。また、パッド２３Ａ、２３Ｂは、それぞれ、ビア２４Ａ、２４Ｂを介してグランド端子２２に接続されている。ビア２４Ａ、２４Ｂは、本体部２０Ａを厚さ方向（Ｚ軸方向）に貫通し、パッド２３Ａ、２３Ｂとグランド端子２２とを接続している。このため、パッド２３Ａ、２３Ｂはグランド電位に保持される。
また、実施の形態１のＭＭＩＣチップ２０では、パッド２３Ａ、２３ＢのＹ軸負方向側で、かつ、マイクロストリップライン２１ＣのＹ軸正方向側の端部（パッド２１Ａとマイクロストリップライン２１Ｃとの接続部）のＸ軸正方向側及びＸ軸負方向側に、パッド２５Ａ、２５Ｂがそれぞれ配設されている。パッド２５Ａ、２５Ｂは、パッド２３Ａ、２３Ｂとは離間して設けられており、グランド端子２２にも接続されていない。
以上のように、実施の形態１では、基板１０とＭＭＩＣチップ２０の構成が、図１に示す前提技術の電子装置１における基板１０とＭＭＩＣチップ２０の構成と一部において異なる。
次に、実施の形態１の配線構造１００について説明する。
実施の形態１の配線構造１００は、ボンディングワイヤ３０に加えて、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を含む。これらのうち、ボンディングワイヤ１５０は、ワイヤ部１５１、１５２、１５３、１５４、１５５、及び１５６を含む。
ここで、ボンディングワイヤ３０は、パッド１１Ａとパッド２１Ａとの間で、信号線を伝送する第１ボンディングワイヤの一例である。ボンディングワイヤ３０は、基板１０のパッド１１Ａ側で緩やかに（ＸＹ平面に対する角度が浅い状態で）立ち上がり、ＭＭＩＣチップ２０のパッド２１Ａ側で急峻に（ＸＹ平面に対して直角に近い角度で）立ち上がるように形成されている。なお、ボンディングワイヤ３０には、パッド１１Ａからパッド２１Ａに信号が伝送されてもよいし、パッド２１Ａからパッド１１Ａに信号が伝送されてもよい。
また、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、ボンディングワイヤ３０から離間して設けられ、グランド電位に保持される導体の一例であるとともに、第２ボンディングワイヤの一例である。
ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、それぞれ、ボンディングワイヤ３０と同様に、例えば、金線であればよく、ボンディングマシンによって形成される。
ボンディングワイヤ１１０は、一端がパッド１３Ａに接続され、ボンディングワイヤ３０の上を跨ぎ、他端がパッド１３Ｂに接続される。このため、ボンディングワイヤ１１０は、グランド電位に保持される。
ボンディングワイヤ１１０の一端と他端のＹ軸方向の位置は等しい。ボンディングワイヤ１１０は、基板１０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。
ボンディングワイヤ１１０の中間部は、ボンディングワイヤ３０の上側に位置しており、ボンディングワイヤ３０から離間している。ボンディングワイヤ１１０は、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。
ボンディングワイヤ１２０Ａは、一端がグランド層１１Ｄに接続され、ボンディングワイヤ３０の上を跨ぎ、他端がグランド層１１Ｄに接続される。このため、ボンディングワイヤ１２０Ａは、グランド電位に保持される。
ボンディングワイヤ１２０Ａの一端と他端のＹ軸方向の位置は等しい。ボンディングワイヤ１２０Ａは、基板１０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。
ボンディングワイヤ１２０Ａの中間部は、ボンディングワイヤ３０の上側に位置しており、ボンディングワイヤ３０から離間している。ボンディングワイヤ１２０Ａは、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。
ボンディングワイヤ１２０Ｂは、一端がグランド層１１Ｄに接続され、ボンディングワイヤ３０の下をくぐり、他端がグランド層１１Ｄに接続される。このため、ボンディングワイヤ１２０Ｂは、グランド電位に保持される。
ボンディングワイヤ１２０Ｂの一端と他端のＹ軸方向の位置は等しく、かつ、ボンディングワイヤ１２０Ａの一端と他端のＹ軸方向の位置と等しい。ボンディングワイヤ１２０Ｂは、基板１０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。
ボンディングワイヤ１２０Ｂの中間部は、ボンディングワイヤ３０の下側に位置しており、ボンディングワイヤ３０から離間している。また、ボンディングワイヤ１２０Ｂは、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。
このため、ボンディングワイヤ１２０Ｂは、ＸＺ平面内において、ボンディングワイヤ１２０Ａと同心円状に配設される。
ボンディングワイヤ１３０は、ボンディングワイヤ１２０Ａ、１２０Ｂよりも、Ｙ軸負方向側（ＭＭＩＣチップ２０に近い側）に配設される。
ボンディングワイヤ１３０は、一端がグランド層１１Ｄに接続され、ボンディングワイヤ３０の上を跨ぎ、他端がグランド層１１Ｄに接続される。このため、ボンディングワイヤ１３０は、グランド電位に保持される。
ボンディングワイヤ１３０の一端と他端のＹ軸方向の位置は等しい。
ボンディングワイヤ１３０は、基板１０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。ボンディングワイヤ１３０の中間部は、ボンディングワイヤ３０の上側に位置しており、ボンディングワイヤ３０から離間している。ボンディングワイヤ１３０は、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。
なお、ボンディングワイヤ１３０は、ボンディングワイヤ１５０の一部であるワイヤ部１５１と同心円状に配設される。
ボンディングワイヤ１４０は、一端がパッド２３Ａに接続され、ボンディングワイヤ３０の上を跨ぎ、他端がパッド２３Ｂに接続される。このため、ボンディングワイヤ１４０は、グランド電位に保持される。
ボンディングワイヤ１４０の一端と他端のＹ軸方向の位置は等しい。ボンディングワイヤ１４０は、ＭＭＩＣチップ２０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。
ボンディングワイヤ１４０の中間部は、ボンディングワイヤ３０の上側に位置しており、ボンディングワイヤ３０から離間している。ボンディングワイヤ１４０は、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。
ボンディングワイヤ１５０は、ワイヤ部１５１、１５２、１５３、１５４、１５５、及び１５６を含み、基板１０とＭＭＩＣチップ２０とに跨ってループ状に形成される。
ワイヤ部１５１は、一端がグランド層１１Ｄに接続され、ボンディングワイヤ３０の下をくぐり、他端がグランド層１１Ｄに接続される。このため、ワイヤ部１５１は、グランド電位に保持される。
また、ワイヤ部１５１の一端はワイヤ部１５２に接続され、他端はワイヤ部１５６に接続される。ワイヤ部１５１の一端と他端のＹ軸方向の位置は等しく、かつ、ボンディングワイヤ１３０の一端と他端のＹ軸方向の位置と等しい。
ワイヤ部１５１は、基板１０の表面（上面）上に、ＸＺ平面内に位置するように半円弧状に形成される。ワイヤ部１５１の中間部は、ボンディングワイヤ３０の下側に位置しており、ボンディングワイヤ３０から離間している。
また、ワイヤ部１５１は、ボンディングワイヤ３０を対称軸として、線対称になるように形成されている。このため、ワイヤ部１５１は、ＸＺ平面内において、ボンディングワイヤ１３０と同心円状に配設される。
ワイヤ部１５２は、一端がグランド層１１Ｄに接続され、ボンディングワイヤ３０のＸ軸正方向側においてＹ軸方向に伸延し、他端がパッド２３Ａに接続される。また、ワイヤ部１５２の一端はワイヤ部１５３に接続され、他端はワイヤ部１５１に接続される。このため、ワイヤ部１５２は、グランド電位に保持される。
ワイヤ部１５２は、基板１０のグランド層１１Ｄ側で緩やかに（ＸＹ平面に対する角度が浅い状態で）立ち上がり、ＭＭＩＣチップ２０のパッド２３Ａ側で急峻に（ＸＹ平面に対して直角に近い角度で）立ち上がるように形成されている。これは、ボンディングワイヤ３０と同様の形状である。ここで、ワイヤ部１５２をボンディングワイヤ３０と同様の形状にするのは、ボンディングワイヤ３０のインピーダンス整合をより効果的に改善するためである。
ワイヤ部１５３は、一端がパッド２３Ａに接続され、他端がパッド２５Ａに接続される。また、ワイヤ部１５３の一端はワイヤ部１５４に接続され、他端はワイヤ部１５２に接続される。このため、ワイヤ部１５３は、グランド電位に保持される。
ワイヤ部１５４は、一端がパッド２５Ａに接続され、他端がパッド２５Ｂに接続される。また、ワイヤ部１５４の一端はワイヤ部１５３に接続され、他端はワイヤ部１５５に接続される。このため、ワイヤ部１５４は、グランド電位に保持される。
ワイヤ部１５５は、一端がパッド２５Ｂに接続され、他端がパッド２３Ｂに接続される。また、ワイヤ部１５５の一端はワイヤ部１５６に接続され、他端はワイヤ部１５４に接続される。このため、ワイヤ部１５５は、グランド電位に保持される。
ワイヤ部１５５は、平面視（ＸＹ平面視）において、ボンディングワイヤ３０の中心軸を対称軸として、ワイヤ部１５３と線対称になるように形成される。
ワイヤ部１５６は、一端がパッド２５Ｂに接続され、ボンディングワイヤ３０のＸ軸不方向側においてＹ軸方向に伸延し、他端がグランド層１１Ｄに接続される。また、ワイヤ部１５６の一端はワイヤ部１５１に接続され、他端はワイヤ部１５５に接続される。このため、ワイヤ部１５６は、グランド電位に保持される。
ワイヤ部１５６は、基板１０のグランド層１１Ｄ側で緩やかに（ＸＹ平面に対する角度が浅い状態で）立ち上がり、ＭＭＩＣチップ２０のパッド２５Ｂ側で急峻に（ＸＹ平面に対して直角に近い角度で）立ち上がるように形成されている。これは、ボンディングワイヤ３０と同様の形状である。ここで、ワイヤ部１５６をボンディングワイヤ３０と同様の形状にするのは、ボンディングワイヤ３０のインピーダンス整合をより効果的に改善するためである。
ワイヤ部１５６は、平面視（ＸＹ平面視）において、ボンディングワイヤ３０の中心軸を対称軸として、ワイヤ部１５２と線対称になるように形成される。
ワイヤ部１５１〜１５６は、例えば、いずれかの一端又は他端から金線のボンディングを行い、ワイヤ部１５１〜１５６のループを形成するように、１本の金線で形成することができる。
また、ワイヤ部１５１〜１５６は、それぞれ別々にボンディングを行うことによって形成してもよいし、幾つかのグループに分けてボンディングを行うことによって形成してもよい。
また、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０の形成は、両端のうちのいずれの端部から金線のボンディングを開始することによって行ってもよい。同様に、ボンディングワイヤ１５０を１本の金線で形成する場合は、ワイヤ部１５１〜１５６のいずれの端部からボンディングを開始してもよい。また、ワイヤ部１５１、１５２、１５３、１５４、１５５、及び１５６をそれぞれ別々にボンディングを行うことによって形成する場合、又は、幾つかのグループに分けてボンディングを行う場合には、いずれの端部からボンディングを開始してもよい。
ここで、非特許文献１によれば、ボンディングワイヤからの電波の放射は、グランド面に対するボンディングワイヤの角度が大きい部分（例えば、垂直に立ち上がるような部分）で顕著になり、グランド面に対するボンディングワイヤの角度が浅い部分の方が電波の放射が少ないことが分かっている。
このため、実施の形態１では、ボンディングワイヤ３０のうち、パッド２１Ａに近い部分は、グランド面に対する角度が大きい部分であると考え、ワイヤ部１５２〜１５６を配設し、遮蔽構造をより密に形成した。このように、ボンディングワイヤ３０がグランド面に対して垂直に立ち上がっている部分では、ボンディングワイヤ３０の周囲に同心円状にグランド電位のボンディングワイヤを形成することは困難であるため、ワイヤ部１５２〜１５６のように、ボンディングワイヤ３０に沿う区間が多い構成にした。特に、ワイヤ部１５２、１５６は、ボンディングワイヤ３０と同様の形状にするとともに、ボンディングワイヤ３０に略平行に設けることにより、より密な遮蔽構造を実現している。
また、ボンディングワイヤ３０のうち、パッド１１Ａに近い部分は、グランド面に対する角度が浅い部分であると考え、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、ワイヤ部１５１を同心円状に配設した。このように、ボンディングワイヤ３０のグランド面に対する角度が比較的緩やかな部分では、ボンディングワイヤ３０の径方向の内側及び外側にグランド電位のボンディングワイヤを形成することが比較的容易である。このため、ボンディングワイヤ３０に対して、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、ワイヤ部１５１を同心円状に配設した。
なお、電磁界シミュレーションを行った結果、グランド面に対するボンディングワイヤ３０の角度が約６０度よりも大きい領域でボンディングワイヤ３０からの電波の放射が顕著になり、グランド面に対するボンディングワイヤ３０の角度が約６０度よりも小さい領域ではボンディングワイヤ３０からの電波の放射が少なかった。グランド面に対するボンディングワイヤ３０の角度が約６０度よりも大きい領域は、ボンディングワイヤ３０から放射されるすべての電波の８０％以上を占めていた。
このため、例えば、グランド面に対するボンディングワイヤの角度が約６０度よりも大きい領域について、ワイヤ部１５２〜１５６による、より密な遮蔽構造を形成するようにすればよい。また、グランド面に対するボンディングワイヤの角度が約６０度よりも小さい領域について、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、ワイヤ部１５１のようにボンディングワイヤを同心円状に配設すればよい。ここでは、このような境界の角度が約６０度の場合について説明するが、境界の角度は、信号伝送用のボンディングワイヤ３０の形状及び角度等に基づいて、電磁界シミュレーション等の結果に基づいて設定すればよい。
以上のような実施の形態１の配線構造１００は、ボンディングワイヤ３０の周囲に配置され、ボンディングワイヤ３０から離間し、基準電位に保持されるボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を含む。
ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、信号伝送用のボンディングワイヤ３０の周囲に張り巡らされており、ボンディングワイヤ３０の周囲を覆うように形成されている。
このため、ボンディングワイヤ３０の周囲にグランド電位に保持される導体による遮蔽部を設けることができる。
従って、ボンディングワイヤ３０に高周波の信号が流れて電波が放射されても、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０によって電波を吸収することができる。
このため、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０よりも外側の空間にノイズが存在していても、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０でノイズをある程度吸収することができる。
従って、ボンディングワイヤ３０の周囲にノイズが存在していても、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０によってノイズを吸収し、信号伝送用のボンディングワイヤ３０へのノイズの侵入を抑制することができる。
また、上述のように、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、信号伝送用のボンディングワイヤ３０の周囲を覆うように設けられている。
これは、高周波の信号伝送用のボンディングワイヤ３０と、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０とによって、疑似的な同軸線路構造を形成したものである。
この同軸線路構造とは、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０によって、信号伝送用のボンディングワイヤ３０の周囲に、同軸ケーブルのシールド線のような遮蔽構造を形成したものである。
同軸ケーブルのシールド線は芯線を完全に覆っており、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、ボンディングワイヤ３０の外周面の一部分を覆うに過ぎない。
しかしながら、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０をボンディングワイヤ３０の外周に配設することにより、ボンディングワイヤ３０による電波の放射又は受信を抑制するとともに、ボンディングワイヤ３０の特性インピーダンスを改善することができる。
実施の形態１の電子装置５００の基板１０が整合回路１１Ｂ（図１参照）を含まないのは、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を設けることにより、ボンディングワイヤ３０の特性インピーダンスが改善されるからである。
なお、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０によって、高周波の信号伝送用のボンディングワイヤ３０の周囲に疑似的な遮蔽構造を形成する際に、ボンディングワイヤ３０と、遮蔽構造との間の寸法を次のように設定してもよい。
ボンディングワイヤ３０の直径をｄとする。また、ボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離をＤ／２とする。ここで、遮蔽構造は、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０によってもたらされるものであるが、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０のすべての部位と、ボンディングワイヤ３０との間の距離を一定にすること困難である。
このため、ボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離をＤ／２に設定することは、次のようにして実現すればよい。すなわち、ボンディングワイヤ３０と、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０のいずれかの部位との間の距離がＤ／２になるように、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０の位置を決めることによって実現すればよい。
また、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０の特性インピーダンスをＺ０とする。
ボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離をＤ／２は、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０の特性インピーダンスＺ０が５０Ωである場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定すればよい。
この式を満たす距離Ｄ／２は、同軸ケーブルの芯線の中心軸と、シールド線との間の距離に相当する。
このようにボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離をＤ／２に設定することにより、擬似的な同軸線路構造を実現することができる。
ここで、電磁界シミュレーションによって求めたＳパラメータについて説明する。実施の形態１の配線構造１００の電気性能を説明するにあたり、比較用に、前提技術の配線構造１Ａ（図１参照）の電気性能も電磁界シミュレーションによって求めた。
図６は、Ｓパラメータを求めるための前提技術の配線構造１Ａのモデルを示す図である。図７は、Ｓパラメータの特性を示す図であり、（Ａ）は実施の形態１の配線構造１００のＳパラメータの周波数特性を示し、（Ｂ）は前提技術の配線構造１ＡのＳパラメータの周波数特性を示す。
Ｓパラメータを求めるために、図６に示すように、前提技術の配線構造１Ａを２つ用いて、４端子回路のモデルを作製した。図６に示すモデルは、基板１０の絶縁層１０Ａの表面（上面）に、パッド１１Ａ、整合回路１１Ｂ、及びマイクロストリップライン１１Ｃを一対設けるとともに、ＭＭＩＣチップ２０に一対のパッド２１Ａ及び配線２１Ｂを設け、一対のボンディングワイヤ３０で接続したものである。
また、図６に示すように、Ｘ軸正方向側のパッド１１Ａ、整合回路１１Ｂ、及びマイクロストリップライン１１ＣのＸ軸正方向側と、Ｘ軸負方向側のパッド１１Ａ、整合回路１１Ｂ、及びマイクロストリップライン１１Ｃとの間、及び外側に、グランド層１１Ｅを設けた。
Ｓパラメータを求めるための４つの端子（Ｐｏｒｔ１、２、３、４）は、それぞれ、Ｘ軸正方向側のマイクロストリップライン１１Ｃの端部（Ｐｏｒｔ１）、Ｘ軸正方向側の配線２１Ｂの端部（Ｐｏｒｔ２）、Ｘ軸負方向側の配線２１Ｂの端部（Ｐｏｒｔ３）、Ｘ軸負方向側のマイクロストリップライン１１Ｃの端部（Ｐｏｒｔ４）とした。
なお、ここには図示しないが、実施の形態１の配線構造１００のＳパラメータを求める際には、図６に示すモデルと同様に、一対の配線構造１００を含むモデルを作製した。
実施の形態１の配線構造１００を含む４端子回路のモデルでは、Ｘ軸正方向側のマイクロストリップライン１１Ｃの端部（Ｐｏｒｔ１）、Ｘ軸正方向側のマイクロストリップライン２１Ｃの端部（Ｐｏｒｔ２）、Ｘ軸負方向側のマイクロストリップライン２１Ｃの端部（Ｐｏｒｔ３）、Ｘ軸負方向側のマイクロストリップライン１１Ｃの端部（Ｐｏｒｔ４）とした。
また、電磁界シミュレーションを行うにあたっては、各部の寸法を以下のように設定した。
基板１０については、絶縁層１０Ａの厚さ１００μｍ、絶縁層１０Ａの誘電率εｒ＝３．６、パッド１１Ａ、整合回路１１Ｂ、マイクロストリップライン１１Ｃの厚さｈ＝１８μｍとした。また、パッド１１Ａの幅は、５０Ωの特性インピーダンスが得られる値にした。
また、ＭＭＩＣチップ２０については、本体部２０Ａ（シリコン基板）の厚さ２５０μｍ、本体部２０Ａ（シリコン基板）の誘電率εｒ＝１１．９、パッド２１Ａとマイクロストリップライン２１Ｃの厚さ３μｍとした。また、パッド２１Ａの幅は、５０Ωの特性インピーダンスが得られる値にした。
また、基板１０とＭＭＩＣチップ２０との間のギャップｗは１００〜２００μｍとし、Ｄ／２≒３５μｍとした。
また、ボンディングワイヤ３０については、ボンドパッドピッチ（ＢＰＰ:Bond Pad Pitch）が６０μｍで、金線の直径は２５μｍに設定した。ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１５０については、ボンドパッドピッチ（ＢＰＰ）が５０μｍで、金線の直径は２３μｍに設定した。
ボンディングワイヤ２１０Ａ、２１０Ｂについては、ボンドパッドピッチ（ＢＰＰが５０μｍで、金線の直径は２３μｍに設定した。このとき、Ｄ／２≒３５μｍとなる。
図７には、横軸に周波数、縦軸に入出力反射損失（Ｓ１１，Ｓ２２，Ｓ３３，Ｓ４４）と通過損失（Ｓ１２，Ｓ３４）、各種アイソレーション（Ｓ１３，Ｓ１４，Ｓ２３，Ｓ２４）を示す。
周波数が６２．５±７．５GHｚの範囲でシミュレーションを行った。
前提技術では、ボンディングワイヤ３０の特性インピーダンスが１５６．５Ω、入出力反射損失については、Ｓ１１が１０．８ｄＢ、Ｓ２２が２３．５ｄＢ、通過損失を表すＳ２１が３ｄＢであり、Ｓ２２が２０ｄＢ以上となる範囲は、１．７５ＧＨｚであった。
これに対して、実施の形態１では、ボンディングワイヤ３０の特性インピーダンスが４７Ωであり、約５０Ωという値が得られた。入出力反射損失については、Ｓ１１が２４．３ｄＢであり、１３．５ｄＢ向上した。Ｓ２２は２９ｄＢであり、５．５ｄＢ向上した。通過損失を表すＳ２１が１ｄＢであり、２ｄＢ向上した。Ｓ２２が２０ｄＢ以上となる範囲は、６．５ＧＨｚであり、約３．７倍の広帯域化が図られた。
以上のように、前提技術の配線構造１Ａによるモデルでは、ボンディングワイヤ３０のインピーダンスのミスマッチからノイズの放射が生じ、自家中毒症状（ボンディングワイヤ３０自身の放射が自らの性能に悪影響を与える現象）が電気特性に現れている。
これに対して、実施の形態１の配線構造１００を含むモデルでは、自家中毒症状が見られなくなった。
これは、ボンディングワイヤ３０の周囲にボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を設けることにより、ボンディングワイヤ３０に整合機能を持たせることで、ノイズの放射が抑制されたことを示している。
信号伝送用のボンディングワイヤ３０に対して、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、同軸ケーブルのシールド線を擬似的に形成したような役割を果たしている。
このように、高周波の信号伝送用のボンディングワイヤ３０の周囲に、疑似的な同軸線路構造を形成することにより、各種電気性能を改善できることが確認できた。
また、ボンディングワイヤ３０に整合機能を持たせて、ノイズの放射が抑制できることから、ボンディングワイヤ３０によるノイズの吸収も抑えられると考えることができる。
以上のように、実施の形態１によれば、信号伝送用のボンディングワイヤ３０における電波の放射又は受信を低減した配線構造１００を提供することができる。
また、ボンディングワイヤにおける電波の放射又は受信を低減した電子装置５００を提供することができる。
また、信号伝送用のボンディングワイヤ３０における電波の受信を低減できることにより、ボンディングワイヤ３０によって伝送される信号によって駆動されるＭＭＩＣチップ２０の動作を安定的なものにすることができる。
また、前提技術の配線構造１Ａでは、ボンディングワイヤ３０によって伝送される信号の周波数が高くなるほど、インピーダンス整合が取れていないボンディングワイヤ３０のインダクタンスが大きくなり、入力反射損失が増大するおそれがある。
これに対して、実施の形態１では、ボンディングワイヤ３０の特性インピーダンスは、擬似的な遮蔽構造によって改善されるため、前提技術に比べて、入力反射損失は低減される。
なお、以上では、ボンディングワイヤ３０の周囲に配置され、第１ボンディングワイヤから離間し、基準電位に保持されるボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を含む形態について説明した。
信号伝送用のボンディングワイヤ３０の周囲に設けるボンディングワイヤの数又は形状は、ボンディングワイヤ３０の形状、長さ、太さ、又は材質等に応じて、適切な数又は形状に設定すればよい。
また、信号伝送用のボンディングワイヤ３０の周囲に配設され、グランド電位に保持される導体であれは、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０のようなボンディングワイヤ３０に限らず、棒状又は薄板状等の導体であってもよい。
また、以上では、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０がグランド電位に保持される形態について説明したが、固定的な電位であれば、グランド電位以外の電位に保持されてもよい。例えば、基板１０の直流電源用の配線に接続することにより、例えば、５Ｖ等の所定の電位に保持されてもよい。
また、以上では、信号伝送用のボンディングワイヤ３０の周囲に、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０を配設する形態について説明した。しかしながら、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０は、グランド層等に接続され、信号のリターン用に用いられるボンディングワイヤの周囲に配設してもよい。
また、以上では、基板１０に、電子部品の一例としてのＭＭＩＣチップ２０が実装され、基板１０のパッド１１Ａと、ＭＭＩＣチップ２０のパッド２１Ａとの間にボンディングワイヤ３０が接続されている形態について説明した。
しかしながら、基板１０に実装される電子部品は、ＭＭＩＣチップ２０に限られない。基板１０に実装され、電子部品の端子と、基板１０のパッド１１Ａのような端子とが、上述のボンディングワイヤ３０のように長さの短いボンディングワイヤによって接続され、信号線が伝送される電子部品であれば、ＭＭＩＣチップ２０以外の電子部品であってもよい。
また、以上では、基板１０にマイクロストリップライン１１Ｃが形成される形態について説明したが、マイクロストリップライン１１Ｃの代わりに、コプレーナ線路を基板１０に形成してもよい。なお、これは、ＭＭＩＣチップ２０のマイクロストリップライン２１Ｃについても同様である。
また、以上では、信号伝送用のボンディングワイヤ３０の一端が、配線の一例であるマイクロストリップライン１１Ｃに接続される、配線側の端子の一例であるパッド１１Ａに接続される形態について説明した。パッド１１Ａは、基板１０に設けられる端子である。
しかしながら、ボンディングワイヤ３０の一端の接続先は、ＭＭＩＣチップ２０が実装される基板１０に設けられるパッド１１Ａに限られない。ボンディングワイヤ３０の一端の接続先は、例えば、ＭＭＩＣチップ２０が実装されずに、ＭＭＩＣチップ２０に隣接して配設される基板のパッドであってもよく、例えば、リードフレームの端子であってもよい。
また、以上では、ボンディングワイヤ３０の他端は、電子部品の一例であるＭＭＩＣチップ２０に設けられるパッド２１Ａに接続される形態について説明した。
しかしながら、ボンディングワイヤ３０の他端の接続先は、ＭＭＩＣチップ２０のパッド２１Ａに限られず、他の種類のＩＣチップ等のパッド（端子）であってもよい。また、ＭＭＩＣチップ２０の端子等に配線等を介して接続されたパッド（端子）であってもよい。
＜実施の形態２＞
図８乃至図１１は、実施の形態２の配線構造２００を示す図である。図８は斜視図である。ここでは、図８に示すように、直交座標系であるＸＹＺ座標系を定義する。図９は、ＸＹ面での配線構造２００を示す平面図である。図１０は図９におけるＢ−Ｂ断面（ＸＺ断面）を示す図である。図１１は図９におけるＣ−Ｃ断面（ＹＺ断面）を示す図である。
実施の形態２において、実施の形態１の配線構造１００及び電子装置５００と同様の構成要素には同一符号を付し、その説明を省略する。
実施の形態２の電子装置５００Ａは、基板１０、ＭＭＩＣチップ２０、及び配線構造２００を含む。
実施の形態２の配線構造２００は、実施の形態１の配線構造１００にボンディングワイヤ２１０Ａ、２１０Ｂを追加したものである。ボンディングワイヤ２１０Ａ、２１０Ｂは、第３ボンディングワイヤの一例である。
ボンディングワイヤ２１０Ａは、一端がパッド１３Ａに接続され、他端がパッド２３Ａに接続される。ボンディングワイヤ２１０Ａは、ボンディングワイヤ３０よりもＸ軸正方向側で、ボンディングワイヤ３０に沿って形成されている。ボンディングワイヤ２１０Ａの長さは、ボンディングワイヤ３０の長さと同等である。
このため、ボンディングワイヤ２１０Ａは、基板１０のパッド１３Ａ側で緩やかに（ＸＹ平面に対する角度が浅い状態で）立ち上がり、ＭＭＩＣチップ２０のパッド２３Ａ側で急峻に（ＸＹ平面に対して直角に近い角度で）立ち上がるように形成されている。
ボンディングワイヤ２１０Ｂは、一端がパッド１３Ｂに接続され、他端がパッド２３Ｂに接続される。ボンディングワイヤ２１０Ｂは、ボンディングワイヤ３０よりもＸ軸負方向側で、ボンディングワイヤ３０に沿って形成されている。ボンディングワイヤ２１０Ｂの長さは、ボンディングワイヤ３０の長さと同等である。
このため、ボンディングワイヤ２１０Ｂは、基板１０のパッド１３Ｂ側で緩やかに（ＸＹ平面に対する角度が浅い状態で）立ち上がり、ＭＭＩＣチップ２０のパッド２３Ｂ側で急峻に（ＸＹ平面に対して直角に近い角度で）立ち上がるように形成されている。
このようなボンディングワイヤ２１０Ｂは、ボンディングワイヤ３０のリターンパスを形成する。
実施の形態１の電子装置５００（図２乃至図５参照）においても、基板１０のグランド電位の配線と、ＭＭＩＣチップ２０のグランド電位の配線とを辿って、ボンディングワイヤ３０のリターンパスは形成される。しかしながら、リターンパスの長さは、ボンディングワイヤ３０に比べて長い。
これに対して、実施の形態２の配線構造２００は、パッド１３Ａ、１３Ｂとパッド２３Ａ、２３Ｂとを接続するボンディングワイヤ２１０Ａ、２１０Ｂを含み、ボンディングワイヤ２１０Ａ、２１０Ｂの長さは、ボンディングワイヤ３０の長さと同等である。
従って、信号伝送用のボンディングワイヤ３０と同等の長さを有する、信号のリターン用のボンディングワイヤ２１０Ａ、２１０Ｂを用いることにより、ボンディングワイヤ３０のインピーダンス整合を実施の形態１の配線構造１００よりもさらに改善することができる。
また、実施の形態２では、ボンディングワイヤ３０と、ボンディングワイヤ２１０Ａ、２１０Ｂとの間の距離を次のように設定してもよい。
ボンディングワイヤ３０の直径をｄとする。また、ボンディングワイヤ３０の中心軸と、ボンディングワイヤ２１０Ａ、２１０Ｂの中心軸との間の距離をＤ／２とする。また、ボンディングワイヤ２１０Ａ、２１０Ｂの特性インピーダンスをＺ０とする。
ボンディングワイヤ３０の中心軸と、ボンディングワイヤ２１０Ａ、２１０Ｂの中心軸との間の距離をＤ／２は、ボンディングワイヤ２１０Ａ、２１０Ｂの特性インピーダンスＺ０が５０Ωである場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定すればよい。
この式を満たす距離Ｄ／２は、同軸ケーブルの芯線の中心軸と、シールド線との間の距離に相当する。
このようにボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離をＤ／２に設定することにより、擬似的な同軸線路構造を実現することができる。
ボンディングワイヤ３０と、ボンディングワイヤ２１０Ａ、２１０Ｂとの間の距離が上述の式を満たすようにすることにより、ボンディングワイヤ３０の特性インピーダンスをさらに改善することができる。
また、ボンディングワイヤ３０と、ボンディングワイヤ１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０との位置関係と、ボンディングワイヤ３０と、ボンディングワイヤ２１０Ａ、２１０Ｂとの位置関係とが、ともに上述の式を満たすようにすれば、ボンディングワイヤ３０の特性インピーダンスは、相乗効果で改善されることになる。
以上のように、実施の形態２によれば、信号伝送用のボンディングワイヤ３０における電波の放射又は受信を低減した配線構造２００を提供することができる。
また、ボンディングワイヤにおける電波の放射又は受信を低減した電子装置５００Ａを提供することができる。
また、信号伝送用のボンディングワイヤ３０における電波の受信を低減できることにより、ボンディングワイヤ３０によって伝送される信号によって駆動されるＭＭＩＣチップ２０の動作を安定的なものにすることができる。
＜実施の形態３＞
図１２は、実施の形態３の配線構造３００のＹＺ断面を示す図である。図１２に示すＹＺ断面は、実施の形態１の配線構造１００の図５に示すＹＺ断面に対応する。
実施の形態３の配線構造３００は、ボンディングワイヤ３０の一部と、ボンディングワイヤ１２０Ａ、１２０Ｂ、及び１３０と、ワイヤ部１５１とを覆う樹脂部３１０を含む点が実施の形態１の配線構造１００（図２乃至図５参照）と異なる。その他の構成はすべて実施の形態１の配線構造１００と同様である。
実施の形態３の電子装置５００Ｂは、基板１０、ＭＭＩＣチップ２０、及び配線構造３００を含む。
樹脂部３１０は、ボンディングワイヤ３と、ボンディングワイヤ１２０Ａ、１２０Ｂ、１３０、及びワイヤ部１５１とを絶縁するために設けられている。樹脂部３１０としては、例えば、エポキシ樹脂を用いることができる。
以上のように、実施の形態３によれば、ボンディングワイヤ３と、ボンディングワイヤ１２０Ａ、１２０Ｂ、１３０、及びワイヤ部１５１とを絶縁する樹脂部３１０を設けることにより、絶縁性を改善し、信号伝送用のボンディングワイヤ３０における電波の放射又は受信を低減した配線構造３００を提供することができる。
なお、ボンディングワイヤ３と、ボンディングワイヤ１２０Ａ、１２０Ｂ、１３０、及びワイヤ部１５１とを樹脂部３１０で絶縁する区間については、ボンディングワイヤ３０の中心軸と、遮蔽構造との間の距離Ｄ／２が、次の式を満たすように設定すればよい。
樹脂部３１０の誘電率をεｒとした場合に、距離Ｄ／２が、Ｚ０＝（１３８／√（εｒ））×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定すればよい。
以上、本発明の例示的な実施の形態の配線構造、及び、電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
電子部品側の端子と、配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、
前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体と
を含む、配線構造。
（付記２）
前記導体は、前記第１ボンディングワイヤの長手方向に沿うように、又は、前記第１ボンディングワイヤの外周方向に沿うように、配設される、付記１記載の配線構造。
（付記３）
前記導体は、第２ボンディングワイヤである、付記１又は２記載の配線構造。
（付記４）
前記第１ボンディングワイヤの直径をｄ、前記第１ボンディングワイヤと前記第２ボンディングワイヤとの間の距離をＤ／２、前記第２ボンディングワイヤの特性インピーダンスをＺ０とすると、
前記第１ボンディングワイヤと前記第２ボンディングワイヤとの間の距離Ｄ／２は、前記第２ボンディングワイヤの特性インピーダンスＺ０が５０Ω又は所定値である場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定される、付記３記載の配線構造。
（付記５）
前記第１ボンディングワイヤと、前記第２ボンディングワイヤとを絶縁する、樹脂部をさらに含む、付記３記載の。
（付記６）
前記第１ボンディングワイヤに沿って配設され、前記第１ボンディングワイヤのリターンパスを形成する第３ボンディングワイヤをさらに含む、付記１乃至５のいずれか一項記載の配線構造。
（付記７）
前記第１ボンディングワイヤの直径をｄ、前記第１ボンディングワイヤと前記第３ボンディングワイヤとの間の距離をＤ／２、前記第３ボンディングワイヤの特性インピーダンスをＺ０とすると、
前記第１ボンディングワイヤと前記第３ボンディングワイヤとの間の距離Ｄ／２は、前記第３ボンディングワイヤの特性インピーダンスＺ０が５０Ω又は所定値である場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定される、付記６記載の配線構造。
（付記８）
前記電子部品は半導体集積回路である、付記１乃至７記載の配線構造。
（付記９）
電子部品と、
前記電子部品に伝送される信号、又は、前記電子部品から伝送される信号を伝送する配線と、
前記電子部品側の端子と前記配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、
前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体と
を含む、電子装置。
１００ 配線構造
５００ 電子装置
１０ 基板
１０Ａ 絶縁層
１１Ａ パッド
１１Ｃ マイクロストリップライン
１１Ｄ グランド層
１２ 配線層
１３Ａ、１３Ｂ パッド
１４Ａ、１４Ｂ ビア
２０ ＭＭＩＣチップ
２０Ａ 本体部
２１Ａ パッド
２１Ｃ マイクロストリップライン
２２ グランド端子
２３Ａ、２３Ｂ パッド
２４Ａ、２４Ｂ ビア
２５Ａ、２５Ｂ パッド
１１０、１２０Ａ、１２０Ｂ、１３０、１４０、１５０ ボンディングワイヤ
１５１、１５２、１５３、１５４、１５５、１５６ ワイヤ部
２００ 配線構造
５００Ａ 電子装置
２１０Ａ、２１０Ｂ ボンディングワイヤ
３００ 配線構造
５００Ｂ 電子装置
３１０ 樹脂部

Claims (7)

  1. 電子部品側の端子と、配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、
    前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体と
    を含む、配線構造。
  2. 前記導体は、前記第１ボンディングワイヤの長手方向に沿うように、又は、前記第１ボンディングワイヤの外周方向に沿うように、配設される、請求項１記載の配線構造。
  3. 前記導体は、第２ボンディングワイヤである、請求項１又は２記載の配線構造。
  4. 前記第１ボンディングワイヤの直径をｄ、前記第１ボンディングワイヤと前記第２ボンディングワイヤとの間の距離をＤ／２、前記第２ボンディングワイヤの特性インピーダンスをＺ０とすると、
    前記第１ボンディングワイヤと前記第２ボンディングワイヤとの間の距離Ｄ／２は、前記第２ボンディングワイヤの特性インピーダンスＺ０が５０Ω又は所定値である場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定される、請求項３記載の配線構造。
  5. 前記第１ボンディングワイヤに沿って配設され、前記第１ボンディングワイヤのリターンパスを形成する第３ボンディングワイヤをさらに含む、請求項１乃至４のいずれか一項記載の配線構造。
  6. 前記第１ボンディングワイヤの直径をｄ、前記第１ボンディングワイヤと前記第３ボンディングワイヤとの間の距離をＤ／２、前記第３ボンディングワイヤの特性インピーダンスをＺ０とすると、
    前記第１ボンディングワイヤと前記第３ボンディングワイヤとの間の距離Ｄ／２は、前記第３ボンディングワイヤの特性インピーダンスＺ０が５０Ω又は所定値である場合に、Ｚ０＝１３８×ｌｏｇ１０（Ｄ／ｄ）を満たす値に設定される、請求項５記載の配線構造。
  7. 電子部品と、
    前記電子部品に伝送される信号、又は、前記電子部品から伝送される信号を伝送する配線と、
    前記電子部品側の端子と前記配線側の端子とを接続し、信号を伝送する第１ボンディングワイヤと、
    前記第１ボンディングワイヤの周囲に配置され、前記第１ボンディングワイヤから離間し、基準電位に保持される導体と
    を含む、電子装置。
JP2012261067A 2012-11-29 2012-11-29 配線構造、及び、電子装置 Pending JP2014107486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012261067A JP2014107486A (ja) 2012-11-29 2012-11-29 配線構造、及び、電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012261067A JP2014107486A (ja) 2012-11-29 2012-11-29 配線構造、及び、電子装置

Publications (1)

Publication Number Publication Date
JP2014107486A true JP2014107486A (ja) 2014-06-09

Family

ID=51028699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012261067A Pending JP2014107486A (ja) 2012-11-29 2012-11-29 配線構造、及び、電子装置

Country Status (1)

Country Link
JP (1) JP2014107486A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170118841A1 (en) * 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
JP2021044458A (ja) * 2019-09-12 2021-03-18 キヤノン株式会社 配線基板及び半導体装置
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170118841A1 (en) * 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US10292271B2 (en) 2015-10-26 2019-05-14 Murata Manufacturing Co., Ltd. High-frequency modules
JP2021044458A (ja) * 2019-09-12 2021-03-18 キヤノン株式会社 配線基板及び半導体装置
JP7362380B2 (ja) 2019-09-12 2023-10-17 キヤノン株式会社 配線基板及び半導体装置
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
US11532568B2 (en) * 2020-05-29 2022-12-20 Siliconware Precision Industries Co., Ltd. Electronic package

Similar Documents

Publication Publication Date Title
US10418708B2 (en) Wideband antenna
JP5431433B2 (ja) 高周波線路−導波管変換器
JP5765174B2 (ja) 電子装置
JP5669043B2 (ja) ポスト壁導波路アンテナ及びアンテナモジュール
TWI663785B (zh) 電子裝置、射頻裝置及其訊號傳輸構件
JP2009038696A (ja) アンテナ付き集積回路パッケージ
TW201436362A (zh) 具有天線之半導體結構
TWI594380B (zh) 封裝結構及三維封裝結構
CN111213282A (zh) 微电子封装衬底与电介质波导连接件之间的中介层
JP2018117215A (ja) 無線装置
US9245866B2 (en) Antenna device and wireless apparatus
TW201503482A (zh) 電子電路及電子機器
JP2010021505A (ja) 接続方法、基板
JP6602326B2 (ja) 無線装置
JP2011009505A (ja) ３次元実装基板および３次元実装基板の製法
Zhang et al. Novel antenna-in-package design in LTCC for single-chip RF transceivers
JP2014107486A (ja) 配線構造、及び、電子装置
US20150021748A1 (en) Semiconductor device
JP2013138147A (ja) 電子装置
JP5082250B2 (ja) 高周波回路基板
US10615481B2 (en) Millimeter wave semiconductor apparatus including a microstrip to fin line interface to a waveguide member
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JP4737192B2 (ja) ２つのマイクロストリップ線路の接続構造及び筐体を用いた集積回路チップの実装基板への実装構造
US11742303B2 (en) Systems for millimeter-wave chip packaging
Felic et al. A CPW-fed loop slot antenna for integration with millimeter wave CMOS transceiver