JP2013138147A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2013138147A
JP2013138147A JP2011289111A JP2011289111A JP2013138147A JP 2013138147 A JP2013138147 A JP 2013138147A JP 2011289111 A JP2011289111 A JP 2011289111A JP 2011289111 A JP2011289111 A JP 2011289111A JP 2013138147 A JP2013138147 A JP 2013138147A
Authority
JP
Japan
Prior art keywords
wiring
ground line
electronic device
substrate
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011289111A
Other languages
English (en)
Other versions
JP5777107B2 (ja
Inventor
Osamu Daikuhara
治 大工原
Hidenori Takauchi
英規 高内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Component Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Component Ltd filed Critical Fujitsu Ltd
Priority to JP2011289111A priority Critical patent/JP5777107B2/ja
Publication of JP2013138147A publication Critical patent/JP2013138147A/ja
Application granted granted Critical
Publication of JP5777107B2 publication Critical patent/JP5777107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】基板表面に伝送路が形成された電子装置において、伝送路からの電磁放射を抑制すること。
【解決手段】基板10の表面に形成された第1配線20と、基板10の表面における第1配線20の両側に、第1配線20に沿って形成された第1グランド線22及び第2グランド線24と、第1配線20の上部を覆うように、第1配線20に対し交差する方向に配置され、第1グランド線22及び第2グランド線24を電気的に接続すると共に第1配線20からの電磁放射を抑制する複数の第2配線40と、を備えることを特徴とする電子装置。
【選択図】図1

Description

本発明は、基板表面に伝送路が形成された電子装置に関する。
基板表面に伝送路が形成された電子装置が知られている。例えば、高周波回路を有する携帯電話等の電子装置では、信号を高速伝送するための伝送路としてマイクロストリップライン構造の伝送路が広く用いられている。また、基板表面の伝送路は、低速の信号ラインや電源ラインとして使用される場合もある。
特開2010−062516号公報
基板表面に形成された伝送路からは強い電磁波が放射されるため、当該電磁波による他の信号ラインや電子素子への影響を抑制することが求められる。
本発明は、上記課題に鑑みなされたものであり、基板表面に伝送路が形成された電子装置において、伝送路からの電磁放射を抑制することを目的とする。
本発明は、基板の表面に形成された第1配線と、前記基板の表面における前記第1配線の両側に、前記第1配線に沿って形成された第1グランド線及び第2グランド線と、前記第1配線の上部を覆うように、前記第1配線に対し交差する方向に配置され、前記第1グランド線及び前記第2グランド線を電気的に接続すると共に前記第1配線からの電磁放射を抑制する複数の第2配線と、を備えることを特徴とする電子装置である。
上記構成において、前記第1配線と前記第2配線との距離は、前記第1配線からの電磁放射のうち抑制すべき電磁波の波長をλとした場合に、λ/6より大きい構成とすることができる。
上記構成において、前記基板の内部において、少なくとも前記第1配線、前記第1グランド線、及び前記第2グランド線の下方の領域に形成されたグランド層を備える構成とすることができる。
上記構成において、前記複数の第2配線は、ボンディングワイヤである構成とすることができる。
上記構成において、前記複数の第2配線は、棒状または板状の金具である構成とすることができる。
上記構成において、前記第1グランド線及び前記第2グランド線は、前記基板に設けられた貫通孔内に延在し、前記金具の両端には、弾性変形可能な弾性部が設けられ、前記弾性部が前記貫通孔に挿入される際に弾性変形することにより、前記金具が前記基板に固定されるとともに、前記金具と前記第1グランド線及び前記金具と前記第2グランド線とがそれぞれ電気的に接続される構成とすることができる。
上記構成において、前記第2配線は、前記第1配線の延在方向に対し斜めに設けられている構成とすることができる。
上記構成において、前記第1グランド線及び前記第2グランド線の間に、前記第1配線に沿って形成され、前記第1配線と共に差動信号を伝送する第3配線を備え、前記第2配線は、前記第1配線および前記第3配線の上部を覆うように、前記第1配線及び前記第3配線に対し交差する方向に設けられている構成とすることができる。
本発明によれば、基板表面に伝送路が形成された電子装置において、伝送路からの電磁放射を抑制することができる。
実施例1に係る電子装置の構成を示す図である。 シミュレーションに用いた電子装置の構成を示す図である。 シミュレーション結果を示すグラフである。 実施例1の第1変形例に係る電子装置の構成を示す図である。 実施例1の第2変形例に係る電子装置の構成を示す図である。 実施例2に係る電子装置の構成を示す図である。 実施例2の変形例に係る電子装置の構成を示す図である。
図1(a)は、実施例1に係る電子装置の構成を示す平面模式図であり、図1(b)は、図1(a)のA−A線に沿った断面模式図である。配線基板10は、例えば複数の誘電体層が積層された多層基板であり、内部には接地電位に接続された金属のグランド層12及び14が形成されている。配線基板10としては、例えばガラスエポキシ基板、セラミック基板等を用いることができ、グランド層12及び14の材料としては、例えば金(Au)、銅(Cu)、アルミニウム(Al)等を用いることができる。
配線基板10の表面には、信号伝送用の配線パターン20が形成されている。配線パターン20の両側には、接地電位に接続されたグランドパターン(第1グランドパターン22及び第2グランドパターン24)が、それぞれ配線パターン20の両側に沿って形成されている。配線パターン20及びグランドパターン(22、24)の材料としては、例えば金(Au)、銅(Cu)、アルミニウム(Al)等を用いることができる。
また、配線基板10の表面には、半導体チップ30が実装されている。半導体チップ30には、信号処理用の各種の回路素子及び配線が形成されている。半導体チップ30に形成された外部端子のうち、1つは配線パターン20に、他の1つは第1グランドパターン22に、それぞれワイヤボンディングにより接続されている(32、34)。
配線基板10の内部のグランド層12及び14は、上記の配線パターン20、第1グランドパターン22、及び第2グランドパターン24に対応する領域に跨って形成されている。このように、配線基板10内部のグランド層12及び14と、配線基板10表面の配線パターン20とにより、マイクロストリップライン構造の信号ラインが形成されている(グランド層12及び14はいずれか一方だけであってもよい)。なお、配線基板10内部のグランド(12、14)と、配線基板10表面のグランドパターン(22、24)とは、例えば配線基板10に形成されたビア配線(図1では不図示)等を介して互いに接続される構成とすることができる。
マイクロストリップラインは、高速信号伝送を行う配線パターン20からの電磁放射が比較的多いことで知られている。実施例1に係る電子装置は、当該電磁放射を抑制するために以下に説明する構成を備えている。
図1(a)及び(b)に示すように、第1グランドパターン22及び第2グランドパターン24は、複数のワイヤ40により互いに電気的に接続されている。ワイヤ40は、配線パターン20の上部を覆うようにワイヤボンディングにより形成されたボンディングワイヤであり、第1グランドパターン22及び第2グランドパターン24のそれぞれの表面に固定されている。ワイヤ40の材料としては、例えば金(Au)を用いることができるが、他にもアルミニウム(Al)や銅(Cu)等を用いることができる。
複数のワイヤ40は、配線パターン20の延在方向に対し垂直になるように、一定の間隔を隔てて互いに平行に配置されている。これにより、複数のワイヤ40は、配線パターン20から放射される電磁波を抑制するシールドとして機能する。ワイヤ40同士の間隔及びワイヤ40の本数は、抑制すべき電磁波の周波数に応じて適宜定められる。電磁放射抑制のためには、抑制すべき電磁波の波長よりもワイヤ40同士の間隔を小さくすることが好ましい。
次に、当該ワイヤ40を用いたシールドによる電磁放射の抑制効果をシミュレーションにより検証する。
図2は、シミュレーションに用いた電子装置の概略構成を示す図である。図2(a)は、比較例としてシールドがないマイクロストリップラインを示す。図2(b)は、サイズの小さいシールドを用いた例であり、図2(c)は、サイズの大きいシールドを用いた例である。ここで、シールドのサイズの大小は、中央の配線パターン20とワイヤ40との距離(d)により定められる。本シミュレーションでは、図2(b)においてd=10mm、図2(c)においてd=25mmとした。また、配線パターン20の特性インピーダンスは50Ωとした。
本シミュレーションでは、ワイヤ40間の共振の影響を除外するために、ワイヤ40同士の間を同種の素材(符号41)により接続した仮想的な構成(図2(c)及び図2(b))に基づいて近似的な計算を行っている。実際の電子装置は、図2(d)のようにワイヤ40間が離間した構成となっているが、この場合でもワイヤ40同士の間隔を適切に調整することで、以下のシミュレーション結果と同様のシールド効果を得ることができると考えられる。
図3は、シミュレーションの結果を示すグラフである。横軸は配線パターン20から放射される電磁波の周波数を、縦軸はシールド付近における電界強度をそれぞれ示している。図2(b)の小さなシールドでは少なくとも60GHz以上で、図2(c)の大きなシールドでは少なくとも40GHz以上で、それぞれ電磁放射の強度が図2(a)の場合より大きくなり、シールド効果を確認することができる。このように、シールドのサイズが大きい方が、より低い周波数の電磁波において、より大きなシールド効果を得ることができる。
更に詳細な検証の結果、放射される電磁波の波長をλとした場合に、ワイヤ40と配線パターン20との距離(d)がλ/6を超えるとシールド効果が得られることが分かった。両者の距離(d)がλ/6より小さい場合は、通常の同軸ケーブルと同様の構造となるため、別の方法による最適化が必要となる。従って、実施例1に係るワイヤシールド構造を用いる場合には、ワイヤ40と配線パターン20との距離(d)が、λ/6より大きくなるようにすることが好ましい。
以上のように、実施例1に係る電子装置によれば、配線基板10の表面に形成された配線パターン20の上部を覆うように複数のワイヤ40を設け、当該ワイヤ40が配線パターン20の両側に形成された第1グランドパターン22及び第2グランドパターン24を互いに電気的に接続するようにした。これにより、ワイヤ40が電磁波を抑制するシールドとして機能するため、基板表面に伝送路が形成された電子装置において、伝送路からの電磁放射を抑制することができる。
なお、配線パターン20は電磁放射を行う伝送路である第1配線の一例であり、ワイヤ40は電磁放射を抑制する第2配線の一例である。また、第1グランドパターン22及び第2グランドパターン24は、それぞれ第1配線の両側に第1配線に沿って形成されると共に、接地電位に接続された第1グランド線及び第2グランド線の一例である。
実施例1では、ワイヤ40を配線パターン20の延在方向に対し垂直になるように配置したが、ワイヤ40は配線パターン20に対し斜めに配置してもよい。
図4(a)〜(b)は、実施例1の第1変形例に係る電子装置の構成を示す図である。図4(a)に示すように、ワイヤ40が配線パターン20に対し斜めに配置されている他は、図1(a)〜(b)と同様である。配線パターン20に対しワイヤ40を斜めに配置した場合でも、垂直に配置した場合と同様に電磁波のシールド効果を得ることができる。さらに、配線パターン20に対するワイヤ40の角度(α)を調整することにより、ワイヤの長さを調整し、ワイヤ40間の共振を抑制することができる。
実施例1では、高周波信号を伝送するマイクロストリップラインを例に説明を行ったが、本実施例に係る構成はこれ以外の形態の伝送路に対しても適用することができる。例えば、図1の構成において、配線パターン20を電源ラインとしてもよいし、低速の信号ラインとしてもよい。また、以下に説明するように、配線パターン20の本数を2本以上としてもよい。マイクロストリップライン以外の構成を採用する場合、図1でグランド層12及び14として表記された層はグランド線以外の配線パターンとして使用してもよいし、これらの層を備えない構成としてもよい。
図5(a)〜(b)は、実施例1の第2変形例に係る電子装置の構成を示す図である。図1(a)〜(b)と異なり、第1グランドパターン22と第2グランドパターン24との間に、配線パターンが2本(第1配線パターン20a及び第2配線パターン20b)形成されている。第1配線パターン20a及び第2配線パターン20bは、差動信号を伝送するデファレンシャルの信号ラインであり、それぞれ半導体チップ30の外部端子とワイヤボンディングにより接続されている(32、34)。
電磁波シールド用のワイヤ40は、第1配線パターン20a及び第2配線パターン20bの両方に跨って形成されている。本構成においても、実施例1と同様に伝送路からの電磁放射を抑制することができる。なお、第2配線パターン20bは、第1配線パターン20a(第1配線)と共に差動信号を伝送する第3配線の一例である。
実施例2は、シールド用のワイヤの代わりに金具を用いた例である。
図6(a)〜(b)は、実施例2に係る電子装置の構成を示す図である。実施例1(図1)と異なり、第1グランドパターン22及び第2グランドパターン24は、金具50により接続されている。その他の構成は実施例1と同様である。金具50は、例えばプレス加工等により中央部が湾曲するように形成された棒状または板状の金具である。金具50は、配線パターン20の上部を覆うように配置され、第1グランドパターン22及び第2グランドパターン24に対し半田51により固定されている
金具50同士の間隔及び金具50の個数は、抑制すべき電磁波の周波数に応じて適宜定められるが、電磁放射抑制のためには、金具50同士の間隔を当該電磁波の波長より小さくすることが好ましい。金具50の材料としては、例えば銅(Cu)及び銅を含む合金(リン青銅、ベリ銅、真鍮等)を用いることができるが、他にもステンレス等を用いることができる。また、上記の材料に対し、例えば金(Au)、銀(Ag)、ニッケル(Ni)、半田等によるメッキを施してもよい。
実施例2に係る電子装置によれば、電磁放射を抑制する第2配線を金具50とすることで、電磁波のシールド効果を得ると共に、ワイヤ40を用いる場合に比べ、より頑丈な構造の電子装置を得ることができる。
図7は、実施例2の変形例に係る電子装置の構成を示す図である。図7(a)に示すように、本変形例では、配線基板10に貫通孔16が形成されている点と、金具50の代わりにブレスフィットピン52を用いている点が図6(b)と異なるが、その他の構成は図6(b)と同一である。図7(b)は、ブレスフィットピン52の挿入部(図7(a)の符号60)における詳細な構成を示す図である。ブレスフィットピン52は、先端部が尖ったピン形状を有すると共に、当該先端部の付近に弾性変形可能な弾性部54が形成されている。本変形例では、弾性部54は、ブレスフィットピン52の一部が2つに分離・湾曲して中央部に空洞56が形成された構造を有するが、弾性部54の具体的形状はこれに限定されるものではない。
図7(b)に示すように、ブレスフィットピン52は、配線基板10に形成された貫通孔16に挿入される。ここで、貫通孔16には、第1グランドパターン22及び第2グランドパターン24がそれぞれ延在して形成されている。また、ブレスフィットピン52の長径(L1)は、貫通孔16の直径(L2)より大きくなるように設定されている。
ブレスフィットピン52は、貫通孔16に挿入される際に弾性変形し、その復元力により弾性部54が貫通孔16の壁面に押し付けられる。これにより、ブレスフィットピン52と第1グランドパターン22、ブレスフィットピン52と第2配線パターン20とは、それぞれ貫通孔16の内部で互いに電気的に接続される。また、ブレスフィットピン52自体も、配線基板10に対して固定される。このように、金具としてブレスフィットピン52を用いることで、配線基板10への金具の固定と、当該金具のグランド線への接続とを同時に行うことができる。
実施例2及びその変形例においても、実施例1の変形例にて説明したのと同様に、電磁放射を抑制するための金具を斜めに配置した構成(図4参照)や、伝送路としての第1配線を2本以上使用した構成(図5参照)を採用することができる。また、実施例1〜2の構成は、様々な形態の伝送路において採用することができるが、基板の表面に伝送路が形成されたマイクロストリップラインでは、ストリップライン等に比べて強い電磁放射が行われるため特に好適である。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 配線基板
12、14 グランド層
16 貫通孔
20 配線パターン
22 第1グランドパターン
24 第2グランドパターン
30 半導体チップ
32、34 ワイヤ(半導体チップ接続用)
40 ワイヤ(電磁放射抑制用)
50 金具
51 半田
52 ブレスフィットピン
54 弾性部
56 空隙

Claims (8)

  1. 基板の表面に形成された第1配線と、
    前記基板の表面における前記第1配線の両側に、前記第1配線に沿って形成された第1グランド線及び第2グランド線と、
    前記第1配線の上部を覆うように、前記第1配線に対し交差する方向に配置され、前記第1グランド線及び前記第2グランド線を電気的に接続すると共に前記第1配線からの電磁放射を抑制する複数の第2配線と、を備えることを特徴とする電子装置。
  2. 前記第1配線と前記第2配線との距離は、前記第1配線からの電磁放射のうち抑制すべき電磁波の波長をλとした場合に、λ/6より大きいことを特徴とする請求項1に記載の電子装置。
  3. 前記基板の内部において、少なくとも前記第1配線、前記第1グランド線、及び前記第2グランド線の下方の領域に形成されたグランド層を備えることを特徴とする請求項1または2に記載の電子装置。
  4. 前記複数の第2配線は、ボンディングワイヤであることを特徴とする請求項1に記載の電子装置。
  5. 前記複数の第2配線は、棒状または板状の金具であることを特徴とする請求項1に記載の電子装置。
  6. 前記第1グランド線及び前記第2グランド線は、前記基板に設けられた貫通孔内に延在し、
    前記金具の両端には、弾性変形可能な弾性部が設けられ、前記弾性部が前記貫通孔に挿入される際に弾性変形することにより、前記金具が前記基板に固定されるとともに、前記金具と前記第1グランド線及び前記金具と前記第2グランド線とがそれぞれ電気的に接続されることを特徴とする請求項5に記載の電子装置。
  7. 前記第2配線は、前記第1配線の延在方向に対し斜めに設けられていることを特徴とする請求項1に記載の電子装置。
  8. 前記第1グランド線及び前記第2グランド線の間に、前記第1配線に沿って形成され、前記第1配線と共に差動信号を伝送する第3配線を備え、
    前記第2配線は、前記第1配線および前記第3配線の上部を覆うように、前記第1配線及び前記第3配線に対し交差する方向に設けられていることを特徴とする請求項1に記載の電子装置。
JP2011289111A 2011-12-28 2011-12-28 電子装置 Expired - Fee Related JP5777107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011289111A JP5777107B2 (ja) 2011-12-28 2011-12-28 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011289111A JP5777107B2 (ja) 2011-12-28 2011-12-28 電子装置

Publications (2)

Publication Number Publication Date
JP2013138147A true JP2013138147A (ja) 2013-07-11
JP5777107B2 JP5777107B2 (ja) 2015-09-09

Family

ID=48913623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011289111A Expired - Fee Related JP5777107B2 (ja) 2011-12-28 2011-12-28 電子装置

Country Status (1)

Country Link
JP (1) JP5777107B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981091A (zh) * 2014-04-02 2015-10-14 菲尼萨公司 传输线
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
AT518281A4 (de) * 2016-03-01 2017-09-15 Zkw Group Gmbh Verfahren zum Herstellen einer Schirmung
JPWO2019098316A1 (ja) * 2017-11-20 2020-11-19 株式会社村田製作所 高周波モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214675U (ja) * 1985-07-09 1987-01-28
JPH07212077A (ja) * 1994-01-24 1995-08-11 Sanyo Electric Co Ltd 混成集積回路装置
JPH08250891A (ja) * 1995-03-15 1996-09-27 Canon Inc ノイズ対策部品及びその実装方法
JPH0992523A (ja) * 1995-09-21 1997-04-04 Canon Inc プリント回路パターン
JP2004031472A (ja) * 2002-06-24 2004-01-29 Sharp Corp 配線基板のシールド方法
JP2006100384A (ja) * 2004-09-28 2006-04-13 Oki Data Corp プリント配線基板及びインタフェース制御装置
JP2008235578A (ja) * 2007-03-20 2008-10-02 Nichicon Corp 導線のシールド構造およびシールド方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214675U (ja) * 1985-07-09 1987-01-28
JPH07212077A (ja) * 1994-01-24 1995-08-11 Sanyo Electric Co Ltd 混成集積回路装置
JPH08250891A (ja) * 1995-03-15 1996-09-27 Canon Inc ノイズ対策部品及びその実装方法
JPH0992523A (ja) * 1995-09-21 1997-04-04 Canon Inc プリント回路パターン
JP2004031472A (ja) * 2002-06-24 2004-01-29 Sharp Corp 配線基板のシールド方法
JP2006100384A (ja) * 2004-09-28 2006-04-13 Oki Data Corp プリント配線基板及びインタフェース制御装置
JP2008235578A (ja) * 2007-03-20 2008-10-02 Nichicon Corp 導線のシールド構造およびシールド方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981091A (zh) * 2014-04-02 2015-10-14 菲尼萨公司 传输线
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US10292271B2 (en) 2015-10-26 2019-05-14 Murata Manufacturing Co., Ltd. High-frequency modules
AT518281A4 (de) * 2016-03-01 2017-09-15 Zkw Group Gmbh Verfahren zum Herstellen einer Schirmung
AT518281B1 (de) * 2016-03-01 2017-09-15 Zkw Group Gmbh Verfahren zum Herstellen einer Schirmung
JPWO2019098316A1 (ja) * 2017-11-20 2020-11-19 株式会社村田製作所 高周波モジュール
JP7028254B2 (ja) 2017-11-20 2022-03-02 株式会社村田製作所 高周波モジュール
US11602089B2 (en) 2017-11-20 2023-03-07 Murata Manufacturing Co., Ltd. High-frequency module

Also Published As

Publication number Publication date
JP5777107B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
JP4653005B2 (ja) 電子部品パッケージ
JP5930069B2 (ja) 電子基板及びそのコネクタ接続構造
JP2013077545A (ja) ノンドレイン差動信号伝送用ケーブル及びそのグランド接続構造
CN203951671U (zh) 一种具有良好电磁兼容性能的pcb结构
JP5777107B2 (ja) 電子装置
JP2011124913A (ja) 信号変換器及び高周波回路モジュール
JPWO2011118544A1 (ja) 無線モジュール及びその製造方法
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
US20200008325A1 (en) Module
JP2010021505A (ja) 接続方法、基板
US10588215B2 (en) Inter-board connection structure
JP2015026652A (ja) フレキシブル基板
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
EP2698819A1 (en) High-frequency package
CN106104911B (zh) 高频封装
JP2013197435A (ja) 配線基板
KR101497084B1 (ko) Lvds용 연성평판 케이블
JP2017069138A (ja) コネクタ、送受信モジュールおよび送受信モジュールの製造方法
JP2016194600A (ja) 光変調器モジュール
JP2011096954A (ja) 配線基板
JP2014107486A (ja) 配線構造、及び、電子装置
JP6319801B2 (ja) 無線通信装置
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
KR101295518B1 (ko) 전자파 차폐용 필터부재
JP2011258473A (ja) 疑似同軸フラットケーブル及びプラグ構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5777107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees