JPH0992523A - プリント回路パターン - Google Patents
プリント回路パターンInfo
- Publication number
- JPH0992523A JPH0992523A JP24337695A JP24337695A JPH0992523A JP H0992523 A JPH0992523 A JP H0992523A JP 24337695 A JP24337695 A JP 24337695A JP 24337695 A JP24337695 A JP 24337695A JP H0992523 A JPH0992523 A JP H0992523A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed circuit
- ground
- patterns
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】 パターン素子によって分断された接地パター
ンを、他の層のパターンの影響を受けずに確実に接続
し、それによって放射ノイズ特性を向上させる。 【解決手段】 プリント基板１の電源ライン２上にはパ
ターン素子インダクタ５が形成され、これによってプリ
ント基板１の接地パターン３ａ，３ｂが分離されてい
る。分断された接地パターン３ａ，３ｂの、パターン素
子インダクタ５の近傍には、それぞれ部品取付けランド
７が設けられている。部品取付けランド７にチップジャ
ンパー８が、パターン素子インダクタ５を跨いで実装さ
れる。これにより、分断された接地パターン３ａ，３ｂ
は確実に接続され、プリント基板１の放射ノイズが抑制
される。
ンを、他の層のパターンの影響を受けずに確実に接続
し、それによって放射ノイズ特性を向上させる。 【解決手段】 プリント基板１の電源ライン２上にはパ
ターン素子インダクタ５が形成され、これによってプリ
ント基板１の接地パターン３ａ，３ｂが分離されてい
る。分断された接地パターン３ａ，３ｂの、パターン素
子インダクタ５の近傍には、それぞれ部品取付けランド
７が設けられている。部品取付けランド７にチップジャ
ンパー８が、パターン素子インダクタ５を跨いで実装さ
れる。これにより、分断された接地パターン３ａ，３ｂ
は確実に接続され、プリント基板１の放射ノイズが抑制
される。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いら
れるプリント基板に形成される回路パターンに関する。
れるプリント基板に形成される回路パターンに関する。
【０００２】
【従来の技術】従来、プリント基板上に回路を構成する
場合、電気部品をプリント基板に半田付けで実装するの
が一般的である。一方、高周波回路等では、スパイラル
パターンやパラレルパターンをプリント基板に直接形成
し、インダクタを作ったり遅延時間を持たせたりして信
号回路を形成している。そこで近年ではプリント基板上
においても、例えばＩＣ等の電子部品への電源供給ライ
ンに高周波フィルタ等を設けたい場合に、パターンで回
路素子を形成しフィルタの構成要素として用いることが
行われるようになってきている。
場合、電気部品をプリント基板に半田付けで実装するの
が一般的である。一方、高周波回路等では、スパイラル
パターンやパラレルパターンをプリント基板に直接形成
し、インダクタを作ったり遅延時間を持たせたりして信
号回路を形成している。そこで近年ではプリント基板上
においても、例えばＩＣ等の電子部品への電源供給ライ
ンに高周波フィルタ等を設けたい場合に、パターンで回
路素子を形成しフィルタの構成要素として用いることが
行われるようになってきている。
【０００３】例えば、複数の層を持つプリント基板にパ
ターンでインダクタを作る場合、図４に示すように、第
１の層１０１の電源ライン１０２上に、スパイラル形状
のパターン素子インダクタ１０５を形成する。パターン
素子インダクタ１０５と電源ライン１０２との接続は、
電源ライン１０２上のスルーホール１０６で第２の層１
２１に切り返して行っている。これら電源ライン１０２
及びパターン素子インダクタ１０５によって、第１の層
１０１の接地パターン１０３ａ，１０３ｂが分断されて
いる。
ターンでインダクタを作る場合、図４に示すように、第
１の層１０１の電源ライン１０２上に、スパイラル形状
のパターン素子インダクタ１０５を形成する。パターン
素子インダクタ１０５と電源ライン１０２との接続は、
電源ライン１０２上のスルーホール１０６で第２の層１
２１に切り返して行っている。これら電源ライン１０２
及びパターン素子インダクタ１０５によって、第１の層
１０１の接地パターン１０３ａ，１０３ｂが分断されて
いる。
【０００４】第２の層１２１の、パターン素子インダク
タ１０５が形成された部分と対応する部分には、ベタの
接地パターン１２３が形成されている。第１の層１０１
の分断された接地パターン１０３ａ，１０３ｂを接続す
るために、第１の層１０１の接地パターン１０３ａ，１
０３ｂと第２の層１２１の接地パターン１２３とがスル
ーホール１１０によって接続される。これにより、分断
された接地パターン１０３ａ，１０３ｂは、第２の層１
２１の接地パターン１２３を介して接続されることにな
る。
タ１０５が形成された部分と対応する部分には、ベタの
接地パターン１２３が形成されている。第１の層１０１
の分断された接地パターン１０３ａ，１０３ｂを接続す
るために、第１の層１０１の接地パターン１０３ａ，１
０３ｂと第２の層１２１の接地パターン１２３とがスル
ーホール１１０によって接続される。これにより、分断
された接地パターン１０３ａ，１０３ｂは、第２の層１
２１の接地パターン１２３を介して接続されることにな
る。
【０００５】
【発明が解決しようとする課題】上述したように、接地
パターンが分断されている部分において他の層にベタの
接地パターンが存在する場合にはスルーホールを介して
分断された接地パターンを接続することができるが、実
際には、このように都合よく接地パターンが形成される
のはまれである。
パターンが分断されている部分において他の層にベタの
接地パターンが存在する場合にはスルーホールを介して
分断された接地パターンを接続することができるが、実
際には、このように都合よく接地パターンが形成される
のはまれである。
【０００６】通常は、図５に示すように、第２の層１２
１には信号線１２２が形成されており、第２の層１２１
の接地パターン１２３も分断されている。この場合、ス
ルーホール１１０によっても、第１の層１０１の接地パ
ターン１０３ａ，１０３ｂが分断された状態は変わらな
い。これでは、例えば３端子フィルタのように部品中央
で太い接地パターンがつながる場合と比較して接地パタ
ーンのつながりが弱くなり、それに起因するプリント基
板の放射ノイズが増大し、電磁波障害の規格値をクリア
するのが難しくなる。
１には信号線１２２が形成されており、第２の層１２１
の接地パターン１２３も分断されている。この場合、ス
ルーホール１１０によっても、第１の層１０１の接地パ
ターン１０３ａ，１０３ｂが分断された状態は変わらな
い。これでは、例えば３端子フィルタのように部品中央
で太い接地パターンがつながる場合と比較して接地パタ
ーンのつながりが弱くなり、それに起因するプリント基
板の放射ノイズが増大し、電磁波障害の規格値をクリア
するのが難しくなる。
【０００７】そこで本発明は、パターン素子によって分
断された接地パターンを、他の層のパターンの影響を受
けずに確実に接続し、それによって放射ノイズ特性を向
上させるプリント回路パターンを提供することを目的と
する。
断された接地パターンを、他の層のパターンの影響を受
けずに確実に接続し、それによって放射ノイズ特性を向
上させるプリント回路パターンを提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明のプリント回路パターンは、プリント基板上の電
子部品への電源供給ラインに回路素子パターンが形成さ
れたプリント回路パターンにおいて、前記回路素子パタ
ーンによって分断された接地パターンが、前記回路素子
パターンの両側で、電気的接続手段により電気的に接続
されていることを特徴とする。
本発明のプリント回路パターンは、プリント基板上の電
子部品への電源供給ラインに回路素子パターンが形成さ
れたプリント回路パターンにおいて、前記回路素子パタ
ーンによって分断された接地パターンが、前記回路素子
パターンの両側で、電気的接続手段により電気的に接続
されていることを特徴とする。
【０００９】これにより、単独の層のみで接地パターン
が接続されるので、他の層の配線パターンの影響を受け
ずに接地パターンが確実に接続される。
が接続されるので、他の層の配線パターンの影響を受け
ずに接地パターンが確実に接続される。
【００１０】前記電気的接続手段は、前記回路素子パタ
ーンを跨いで前記接地パターンに接続された電気部品で
あってもよく、電気部品としては、表面実装タイプの電
気部品やリードタイプの電気部品等、一般的な電気部品
を用いることができる。また、前記電気的接続手段を、
前記分断された接地パターンをつないで前記回路素子パ
ターン上に形成された導電体膜で構成することもでき
る。
ーンを跨いで前記接地パターンに接続された電気部品で
あってもよく、電気部品としては、表面実装タイプの電
気部品やリードタイプの電気部品等、一般的な電気部品
を用いることができる。また、前記電気的接続手段を、
前記分断された接地パターンをつないで前記回路素子パ
ターン上に形成された導電体膜で構成することもでき
る。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１は、本発明のプリント回路パターンの
第１の実施形態の模式的斜視図である。図１において、
プリント基板１の電子部品（不図示）への電源ライン上
２には、回路素子パターンとしてスパイラル形状のパタ
ーン素子インダクタ５が形成されており、これら電源ラ
イン１及びパターン素子インダクタ５によって、接地パ
ターン３ａ，３ｂが分断されている。パターン素子イン
ダクタ５と電源ライン１との接続は、電源ライン１上の
スルーホール６で他の層（不図示）に切り返して行って
いる。
第１の実施形態の模式的斜視図である。図１において、
プリント基板１の電子部品（不図示）への電源ライン上
２には、回路素子パターンとしてスパイラル形状のパタ
ーン素子インダクタ５が形成されており、これら電源ラ
イン１及びパターン素子インダクタ５によって、接地パ
ターン３ａ，３ｂが分断されている。パターン素子イン
ダクタ５と電源ライン１との接続は、電源ライン１上の
スルーホール６で他の層（不図示）に切り返して行って
いる。
【００１３】分断された接地パターン３ａ，３ｂの、パ
ターン素子インダクタ５の近傍には、それぞれソルダー
レジスト４を除去した状態の部品取付けランド７が設け
られている。この部品取付けランド７に表面実装タイプ
の電気的接続手段であるチップジャンパー８が、パター
ン素子インダクタ５を跨いで実装されている。
ターン素子インダクタ５の近傍には、それぞれソルダー
レジスト４を除去した状態の部品取付けランド７が設け
られている。この部品取付けランド７に表面実装タイプ
の電気的接続手段であるチップジャンパー８が、パター
ン素子インダクタ５を跨いで実装されている。
【００１４】これにより、分断された接地パターン３
ａ，３ｂは、他の層のパターンの影響を受けずにチップ
ジャンパー８で確実に接続され、プリント基板１の放射
ノイズは抑制されることになる。その結果、パターン素
子インダクタ５をノイズ除去フィルタとして問題なく使
用することができ、高価なフィルタ部品を使用するのと
比較して大きなコストダウンが期待できる。ここでは、
チップジャンパ８で接地パターン３ａ，３ｂを接続した
例を示したが、それに限らず、表面実装タイプのチップ
抵抗を用いてもよい。
ａ，３ｂは、他の層のパターンの影響を受けずにチップ
ジャンパー８で確実に接続され、プリント基板１の放射
ノイズは抑制されることになる。その結果、パターン素
子インダクタ５をノイズ除去フィルタとして問題なく使
用することができ、高価なフィルタ部品を使用するのと
比較して大きなコストダウンが期待できる。ここでは、
チップジャンパ８で接地パターン３ａ，３ｂを接続した
例を示したが、それに限らず、表面実装タイプのチップ
抵抗を用いてもよい。
【００１５】図２は、本発明のプリント回路パターンの
第２の実施形態の模式的斜視図である。図２において
は、分断された接地パターン１３ａ，１３ｂの、パター
ン素子インダクタ１５の近傍には、それぞれスルーホー
ル１７が設けられている。スルーホール１７は、ソルダ
ーレジスト１４を除去することにより形成されている。
これらスルーホール１７に、パターン素子インダクタ１
５を跨いでリード線１８が挿入されて実装され、これに
より分断された接地パターン１３ａ，１３ｂが接続され
ている。ここでは、リード線１８で接地パターン１３
ａ，１３ｂを接続した例を示したが、それに限らず、挿
入部品タイプのリード付き抵抗を用いてもよい。
第２の実施形態の模式的斜視図である。図２において
は、分断された接地パターン１３ａ，１３ｂの、パター
ン素子インダクタ１５の近傍には、それぞれスルーホー
ル１７が設けられている。スルーホール１７は、ソルダ
ーレジスト１４を除去することにより形成されている。
これらスルーホール１７に、パターン素子インダクタ１
５を跨いでリード線１８が挿入されて実装され、これに
より分断された接地パターン１３ａ，１３ｂが接続され
ている。ここでは、リード線１８で接地パターン１３
ａ，１３ｂを接続した例を示したが、それに限らず、挿
入部品タイプのリード付き抵抗を用いてもよい。
【００１６】図３は、本発明のプリント回路パターンの
第３の実施形態の模式的斜視図である。図３において
は、パターン素子インダクタ２５上に導電体膜２８が、
分断された接地パターン２３ａ，２３ｂをつないで形成
されている。これにより、分断された接地パターン２３
ａ，２３ｂが、導電体膜２８を介して接続される。さら
に、導電体膜２８上には、導電体膜２８の保護と絶縁の
ために、オーバーコートレジスト２９が塗布されてい
る。
第３の実施形態の模式的斜視図である。図３において
は、パターン素子インダクタ２５上に導電体膜２８が、
分断された接地パターン２３ａ，２３ｂをつないで形成
されている。これにより、分断された接地パターン２３
ａ，２３ｂが、導電体膜２８を介して接続される。さら
に、導電体膜２８上には、導電体膜２８の保護と絶縁の
ために、オーバーコートレジスト２９が塗布されてい
る。
【００１７】導電体膜２８は、例えば、樹脂からなるベ
ースに導電性材料を混合したもので、ベースが溶融して
ペースト状の状態でスクリーン印刷やディスペンサ等に
より塗布し、その後ベースを硬化させることにより形成
される。ベースとして熱硬化性樹脂を用いた場合には、
塗布した後に、プリント基板への部品（不図示）の半田
付け工程で加えられる熱を利用してベースを硬化させれ
ば、部品の半田付けと同時に導電体膜２８を形成するこ
とができる。また、ベースとして光硬化性樹脂を用いた
場合には、塗布した後に、プリント基板に実装される部
品を固定するための接着剤を硬化させる工程で加えられ
る紫外線等の光エネルギーを利用して樹脂を硬化させ、
導電体膜２８を形成することができる。
ースに導電性材料を混合したもので、ベースが溶融して
ペースト状の状態でスクリーン印刷やディスペンサ等に
より塗布し、その後ベースを硬化させることにより形成
される。ベースとして熱硬化性樹脂を用いた場合には、
塗布した後に、プリント基板への部品（不図示）の半田
付け工程で加えられる熱を利用してベースを硬化させれ
ば、部品の半田付けと同時に導電体膜２８を形成するこ
とができる。また、ベースとして光硬化性樹脂を用いた
場合には、塗布した後に、プリント基板に実装される部
品を固定するための接着剤を硬化させる工程で加えられ
る紫外線等の光エネルギーを利用して樹脂を硬化させ、
導電体膜２８を形成することができる。
【００１８】上記各実施形態では、回路素子パターンと
してインダクタを形成した場合について述べたが、イン
ダクタに限らず、櫛形パターンのコンデンサ素子とした
場合でも同様である。
してインダクタを形成した場合について述べたが、イン
ダクタに限らず、櫛形パターンのコンデンサ素子とした
場合でも同様である。
【００１９】
【発明の効果】以上説明したように本発明は、プリント
基板に形成された回路素子パターンによって分断された
接地パターンを、回路素子パターンの両側で、電気的接
続手段により接続するので、分断された接地パターンを
確実に接続することができ、プリント基板の放射ノイズ
を抑制することができる。しかも、電気的接続手段とし
ては、一般的に使用されている電気部品を使用したり導
電体膜で構成できるので、簡単な構成とすることができ
る。
基板に形成された回路素子パターンによって分断された
接地パターンを、回路素子パターンの両側で、電気的接
続手段により接続するので、分断された接地パターンを
確実に接続することができ、プリント基板の放射ノイズ
を抑制することができる。しかも、電気的接続手段とし
ては、一般的に使用されている電気部品を使用したり導
電体膜で構成できるので、簡単な構成とすることができ
る。
【図１】本発明のプリント回路パターンの第１の実施形
態の模式的斜視図である。
態の模式的斜視図である。
【図２】本発明のプリント回路パターンの第２の実施形
態の模式的斜視図である。
態の模式的斜視図である。
【図３】本発明のプリント回路パターンの第３の実施形
態の模式的斜視図である。
態の模式的斜視図である。
【図４】従来のプリント回路パターンの一例の模式的斜
視図である。
視図である。
【図５】従来のプリント回路パターンの最も一般的な例
の模式的斜視図である。
の模式的斜視図である。
１ プリント基板 ２ 電源ライン ３ａ，３ｂ，１３ａ，１３ｂ２３ａ，２３ｂ 接地パ
ターン ４，１４ ソルダーレジスト ５，１５，２５ パターン素子インダクタ ６，１７ スルーホール ７ 部品取付けランド ８ チップジャンパー １８ リード線 ２８ 導電体膜 ２９ オーバーコートレジスト
ターン ４，１４ ソルダーレジスト ５，１５，２５ パターン素子インダクタ ６，１７ スルーホール ７ 部品取付けランド ８ チップジャンパー １８ リード線 ２８ 導電体膜 ２９ オーバーコートレジスト
Claims (5)
- 【請求項１】 プリント基板上の電子部品への電源供給
ラインに回路素子パターンが形成されたプリント回路パ
ターンにおいて、 前記回路素子パターンによって分断された接地パターン
が、前記回路素子パターンの両側で、電気的接続手段に
より電気的に接続されていることを特徴とするプリント
回路パターン。 - 【請求項２】 前記電気的接続手段は、前記回路素子パ
ターンを跨いで前記接地パターンに接続された電気部品
である請求項１に記載のプリント回路パターン。 - 【請求項３】 前記電気部品は表面実装タイプの電気部
品であり、前記回路素子パターンの両側で前記接地パタ
ーンに設けられたランドに実装されている請求項２に記
載のプリント回路パターン。 - 【請求項４】 前記電気部品はリードタイプの電気部品
であり、前記回路素子パターンの両側で前記接地パター
ンに設けられたスルーホールに挿入され実装されている
請求項２に記載のプリント回路パターン。 - 【請求項５】 前記電気的接続手段は、前記分断された
接地パターンをつないで前記回路素子パターン上に形成
された導電体膜である請求項１に記載のプリント回路パ
ターン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24337695A JPH0992523A (ja) | 1995-09-21 | 1995-09-21 | プリント回路パターン |
| US08/714,442 US5777277A (en) | 1995-09-21 | 1996-09-16 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24337695A JPH0992523A (ja) | 1995-09-21 | 1995-09-21 | プリント回路パターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992523A true JPH0992523A (ja) | 1997-04-04 |
Family
ID=17102937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24337695A Pending JPH0992523A (ja) | 1995-09-21 | 1995-09-21 | プリント回路パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992523A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777277A (en) * | 1995-09-21 | 1998-07-07 | Canon Kabushiki Kaisha | Printed circuit board |
| KR100336455B1 (ko) * | 2000-03-29 | 2002-05-11 | 문규 | 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치 |
| JP2013138147A (ja) * | 2011-12-28 | 2013-07-11 | Fujitsu Component Ltd | 電子装置 |
-
1995
- 1995-09-21 JP JP24337695A patent/JPH0992523A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777277A (en) * | 1995-09-21 | 1998-07-07 | Canon Kabushiki Kaisha | Printed circuit board |
| KR100336455B1 (ko) * | 2000-03-29 | 2002-05-11 | 문규 | 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치 |
| JP2013138147A (ja) * | 2011-12-28 | 2013-07-11 | Fujitsu Component Ltd | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030800A (en) | Printed wiring board with an electronic wave shielding layer | |
| US7161252B2 (en) | Module component | |
| US6706974B2 (en) | Plane splits filled with lossy materials | |
| JPH0779196B2 (ja) | 配線変更方法 | |
| US5777277A (en) | Printed circuit board | |
| JP3228841B2 (ja) | シールド装置 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH0992523A (ja) | プリント回路パターン | |
| US6369334B1 (en) | Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations | |
| US11470726B2 (en) | Connecting electronic components to mounting substrates | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPH0378793B2 (ja) | ||
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| US6009619A (en) | Process for manufacturing an electronic circuit card | |
| JP2554694Y2 (ja) | プリント基板 | |
| JP2004241416A (ja) | 電子回路ユニットおよびその製造方法 | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPH0430494A (ja) | 印刷配線板及びその製造法 | |
| JP2003332706A (ja) | プリント配線基板装置 | |
| JP2000090752A (ja) | ケーブル、電子機器、およびケーブルの製造方法 | |
| KR100782935B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제작방법 | |
| JP2001102760A (ja) | 多層金属プリント基板 | |
| JP2008084999A (ja) | 多層プリント配線基板 | |
| JPS60143618A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040512 |
|
| A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20041108 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041126 |