JPH06152114A - 電気回路配線基板及びその製造方法並びに電気回路装置 - Google Patents
電気回路配線基板及びその製造方法並びに電気回路装置Info
- Publication number
- JPH06152114A JPH06152114A JP29265492A JP29265492A JPH06152114A JP H06152114 A JPH06152114 A JP H06152114A JP 29265492 A JP29265492 A JP 29265492A JP 29265492 A JP29265492 A JP 29265492A JP H06152114 A JPH06152114 A JP H06152114A
- Authority
- JP
- Japan
- Prior art keywords
- electric circuit
- insulating material
- wiring board
- conductive
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】電子部品を電気回路配線基板に表面実装した場
合に、その電子部品の電子部品の電極が導電性ランドか
らずれないようにすること。 【構成】絶縁基板１に形成された電気回路を構成する導
電性ランド２Ａ間に、前記絶縁基板１の絶縁材とは別体
の絶縁材３を介在させ、前記導電性ランド２Ａの表面の
高さ位置を前記絶縁材３の表面の高さ位置よりも低く設
定し、この導電性ランド２Ａの上に電子部品の電極が嵌
まり込むように、電子部品をこの配線基板５に表面実装
するようにした。 【効果】絶縁材３の表面の高さ位置よりも低いくい表面
の高さ位置の導電性ランド２Ａの上に電子部品の電極を
嵌め込んで表面実装したので、電子部品の電極が位置ず
れを起こさず、また絶縁材３の壁で半田ブリッジを防ぐ
ことができる。
合に、その電子部品の電子部品の電極が導電性ランドか
らずれないようにすること。 【構成】絶縁基板１に形成された電気回路を構成する導
電性ランド２Ａ間に、前記絶縁基板１の絶縁材とは別体
の絶縁材３を介在させ、前記導電性ランド２Ａの表面の
高さ位置を前記絶縁材３の表面の高さ位置よりも低く設
定し、この導電性ランド２Ａの上に電子部品の電極が嵌
まり込むように、電子部品をこの配線基板５に表面実装
するようにした。 【効果】絶縁材３の表面の高さ位置よりも低いくい表面
の高さ位置の導電性ランド２Ａの上に電子部品の電極を
嵌め込んで表面実装したので、電子部品の電極が位置ず
れを起こさず、また絶縁材３の壁で半田ブリッジを防ぐ
ことができる。
Description
【０００１】
【産業上の利用分野】この発明は、表面実装型半導体装
置、特にＩＣが高密度集積化された多ピンの表面実装型
半導体装置を表面実装するのに適した電気回路配線基板
及びその製造方法並びに電気回路装置に関するものであ
る。
置、特にＩＣが高密度集積化された多ピンの表面実装型
半導体装置を表面実装するのに適した電気回路配線基板
及びその製造方法並びに電気回路装置に関するものであ
る。
【０００２】
【従来の技術】従来技術のこの種電気回路配線基板（以
下、単に「配線基板」と記す）は、ガラスエポキシ樹脂
などの有機基板やアルミナなどのセラミック基板などの
絶縁基板の表面にやや突出して電気回路を構成する複数
の導電性配線部とそれらの端部に形成された導電性ラン
ドとが形成されており、このような配線基板の表面に、
前記導電性ランドを除いてソルダーレジストを被覆し、
表面実装型の電子部品、例えば、フリップチップ型半導
体装置やＱＦＰ型、ＪＱＦＰ型、ＳＯＰ型、ＪＳＯＰ型
半導体装置のような表面実装型半導体装置（以下、単に
「表面実装型ＩＣ」と記す）の複数の電極に形成したバ
ンプやリード（以下、纏めて「電極」と記す）を前記導
電性ランドに接続するようにしている。
下、単に「配線基板」と記す）は、ガラスエポキシ樹脂
などの有機基板やアルミナなどのセラミック基板などの
絶縁基板の表面にやや突出して電気回路を構成する複数
の導電性配線部とそれらの端部に形成された導電性ラン
ドとが形成されており、このような配線基板の表面に、
前記導電性ランドを除いてソルダーレジストを被覆し、
表面実装型の電子部品、例えば、フリップチップ型半導
体装置やＱＦＰ型、ＪＱＦＰ型、ＳＯＰ型、ＪＳＯＰ型
半導体装置のような表面実装型半導体装置（以下、単に
「表面実装型ＩＣ」と記す）の複数の電極に形成したバ
ンプやリード（以下、纏めて「電極」と記す）を前記導
電性ランドに接続するようにしている。
【０００３】また、最近、表面実装型ＩＣは高密度集積
化、小型化されるようになり、それにしたがって電極数
が多くなり、そしてそれらが狭ピッチ化されるようにな
っている。このような表面実装型ＩＣを実装する配線基
板の前記導電性ランドも狭ピッチ化されるようになっ
た。
化、小型化されるようになり、それにしたがって電極数
が多くなり、そしてそれらが狭ピッチ化されるようにな
っている。このような表面実装型ＩＣを実装する配線基
板の前記導電性ランドも狭ピッチ化されるようになっ
た。
【０００４】
【発明が解決しようとする課題】狭ピッチ化された表面
実装型ＩＣを配線基板に実装する場合には、導電性ラン
ドに被着した半田の表面にフラックスを塗布し、その表
面に表面実装型ＩＣを搭載するようにしているが、フラ
ックスの流動により、その表面実装型ＩＣの電極が導電
性ランド間にずり落ちてしまい、実装不良を起こすこと
がしばしば見受けられる。
実装型ＩＣを配線基板に実装する場合には、導電性ラン
ドに被着した半田の表面にフラックスを塗布し、その表
面に表面実装型ＩＣを搭載するようにしているが、フラ
ックスの流動により、その表面実装型ＩＣの電極が導電
性ランド間にずり落ちてしまい、実装不良を起こすこと
がしばしば見受けられる。
【０００５】また、狭ピッチ化された前記導電性ランド
間にはソルダーレジストを形成しないために、半田を用
いて前記表面実装型ＩＣの電極を半田付けすると、前記
導電性ランド間で半田ブリッジが形成されることがしば
しば見受けられた。
間にはソルダーレジストを形成しないために、半田を用
いて前記表面実装型ＩＣの電極を半田付けすると、前記
導電性ランド間で半田ブリッジが形成されることがしば
しば見受けられた。
【０００６】これらの原因は殆ど全て、導電性ランドが
配線基板の前記絶縁基板の表面より突出していることに
起因するものであった。この発明は、このような実装不
良を解決することを課題とするものである。
配線基板の前記絶縁基板の表面より突出していることに
起因するものであった。この発明は、このような実装不
良を解決することを課題とするものである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、この発明では、絶縁基板に形成された電気回路を構
成する導電性ランド間に、前記絶縁基板の絶縁材とは別
体の絶縁材を介在させ、前記導電性ランドの表面の高さ
位置を前記絶縁材の表面の高さ位置よりも低く設定する
ようにして配線基板を構成し、前記課題を解決するよう
にした。
に、この発明では、絶縁基板に形成された電気回路を構
成する導電性ランド間に、前記絶縁基板の絶縁材とは別
体の絶縁材を介在させ、前記導電性ランドの表面の高さ
位置を前記絶縁材の表面の高さ位置よりも低く設定する
ようにして配線基板を構成し、前記課題を解決するよう
にした。
【０００８】また、この発明では、このように構成され
た配線基板の、表面の高さ位置が低い前記導電性ランド
に電子部品の電極を嵌め込み、固定して電気回路装置を
構成し、前記課題を解決するようにした。
た配線基板の、表面の高さ位置が低い前記導電性ランド
に電子部品の電極を嵌め込み、固定して電気回路装置を
構成し、前記課題を解決するようにした。
【０００９】更にまた、この発明の前記配線基板は、絶
縁基板の表面に電気回路を構成する導電性ランドを形成
する工程と、前記導電性ランド間に、前記絶縁基板の絶
縁材とは別体の絶縁材を介在させる工程と、前記導電性
ランドの少なくとも電子部品の電極を接続する部分を除
いて導電性ランドをマスクする工程と、前記導電性ラン
ドの電子部品の電極を接続する部分を前記導電性ランド
間に介在させた前記絶縁材の高さより低い高さに形成す
る工程とを経て、前記配線基板を製造するようにした。
縁基板の表面に電気回路を構成する導電性ランドを形成
する工程と、前記導電性ランド間に、前記絶縁基板の絶
縁材とは別体の絶縁材を介在させる工程と、前記導電性
ランドの少なくとも電子部品の電極を接続する部分を除
いて導電性ランドをマスクする工程と、前記導電性ラン
ドの電子部品の電極を接続する部分を前記導電性ランド
間に介在させた前記絶縁材の高さより低い高さに形成す
る工程とを経て、前記配線基板を製造するようにした。
【００１０】
【作用】前記構成の配線基板によれば、電子部品の電極
が導電性ランド間の高い位置にある絶縁材の表面よりも
低い高さ位置にある導電性ランド上に嵌まり込むので、
電極が位置ずれを起こすことがなく、また高い位置にあ
る絶縁材が壁になって半田ブリッジを防止することがで
きる。
が導電性ランド間の高い位置にある絶縁材の表面よりも
低い高さ位置にある導電性ランド上に嵌まり込むので、
電極が位置ずれを起こすことがなく、また高い位置にあ
る絶縁材が壁になって半田ブリッジを防止することがで
きる。
【００１１】
【実施例】以下、この発明の実施例を図１乃至図７を用
いて説明する。図１はこの発明の実施例である配線基板
の製造方法の第１の工程を示した斜視図であり、図２は
図１の工程に続く第２の工程を示した斜視図であり、図
３は図２の工程に続く第３の工程を示した斜視図であ
り、図４は図３の工程に続く第４の工程を示した斜視図
であり、図５は図４の工程に続く第５の工程を示した斜
視図であり、図６は図５の工程に続く第６の工程を示し
た斜視図であり、そして図７は図１乃至図６の工程を経
て製造されたこの発明の配線基板に電子部品を実装した
状態を示した斜視図である。
いて説明する。図１はこの発明の実施例である配線基板
の製造方法の第１の工程を示した斜視図であり、図２は
図１の工程に続く第２の工程を示した斜視図であり、図
３は図２の工程に続く第３の工程を示した斜視図であ
り、図４は図３の工程に続く第４の工程を示した斜視図
であり、図５は図４の工程に続く第５の工程を示した斜
視図であり、図６は図５の工程に続く第６の工程を示し
た斜視図であり、そして図７は図１乃至図６の工程を経
て製造されたこの発明の配線基板に電子部品を実装した
状態を示した斜視図である。
【００１２】先ず、図１に示したように、通常の、例え
ば、約厚さ１．６ｍｍのガラスエポキシ樹脂の絶縁基板
１の表面に厚さ約３５μｍの銅箔層を被覆した積層基板
を用い、前記銅箔層の表面に、例えば、サブストラクテ
ィブ法を用いて、スペース幅が７５／７５μｍの寸法で
複数の導電性ランド２と電気回路を構成する複数の導電
性配線部（図示していない）とからなる所望の電気回路
パターンを形成する。このようにして形成された前記複
数の導電性ランド２は、図１に示したように、前記絶縁
基板１の表面から突出した状態になっており、また、こ
れらの導電性ランド２間には前記絶縁基板１の表面が露
出した状態になっている。
ば、約厚さ１．６ｍｍのガラスエポキシ樹脂の絶縁基板
１の表面に厚さ約３５μｍの銅箔層を被覆した積層基板
を用い、前記銅箔層の表面に、例えば、サブストラクテ
ィブ法を用いて、スペース幅が７５／７５μｍの寸法で
複数の導電性ランド２と電気回路を構成する複数の導電
性配線部（図示していない）とからなる所望の電気回路
パターンを形成する。このようにして形成された前記複
数の導電性ランド２は、図１に示したように、前記絶縁
基板１の表面から突出した状態になっており、また、こ
れらの導電性ランド２間には前記絶縁基板１の表面が露
出した状態になっている。
【００１３】次に、図２に示したように、前記導電性ラ
ンド２の周辺に、例えば、エポキシ樹脂のような、前記
絶縁基板１の絶縁材とは別体の絶縁材３をポッティング
し、スキージを用いてこの絶縁材３を伸ばし、前記導電
性ランド２間とそれらの間に露出した絶縁基板１の表面
で形成された窪みに、その絶縁材３を埋め込む。
ンド２の周辺に、例えば、エポキシ樹脂のような、前記
絶縁基板１の絶縁材とは別体の絶縁材３をポッティング
し、スキージを用いてこの絶縁材３を伸ばし、前記導電
性ランド２間とそれらの間に露出した絶縁基板１の表面
で形成された窪みに、その絶縁材３を埋め込む。
【００１４】次に、図２の状態の基板をオーブンを用い
て、例えば、１５０°Ｃで約３時間の間、前記絶縁材３
をキュアーさせる。そして、その後、導電性ランド２の
表面に付着している前記絶縁材３を研磨により除去し、
銅の表面を露出させる。この状態を図３に示した。
て、例えば、１５０°Ｃで約３時間の間、前記絶縁材３
をキュアーさせる。そして、その後、導電性ランド２の
表面に付着している前記絶縁材３を研磨により除去し、
銅の表面を露出させる。この状態を図３に示した。
【００１５】続いて、図４に示したように、図３の状態
の少なくとも表面実装型ＩＣの電極が接続される前記導
電性ランド２を除いて、その基板の表面にソルダーレジ
スト４を印刷などの手段で薄く被覆し、キュアーさせ
る。
の少なくとも表面実装型ＩＣの電極が接続される前記導
電性ランド２を除いて、その基板の表面にソルダーレジ
スト４を印刷などの手段で薄く被覆し、キュアーさせ
る。
【００１６】次に、図５に示したように、前記ソルダー
レジスト４をマスクとし、ＦｅＣｌ 3 などをエッチャン
トとして前記導電性ランド２の銅層を約１５μｍの厚さ
だけエッチングする。そして更に、例えば、稀塩酸を用
いて前記導電性ランド２の銅層表面を洗浄し、その後純
水で洗浄し、乾燥させると、前記導電性ランド２の表面
の高さ位置が前記絶縁材３の表面の高さ位置よりも低く
なった導電性ランド２Ａを有する配線基板５が得られ
る。
レジスト４をマスクとし、ＦｅＣｌ 3 などをエッチャン
トとして前記導電性ランド２の銅層を約１５μｍの厚さ
だけエッチングする。そして更に、例えば、稀塩酸を用
いて前記導電性ランド２の銅層表面を洗浄し、その後純
水で洗浄し、乾燥させると、前記導電性ランド２の表面
の高さ位置が前記絶縁材３の表面の高さ位置よりも低く
なった導電性ランド２Ａを有する配線基板５が得られ
る。
【００１７】次に、このような配線基板５を用いて、表
面実装型ＩＣなどの電子部品を表面実装した状態を説明
する。図６に示したように、先ず、この配線基板５の前
記表面位置が低くなった各導電性ランド２Ａの表面に、
例えば、厚さ約２μｍの半田６をプリコートする。
面実装型ＩＣなどの電子部品を表面実装した状態を説明
する。図６に示したように、先ず、この配線基板５の前
記表面位置が低くなった各導電性ランド２Ａの表面に、
例えば、厚さ約２μｍの半田６をプリコートする。
【００１８】次に、更にその表面にフラックスを塗布し
た後、図７に示したように、半田バンプ７が付いたフリ
ップチップ型ＩＣのような表面実装型ＩＣ８を、フリッ
プチップマウンターを用いて、その半田バンプ７が前記
表面位置が低くなった前記各導電性ランド２Ａの上に嵌
まり込むように、この配線基板５の表面に実装する。そ
して、リフロー炉に通せば、前記表面実装型ＩＣ８の電
極を前記導電性ランド２Ａに接続することができる。
た後、図７に示したように、半田バンプ７が付いたフリ
ップチップ型ＩＣのような表面実装型ＩＣ８を、フリッ
プチップマウンターを用いて、その半田バンプ７が前記
表面位置が低くなった前記各導電性ランド２Ａの上に嵌
まり込むように、この配線基板５の表面に実装する。そ
して、リフロー炉に通せば、前記表面実装型ＩＣ８の電
極を前記導電性ランド２Ａに接続することができる。
【００１９】フリップチップ型ＩＣ以外の表面実装型Ｉ
Ｃ、例えば、ＱＦＰ型やＳＯＰ型ＩＣであっても、それ
らの複数のリードを前記導電性ランド２Ａの低くなった
表面に嵌め込むことによって、前記と同様に半田付けす
ることができる。更に、電子部品として、表面実装型の
多端子付きコネクターを配線基板５に実装し、半田付け
する場合にも、この発明を適用することができる。
Ｃ、例えば、ＱＦＰ型やＳＯＰ型ＩＣであっても、それ
らの複数のリードを前記導電性ランド２Ａの低くなった
表面に嵌め込むことによって、前記と同様に半田付けす
ることができる。更に、電子部品として、表面実装型の
多端子付きコネクターを配線基板５に実装し、半田付け
する場合にも、この発明を適用することができる。
【００２０】
【発明の効果】以上、説明したように、この発明の配線
基板を用いると、その配線基板５に電子部品を表面実装
し、例えば、リフロー炉に通すなどして電子部品の電極
を前記導電性ランド２Ａに接続する作業などを行って
も、導電性ランド２Ａの表面の高さ位置がそれらの導電
性ランド２Ａ間に形成した絶縁材３の表面の高さ位置よ
りも低いので、前記電極は位置ずれを起こすことがな
く、また前記絶縁材３の壁の存在により半田ブリッジを
発生することがなくなるなど、従来技術には見られない
優れた効果が得られる。
基板を用いると、その配線基板５に電子部品を表面実装
し、例えば、リフロー炉に通すなどして電子部品の電極
を前記導電性ランド２Ａに接続する作業などを行って
も、導電性ランド２Ａの表面の高さ位置がそれらの導電
性ランド２Ａ間に形成した絶縁材３の表面の高さ位置よ
りも低いので、前記電極は位置ずれを起こすことがな
く、また前記絶縁材３の壁の存在により半田ブリッジを
発生することがなくなるなど、従来技術には見られない
優れた効果が得られる。
【図１】この発明の実施例である配線基板の製造方法の
第１の工程を示した斜視図である。
第１の工程を示した斜視図である。
【図２】図１の工程に続く第２の工程を示した斜視図で
ある。
ある。
【図３】図２の工程に続く第３の工程を示した斜視図で
ある。
ある。
【図４】図３の工程に続く第４の工程を示した斜視図で
ある。
ある。
【図５】図４の工程に続く第５の工程を示した斜視図で
ある。
ある。
【図６】図５の工程に続く第６の工程を示した斜視図で
ある。
ある。
【図７】図１乃至図６の工程を経て製造されたこの発明
の配線基板に電子部品を実装した状態を示した斜視図で
ある。
の配線基板に電子部品を実装した状態を示した斜視図で
ある。
１ 絶縁基板 ２ 導電性ランド ２Ａ 表面の高さ位置が低い導電性ランド ３ 絶縁基板１の絶縁材と別体の絶縁材 ４ ソルダーレジスト ５ 電気回路配線基板（配線基板） ６ 半田 ７ 半田バンプ ８ 表面実装型ＩＣなどの電子部品
Claims (3)
- 【請求項１】絶縁基板に形成された電気回路を構成する
導電性ランド間に、前記絶縁基板の絶縁材とは別体の絶
縁材を介在させ、前記導電性ランドの表面の高さ位置を
前記絶縁材の表面の高さ位置よりも低く設定したこと特
徴とする電気回路配線基板。 - 【請求項２】絶縁基板に形成された電気回路を構成する
導電性ランド間に、前記絶縁基板の絶縁材とは別体の絶
縁材を介在させ、前記導電性ランドの表面の高さ位置を
前記絶縁材の表面の高さ位置よりも低く設定して構成さ
れた電気回路配線基板の、表面の高さ位置が低い前記導
電性ランドに電子部品の電極を嵌め込み、固定して構成
したことを特徴とする電気回路装置。 - 【請求項３】絶縁基板の表面に電気回路を構成する導電
性ランドを形成する工程と、前記導電性ランド間に、前
記絶縁基板の絶縁材とは別体の絶縁材を介在させる工程
と、前記導電性ランドの少なくとも電子部品の電極を接
続する部分を除いて導電性ランドをマスクする工程と、
前記導電性ランドの電子部品の電極を接続する部分を前
記導電性ランド間に介在させた前記絶縁材の高さより低
い高さに形成する工程とからなる電気回路配線基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29265492A JPH06152114A (ja) | 1992-10-30 | 1992-10-30 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29265492A JPH06152114A (ja) | 1992-10-30 | 1992-10-30 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152114A true JPH06152114A (ja) | 1994-05-31 |
Family
ID=17784582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29265492A Pending JPH06152114A (ja) | 1992-10-30 | 1992-10-30 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152114A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118129A (ja) * | 2006-11-02 | 2008-05-22 | Samsung Electro-Mechanics Co Ltd | フリップチップ接続用基板及びその製造方法 |
| JP2008300691A (ja) * | 2007-05-31 | 2008-12-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| US9559614B2 (en) | 2011-03-16 | 2017-01-31 | Sma Solar Technology Ag | Grid-connected inverter, inverter arrangement and method for operating an inverter arrangement |
-
1992
- 1992-10-30 JP JP29265492A patent/JPH06152114A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118129A (ja) * | 2006-11-02 | 2008-05-22 | Samsung Electro-Mechanics Co Ltd | フリップチップ接続用基板及びその製造方法 |
| JP2008300691A (ja) * | 2007-05-31 | 2008-12-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| US8304663B2 (en) | 2007-05-31 | 2012-11-06 | Kyocera Slc Technologies Corporation | Wiring board and manufacturing method thereof |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| US9559614B2 (en) | 2011-03-16 | 2017-01-31 | Sma Solar Technology Ag | Grid-connected inverter, inverter arrangement and method for operating an inverter arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790270B2 (en) | Wiring board and semiconductor device | |
| JP4111239B2 (ja) | 複合セラミック基板 | |
| US8013443B2 (en) | Electronic carrier board and package structure thereof | |
| US20130329391A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
| CA2412030C (en) | Perimeter anchored thick film pad | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| US11470726B2 (en) | Connecting electronic components to mounting substrates | |
| JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JP2004303944A (ja) | モジュール基板及びその製造方法 | |
| TWI838384B (zh) | 用於將電子構件連接到安裝基板的方法及裝置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2000200953A (ja) | 電子部品の実装構造及び実装方法 | |
| JP2004111803A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JP2003347498A (ja) | 電子部品装置及びその製造方法 | |
| JPH11354912A (ja) | 電子部品の実装構造及び実装方法 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH04343291A (ja) | 回路基板 | |
| JPH0590744A (ja) | プリント配線板 | |
| JPH11243114A (ja) | 表面実装部品実装方式 | |
| JPH05218291A (ja) | 混成集積回路装置 |