JPH11354912A - 電子部品の実装構造及び実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子部品と実装基板上に配置された電極とを
導電性接着剤を介して接合する場合に、その接合強度を
向上させる。また、さらに電極間のピッチを狭小化させ
る。 【解決手段】 Ａｇペースト１６が、ランド１５若しく
は複数の電極１３からはみ出るようにする。そして、少
なくともＡｇペースト１６の周縁部の一部が、電子部品
１１の外殻部材１２若しくは実装基板１４に接合部位を
有する構造とする。Ａｇペースト１６は、金属と接合さ
れるよりも絶縁性部材と接合されるほうが接合強度が大
きくなる。このため、上記構成とすることにより、ラン
ド１５からはみ出た部位において、電子部品の接合強度
を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子、チッ
プ型コンデンサ、抵抗などの電子部品において、少なく
とも裏面に配置された電極によって実装基板との電気的
接続を行なう電子部品の実装構造及び実装方法に関す
る。

【０００２】

【従来の技術】近年、例えばＨＩＣ（混成集積回路）の
ような電子回路装置においては、基板上に面実装電子部
品を搭載する際に、Ｐｂフリー化や脱フロン（フラック
ス残渣洗浄工程の不要化）を目的として、良く知られた
リフローはんだ付けによる実装構造に代えて、Ａｇペー
ストのような導電性接着剤を利用した実装構造が数多く
採用される状況となってきている。このような実装構造
の一例を図１５に示す。

【０００３】この図に示すように、セラミック或いは樹
脂のような絶縁材料からなる実装基板４１上に、一対の
電極４３を備えた面実装用の積層セラミックコンデンサ
４２を実装した状態を示したものであり、その実装時に
は、実装基板４１上に形成された一対の電極４３上にス
クリーン印刷によってＡｇペースト４４を転写すると共
に、このＡｇペースト４４上に所定の荷重及び時間条件
で積層セラミックコンデンサ４２をマウントした後に、
Ａｇペースト４４を硬化させる構成となっている。

【０００４】

【発明が解決しようとする課題】上記従来の実装構造を
備えたサンプルを用意して、ヒートサイクル試験（例え
ば−４０〜１５０℃、１０００サイクル）を行なったと
ころ、積層セラミックコンデンサ４２側の電極４２ａも
しくは実装基板４１側の電極４３とＡｇペースト４４と
の界面において、クラックが発生して両者間の接合性が
劣化するものが存在することが判明した。このようなク
ラック発生の原因は以下に述べるような理由によると考
えられる。

【０００５】即ち、リフローはんだ付けによる実装構造
にあっては、はんだペースト内のフラックス成分が電子
部品側の電極上および実装基板側の電極上の酸化物や有
機物の汚れ等を除去するようになると共に、リフロー加
熱に応じてはんだと電極材料とが金属間結合することに
なるため、その結合状態の電極材料に対する依存性が低
いという特性がある。

【０００６】これに対して、Ａｇペースト４４を利用し
た実装構造の場合は、Ａｇペースト４４のバインダ用樹
脂が硬化収縮するのに応じて、そのＡｇペースト４４内
に独立して存在しているＡｇフィラーが、鎖状に連結
（接続）されると同時に上記各電極４２ａ、４３と接合
された状態となるのである。このため、電極材料の物性
（特に表面物性）に影響されやすいという事情があっ
て、上記各電極４２ａ、４３とＡｇペースト４４との各
間の接合力がはんだ付けの場合に比べて小さくなること
が避けられず、これが上記のようなクラック発生の原因
になると考えられる。

【０００７】そこで、本発明者らは、上記のようなヒー
トサイクル試験を行なった際に、Ａｇペーストのどの部
位でクラックが発生するのか、その挙動を詳細に調べ
た。その結果、Ａｇペースト４４におけるクラックは、
主に上記各電極４２ａ、４３との接合端部付近で発生し
ていることが分かった。つまり、高温下でのＡｇペース
ト４４の熱収縮に応じて接合力が小さい電極４２ａ、４
３との接合部分でクラックが発生すると考えられる。

【０００８】これに対して、Ａｇペースト４４は、実装
基板４１や積層セラミックコンデンサ４２の外殻部材の
材料となるセラミック（例えば、アルミナ）、或いは実
装基板４１を構成する絶縁材料（樹脂或いはセラミッ
ク）に対しては、その接合性が金属材料に比べて良好で
あるということが判った。本発明は上記問題に鑑みて成
され、絶縁材料からなる外殻部材及びこの表面に露出し
た状態の電極を備えた電子部品を、実装基板上に配置さ
れた電極上に導電性接着剤を介して実装する場合に、そ
の導電性接着剤でのクラック発生を防止できるようにす
ることを第１の目的とする。

【０００９】また、ピッチの狭いランド（電極）を必要
とする部品、例えば半導体素子を実装基板にはんだにて
フリップチップ実装する場合、図１６（ａ）〜（ｄ）に
示す工程を経て実装を行なっていた。まず、図１６
（ａ）に示すように、電極（以下、ランドとも称する）
５１が形成された実装基板５２を用意する。次に、図１
６（ｂ）に示すように、はんだペースト５３を印刷す
る。このとき、所望のはんだ接合寿命を得るために、は
んだペースト５３の径とランド５１の径を同等にしてい
る。そして、図１６（ｃ）に示すように、はんだバンプ
５４を備えた半導体素子５５を実装基板上に位置決め搭
載（マウント）する。さらに、リフロー処理によっては
んだバンプ５４とはんだペースト５３とを溶融接合させ
ると、図１６（ｄ）に示すように、半導体素子５５と実
装基板５２との電気的接続が成される。

【００１０】この実装に際し、ランド５１のパターン公
差、はんだペースト５３の印刷ズレ、半導体素子５５の
実装基板５２へのマウントズレが発生する。このため、
ランド５１とはんだペースト５３とが位置ズレする場合
がある。しかしながら、はんだの性能上、はんだペース
ト５３及びはんだバンプ５４がリフロー時にランド５１
に濡れ広がり、ランド５１に戻ろうとする。この溶融し
たはんだが完全にランド５１に戻るようにするために
は、はんだペースト５３がランド５１に半分以上接する
ように印刷する必要があることが経験上判っており、半
分以上接していない場合にはランド５１にはんだが戻り
きらず、実装基板５２上にはんだボールとして残存する
か、もしくは隣接するランド５１にはんだが取り込まれ
るか、或いは隣接ランド間がはんだによりショートする
（図１７参照）。

【００１１】その結果、ランド５１のはんだ量が減少
し、或いは隣接ランドとの短絡により、半導体素子或い
は電子部品の電気的接続信頼性を損ねる。一方、近年で
は、微細化に伴い半導体素子５５のランドピッチを３０
０μｍ以下にしたいとう要求がある。これを満たすため
には、実装基板５２に形成されるランド５１のパターン
精度、はんだペースト５３の印刷位置、量精度、半導体
素子５５の実装基板５２上へのマウント精度が厳しく要
求される。特に、実装基板５２としてセラミック積層基
板を採用する場合には、焼成収縮の不均一により、パタ
ーン精度が悪くなり、例えば１％程度の寸法公差が発生
してしまうため、上記各精度が要求される。

【００１２】しかしながら、半導体素子５５に例えば１
０ｍｍ角のものを用いる場合、半導体素子５５の中心に
対して隅にあるランド５１ではパターン公差が０．０７
ｍｍ、印刷ズレが０．０５ｍｍ、マウントズレが０．０
３ｍｍ程度発生する。このため、ランド５１に対しては
んだペースト５３とはんだバンプ５４のズレは、各ズレ
の２乗平均を取ると、略０．１３ｍｍと見込まれ、ラン
ドピッチ（間隔）をこれ以下にすると図１７に示すよう
に、隣り合うはんだ同士が付着してショートする可能性
がある。

【００１３】その一方、上述したように、ランド５１の
寸法は接合寿命や所定のズレを考慮して設定されている
ため、ランドサイズを０．１５ｍｍとすると、ランドピ
ッチは０．２８ｍｍ以下にできず、上記要求を満たすこ
とができない。本発明は上記問題を鑑みて成され、ラン
ド（電極）ピッチを狭くできる電子部品の実装構造及び
実装方法を提供することを第２の目的とする。

【００１４】

【課題を解決するための手段】上記問題を解決するため
に、請求項１に記載の発明においては、導電性接着剤
（５、１６）は、ランド（４、１５、１７、２２）若し
くは複数の電極（３、１３、３３）からはみ出るように
配置されていることを特徴としている。このように、導
電性接着剤がランド若しくは複数の電極からはみ出る構
成とすることによって、はみ出た部分が金属と異なる絶
縁部材と接するようにできる。このため、この部位にお
いて導電性接着剤の接合強度を強くすることができる。

【００１５】具体的には、請求項２に示すように、少な
くとも導電性接着剤の周縁部の一部が、電子部品の外殻
部材に接合部位を有する構造や、請求項４に示すよう
に、少なくとも導電性接着剤の周縁部の一部が実装基板
の絶縁部に接合部位を有している構造となればよい。そ
して、請求項３に示すように、電極に、外殻部材を露出
させるための露出窓部が少なくとも１つ形成し、この露
出窓部を通じて導電性接着剤が外殻部材に接合されるよ
うにしたり、請求項５に示すように、ランドに、実装基
板を露出させるための露出窓部が少なくとも１つ形成
し、この露出窓部を通じて導電性接着剤が実装基板に接
合されるようにするとよい。

【００１６】請求項６に記載の発明においては、ランド
（４、１５、１７、２２）と電極（３、１３、３３）と
の間が導電性接着剤（５、１６）で接続されていると共
に、ランド及び電極の配列方向において、該導電性接着
剤のサイズよりもランドのサイズが小さくされているこ
とを特徴としている。導電性接着剤を用いた場合、導電
性接着剤は硬化してもランドに濡れ広がらない。このた
め、ランド及び電極の配列方向において、導電性接着剤
のサイズよりもランドのサイズが小さくなるようにすれ
ば、導電性接着剤を介してランドと電極との間の接合を
行なうことができると共に、ランドのサイズを小さくで
きるため、この分、ランドピッチを狭めることができ
る。

【００１７】請求項８に記載の発明においては、導電性
接着剤は、実装基板上に印刷形成されており、該印刷の
際の印刷ズレをＸ、配列方向における導電性接着剤のサ
イズをφ１、該配列方向におけるランドのサイズをφ２
とすると、２（Ｘ―φ２／２）＜φ１の間形を満たすよ
うに、配列方向におけるランドのサイズが設定されてい
ることを特徴としている。

【００１８】導電性接着剤を印刷形成する場合には印刷
ズレが発生するが、ランドの径を小さくした場合に小さ
くしすぎると、印刷ズレによってランドと導電性接着剤
が接触しなくなってしまう。このため、上記関係を満た
す程度の径でランドを形成することにより、印刷ズレに
よっても導電性接着剤とランドとが確実に接触できるよ
うにすることができる。

【００１９】なお、請求項７に示すように、導電性接着
剤として、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｉ
ｒ、ＡｇＰｄ、ＡｇＰｔのうちの少なくとも１つを含む
金属製フィラーが、エポキシ、フェノール、アクリル、
ポリエステル、ポリイミドのうちの少なくとも１つを含
む樹脂に混入されたペースト状のものを用いることがで
きる。

【００２０】また、請求項９に示すように、実装基板
に、ランドを部分的に覆うことによって、配列方向にお
いて該ランドのサイズを導電性接着剤のサイズよりも小
さくする絶縁材料からなる保護膜を備えるようにしても
よい。請求項１０に記載の発明においては、導電性接着
剤は、実装基板上においてランドが形成されている位置
以外にも配置されており、該導電性接着剤が外殻部材及
び／又は実装基板に接合されていることを特徴としてい
る。

【００２１】このように、実装基板上においてランドが
形成されていない位置に、導電性接着剤を配置するよう
にしても、その部位において導電性接着剤の接合強度を
向上させることができる。請求項１１乃至１８に記載の
発明においては、実装基板に備えられたランド（４、１
５、１７、２２）の上に、ランドよりもサイズが大きい
導電性接着剤（５、１６）を印刷する工程と、導電性接
着剤と電極（３、１３、３３）が接するように位置決め
して、電子部品（１、１１、３０）を実装基板上に搭載
する工程と、熱処理によって導電性接着剤を硬化させる
工程と、を備えていることを特徴としている。

【００２２】このように、導電性接着剤のサイズをラン
ドよりも大きくすることにより、導電性接着剤がランド
からはみ出るようにでき、請求項１と同様の効果が得ら
れる。請求項１４に記載の発明においては、導電性接着
剤を印刷する工程では、実装基板のうち、前記電子部品
を搭載する位置以外にも該導電性接着剤をアライメント
用として印刷しておき、電子部品を実装基板上に搭載す
る工程では、アライメント用の導電性接着剤を基準とし
て、電子部品の位置決めを行なうことを特徴としてい
る。

【００２３】このように、導電性接着剤を基準として位
置決めを行なえば、ランドを基準として位置決めを行な
うよりも、バンプと導電性接着剤とがより一致するよう
にできるため、よりバンプと導電性接着剤との接合を好
適に行なうことができる。なお、請求項１６に示すよう
に、電子部品を搭載する工程では、電子部品搭載時にお
いて電子部品への荷重を制御することによって、導電性
接着剤の形状を制御するようにしてもよい。

【００２４】例えば、請求項１７に示すように、電子部
品搭載時において電子部品もしくは実装基板を振動させ
るようにすればよい。なお、請求項１８に記載の発明の
ように、導電性接着剤を印刷する工程において、実装基
板のうちランドが形成されていない位置においても導電
性接着剤を印刷し、電子部品を搭載する工程時におい
て、導電性接着剤と外殻部材とが接合部位を有するよう
にすれば、この部位において導電性接着剤の整合強度を
高くすることができる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。 （第１実施形態）本実施形態では、面実装用の電子部品
として積層セラミックコンデンサを用いた場合について
説明する。図１に積層セラミックコンデンサ（電子部
品）１１を実装基板１４に実装したときの断面図を示
す。また、図２に、図１に示す実装構造の要部のレイア
ウトを示す。

【００２６】積層セラミックコンデンサ１１は、いわゆ
る３２１６サイズのもので、セラミック誘電体からなる
六面体状（縦３．２ｍｍ×横１．６ｍｍ、高さ１．２５
ｍｍ）の本体チップ（外殻部材）１２の内部に、例えば
Ａｇ−Ｐｄ合金よりなる複数枚ずつの内層電極を交互に
積層状に配置すると共に、当該本体チップ１２における
対向側面（内層電極が露出する側面）に、内層電極とそ
れぞれ導通した状態の一対の膜状の端子電極（電極）１
３を露出状態で形成した構造となっている（但し、内部
構造は図示略）。ここでは、上記端子電極１３の接地面
（下面投影面）サイズは、図２に示すように、例えば
０．５ｍｍ×１．６ｍｍに設定している。

【００２７】上述のような構造とされた積層セラミック
コンデンサ１１を搭載するための実装基板１４は、例え
ば９２％アルミナ基板によりなるもので、その上面には
一対の基板電極１５が例えば銅メッキにより形成されて
いる。この場合、各基板電極１５は、その面積が積層セ
ラミックコンデンサ１１側の端子電極１３の接地面積よ
り小さい状態（例えば１／４程度の面積）に設定される
ものであり、図２に示すように、０．２ｍｍ×１．０ｍ
のサイズに設定されている。なお、上記基板電極１５か
らの引出配線については図示していないが、これは実装
基板１４上に形成された配線パターン或いは実装基板１
４に形成されたスルーホール配線により構成することが
できる。

【００２８】上記積層セラミックコンデンサ１１は、実
装基板１４上にＡｇペースト１６（導電性接着剤、導電
性接合部材）を利用して実装されるものである。具体的
には、この実装前において、Ａｇペースト１６は、実装
基板１４上における前記一対の基板電極１５を中心とし
た各位置に、例えば７０±２０μｍの膜厚でスクリーン
印刷され、その印刷サイズは、図２に示すように、０．
３５ｍｍ×１．４ｍｍ程度に設定されている。このよう
な印刷サイズとすることにより、基板電極１５がＡｇペ
ースト１６よりも相対的に小さくなるようにしている。
なお、上記Ａｇペースト１６は、バインダとしてアミン
硬化タイプのエポキシ樹脂を使用したものであり、Ａｇ
フィラーとエポキシ樹脂の配合比は８０：２０（Ｗｔ
％）に設定されている。

【００２９】そして、かかるＡｇペースト１６上に積層
セラミックコンデンサ１１を荷重が１（Ｎ）、時間が
０．５（秒）の条件にてマウントする。これにより、図
１に示すように、Ａｇペースト１６が積層セラミックコ
ンデンサ１１及び実装基板１４間で押し広げられ、その
接触面積が拡大される。つまり、Ａｇペースト１６が基
板電極１５からはみ出て、外殻部材としての本体チップ
１２と接した状態となる。このとき、積層セラミックコ
ンデンサ１１にかける荷重を制御することによって、Ａ
ｇペースト１６の形状、具体的にはＡｇペースト１６の
接地面積を制御するようにしている。また、Ａｇペース
ト１６を硬化させた時よりも厚めに印刷形成しておけ
ば、荷重制御時に確実にＡｇペースト１６を基板電極１
５からはみ出させることができる。

【００３０】なお、このマウント時に、積層セラミック
コンデンサ１１若しくは実装基板１４を振動させること
によって、Ａｇペースト１６の形状を制御するようにし
ても良い。そして、この状態で酸化抑止雰囲気での加熱
処理を所定条件で行ない、Ａｇペースト１６を硬化させ
る。これにより、Ａｇペースト１６内のＡｇフィラーに
よって端子電極１３及び基板電極１５間が電気的に接続
されると共に、Ａｇペースト１６の周縁部が積層セラミ
ックコンデンサ１１の本体チップ１２並びに実装基板１
４のそれぞれに対して面接触状態で接合されるようにな
る。

【００３１】ここで、積層セラミックコンデンサ１１の
本体チップ１２並びに実装基板１４は、それぞれセラミ
ック、つまり絶縁性部材で構成されている。このような
絶縁性部材にＡｇペースト１６を接合させた場合の接合
性を実験により確認したところ、Ａｇペースト１６を金
属に接合させた場合よりも接合性が良好になることが確
認された。

【００３２】従って、本実施形態のように、Ａｇペース
ト１６の周縁部が本体チップ１２並びに実装基板１４の
それぞれに対して面接触状態で接合された構造となった
場合には、金属のみにＡｇペースト１６を接合させた場
合と比べて接合強度を向上させることができる。これに
より、温度上昇などによりＡｇペースト１６が収縮する
ような状況となったときでも当該Ａｇペースト１６での
クラック発生を効果的に抑止することができ、実装信頼
性の向上を実現できるようになる。

【００３３】なお、上記のような接着強度の向上効果を
実証するために、本実施形態による実装構造にて積層セ
ラミックコンデンサ１１を実装した構造体の複数サンプ
ル、並びに従来の実装構造にて積層セラミックコンデン
サ１１を実装した構造体の複数サンプルについて、その
コンデンサ１１の接着強度を実際に測定した。その結果
を図３に示す。この結果からも、Ａｇペースト１６の周
縁部が本体チップ１２に接合されているものの方が、接
合されていない従来構造よりもＡｇペースト１６による
接合強度が向上していることが分かる。

【００３４】（第２実施形態）図４に、本実施形態にお
ける実装構造を示す。本実施形態は、上記第１実施形態
と異なる構成によって、基板電極の面積がＡｇペースト
（導電性接着剤、導電性接合部材）１６に対して相対的
に小さくなるようにしたものである。以下、本実施形態
の実装構造について説明するが、本実施形態は、第１実
施形態と略同様の構成及びマウント方法を採用するた
め、第１実施形態と異なる部分についてのみ説明する。

【００３５】図４において、実装基板１４上における積
層セラミックコンデンサ（電子部品）１１の搭載位置に
は、一対の基板電極１７が銅メッキなどによって形成さ
れている。実装基板１４の上面には、絶縁材料（例え
ば、ガラス或いは樹脂等）よりなる保護膜１８が形成さ
れており、この保護膜１８の開口部から基板電極１７が
部分的に露出された状態となっている。この保護膜１８
に形成された開口部は、例えば０．２ｍｍ×１．０ｍｍ
のサイズとなっており、基板電極１７の露出面積がＡｇ
ペースト１６のサイズよりも小さくなるように構成され
ている。

【００３６】そして、スクリーン印刷されたＡｇペース
ト１６と一対の基板電極１７に一致するように、積層セ
ラミックコンデンサ１１が実装基板１４上にマウントさ
れ、Ａｇペースト１６が硬化されている状態となってい
る。これにより、Ａｇペースト１６内のＡｇフィラーを
介して、端子電極（電極）１３及び基板電極１７間が電
気的に接続されていると共に、Ａｇペースト１６の周縁
部が積層セラミックコンデンサ１１の本体チップ１２並
びに実装基板１４上の保護膜１８のそれぞれに対して面
接触状態で接合されている。この場合においても、Ａｇ
ペースト１６の周縁部が絶縁材料からなる保護膜１８に
面接触状態とされているため、この部分における接合強
度を向上させることができる。

【００３７】このように、基板電極１７の表面にコーテ
ィング材料を配置し、基板電極１７の露出面積がＡｇペ
ースト１６のサイズよりも小さくなるようにしても、第
１実施形態と同様の効果が得られる。さらに、本実施形
態では、基板電極１７をコーティング材料で覆うことが
できるため、基板電極１７自体の形状が制約されないと
いう効果も得られる。

【００３８】（第３実施形態）本発明の第５実施形態を
図５に基づいて説明する。なお、本実施形態は、第１実
施形態の構成を部分的に変更したものであるため、第１
実施形態と異なる部分についてのみ説明する。図５に示
すように、本実施形態で実装対象となる面実装用の電子
部品は、面実装用のアルミ電解コンデンサ（電子部品）
３０であり、これはコンデンサ本体３１の基部に樹脂製
のベース部（外殻部材）３２が備えられていると共に、
このベース部３２の下面に一対の端子電極（電極）３３
が露出状態でそなえられた構造を有している。

【００３９】そして、スクリーン印刷されたＡｇペース
ト（導電性接着剤、導電性接合部材）１６と一対の基板
電極１５とが一致するように、積層セラミックコンデン
サ１１を実装基板１４上にマウントされ、Ａｇペースト
１６が硬化されている状態となっている。これにより、
Ａｇペースト１６内のＡｇフィラーを介して、端子電極
３３及び基板電極１５間が電気的に接続されていると共
に、Ａｇペースト１６の周縁部アルミ電解コンデンサ３
０のベース部３２並びに実装基板１４のそれぞれに対し
て面接触状態で接合されている。この場合においても、
Ａｇペースト１６の周縁部が絶縁材料からなる実装基板
１４に面接触状態とされているため、この部分における
接合強度を向上させることができる。

【００４０】このように、ベース部３２の下面に端子電
極３３が露出状態で設けられるようなアルミ電解コンデ
ンサ３０を用いる場合においても、上記第１実施形態と
同様の効果が得られる。 （第４実施形態）本発明の第４実施形態を図６に基づい
て説明する。本実施形態は、Ａｇペースト（導電性接着
剤、導電性接合部材）１６と基板電極１５の大きさの関
係に関わらず、他の部位において所望の接合強度を得ら
れるようにしたものである。なお、本実施形態は、第１
実施形態の構成を部分的に変更したものであるため、第
１実施形態と異なる部分についてのみ説明する。

【００４１】図６に示すように、実装基板１４のうち基
板電極１５が形成されている部位以外においてもＡｇペ
ースト１６ａが印刷されて配置されており、この部位に
おいて本体チップ部１２と実装基板１４とにＡｇペース
ト１６ａが面接触した状態となっている。このように、
実装基板１４のうち基板電極１５が形成されている部位
以外にＡｇペースト１６ａを配置することによっても実
装基板１４と積層セラミックコンデンサ（電子部品）１
１との接合強度を向上させることができる。

【００４２】なお、図６では、基板電極１５上に配置さ
れたＡｇペースト１６の周縁部が基板電極１５内で終端
するように示されているが、当然、これらの位置にに配
置されたＡｇペースト１６を基板電極１５からはみ出る
ように印刷などして構成してもよい。 （第５実施形態）本発明の第５実施形態を図７に基づい
て説明する。なお、本実施形態の基本的構成は、第１実
施形態と同様であるため、第１実施形態と異なる部分に
ついてのみ説明する。

【００４３】図７に示すように、本実施形態では、基板
電極１５にスリット（露出窓部）１５ａが形成されてお
り、このスリット１５ａを通じて実装基板１４が部分的
に露出するようになっている。そして、このように露出
した部分において、実装基板１４にＡｇペースト（導電
性接着剤、導電性接合部材）１６が面接触した状態とな
っている。

【００４４】このように、基板電極１５にスリット１５
ａを形成しても、第１実施形態と同様の効果が得られ
る。なお、このスリット１５ａを複数箇所に設けても良
い。なお、図７では、基板電極１５上に配置されたＡｇ
ペースト１６の周縁部が基板電極１５内で終端するよう
に示されているが、当然、これらの位置にに配置された
Ａｇペースト１６を基板電極１５からはみ出るように印
刷などして構成してもよい。

【００４５】（第６実施形態）本発明の第６実施形態を
図８に基づいて説明する。なお、本実施形態の基本的構
成は、第１実施形態と同様であるため、第１実施形態と
異なる部分についてのみ説明する。図８に示すように、
本実施形態では、端子電極（電極）１３にスリット（露
出窓部）１３ａが形成されており、このスリット１３ａ
を通じて端子電極１３が部分的に露出するようになって
いる。そして、このように露出した部分において、端子
電極１３ａにＡｇペースト（導電性接着剤、導電性接合
部材）１６が面接触した状態となっている。

【００４６】このように、端子電極１３ａにスリットを
形成しても、第１実施形態と同様の効果が得られる。な
お、このスリット１３ａを複数箇所に形成してもよい。
なお、図８では、基板電極１５上に配置されたＡｇペー
スト１６の周縁部が基板電極１５内で終端するように示
されているが、当然、これらの位置にに配置されたＡｇ
ペースト１６を基板電極１５からはみ出るように印刷な
どして構成してもよい。また、電極１３よりＡｇペース
ト１６がはみ出しても良い。

【００４７】（第７実施形態）本実施形態では、第１実
施形態と同様に電子部品と実装基板とを接合するために
用いるＡｇペーストの接合強度を向上させ、さらに各種
のズレ（Ａｇペーストの印刷ズレ等）による隣接電極間
でのショートを防止できる構造について説明する。な
お、上記実施形態では、コンデンサを例に挙げて説明し
たが、本実施形態では、電子部品としてフリップチップ
タイプの半導体素子を使用する場合を例に挙げて説明す
る。

【００４８】図９に電子部品として半導体素子１をフリ
ップチップ法でアルミナ積層基板（実装基板）２の上に
実装したときの模式図を示す。以下、図９に基づいて半
導体素子１の実装構造について説明する。半導体素子１
として、寸法が１０ｍｍ×１０ｍｍを用いている。半導
体素子１の裏面には、複数の電極（以下、はんだバンプ
とも称する）３が備えられている。このはんだバンプ３
は、０．１ｍｍの径で構成されており、０．２５ｍｍの
ピッチを持って、半導体素子１の一辺に３２個づつロの
字に配置されている。

【００４９】一方、アルミナ積層基板２の上には、はん
だバンプ３と対応する位置においてランド（基板電極）
４が形成されている。このランド４は、０．０８ｍｍの
径で構成されており、アルミナと同時にタングステンを
焼結し、焼結後、タングステン上に銅メッキ８を形成し
てある。また、アルミナ積層基板２の上に、ランド４の
それぞれと電気的に接続されるように、印刷塗布された
Ａｇペースト（導電性接着剤、導電性接合部材）５が備
えられている。このＡｇペースト５は、０．１５ｍｍの
径となっており、銀のフィラー入りのエポキシ樹脂で構
成されている。従って、ランド４の径はＡｇペースト５
の径よりも小さく（ランド４の径よりＡｇペースト５の
径の方が大きく）なっている。具体的には、ランド４の
配列方向において、Ａｇペースト５のサイズ（幅）より
もランド４のサイズ（幅）の方が小さくなるようにして
いる。

【００５０】半導体素子１は、はんだバンプ３とＡｇペ
ースト５とが一致するように位置合わせされて、アルミ
ナ積層基板２の上に搭載されている。そして、熱処理に
よってＡｇペースト５とはんだバンプ３とが電気的に接
続されることで、半導体素子１とアルミナ積層基板２と
が電気的に接続された状態となっている。ここで、半導
体素子１とアルミナ積層基板２との電気的接続に導電性
接着剤であるＡｇペースト５を用いているが、図９に示
されるように、Ａｇペースト５はランド４に濡れ広がっ
ておらず、ほぼ印刷されたままの状態に維持されてい
る。

【００５１】なお、アルミナ積層基板２のうち、半導体
素子１が搭載されない位置には、半導体素子１と電気的
接続が成されないダミーランド７が形成されており、実
装時にランド４の位置を確認するためのアライメントと
して用いている。次に、このように構成される半導体素
子１をアルミナ積層基板２に実装する工程を図１０に示
し、この図に基づいて実装工程の説明を行なう。

【００５２】まず、図１０（ａ）に示すように、ランド
４及びダミーランド７を備えたアルミナ積層基板２を用
意する。なお、ランド４及びダミーランド７の表面に
は、銅メッキ８が形成されているが、以下の説明におい
ては、各ランド４、７の関係を明確にするために銅メッ
キ８についての説明は省略する。半導体素子１を搭載す
る領域に形成されたランド４は、径が０．０８ｍｍ、ピ
ッチが０．２５ｍｍとなっている。また、半導体素子１
を搭載する領域以外に形成されたダミーランド７のサイ
ズに特に制限はないが、このダミーランド７によって半
導体素子１を搭載する領域に形成されたランド４の位置
が認識できるようになっている。

【００５３】そして、図１０（ｂ）に示すように、ダミ
ーランド７をアライメント基準として、ランド４の上に
０．１５ｍｍの径を有するＡｇペースト５を印刷形成す
る。このとき、印刷ズレが発生するが、印刷ズレが発生
してもランド４とＡｇペースト５とが部分的に接触する
ようになっている。上述したように、ランド４の径は
０．０８ｍｍとしているが、これはランド４の径をＡｇ
ペースト５の径に比して小さくしつつ、Ａｇペースト５
の印刷ズレによってＡｇペースト５とランド４とが離れ
てしまわないように、サイズを設定したものである。

【００５４】Ａｇペースト５の場合、印刷された形状を
維持したまま硬化されるため、はんだペーストのように
ランド４に濡れ広がることがない。このため、Ａｇペー
スト５のサイズよりもランド４のサイズを小さくするこ
とができるのであるが、サイズを小さくしすぎるとラン
ド４とＡｇペースト５とが離れてしまうので、印刷ズレ
を見込んだサイズにする必要がある。

【００５５】図１１の模式図に基づいてＡｇペースト５
の径とランド４の径及び印刷ズレの関係を説明する。な
お、図中φ１はＡｇペースト５の径を示し、φ２はラン
ド４の径を示し、Ｘは印刷ズレが最大となったときの量
を示している。この図からも判るように、印刷ズレによ
ってＡｇペースト５とランド４と離れてしまわないよう
にするには、２（Ｘ−φ２／２）＜φ１の関係を満たす
必要がある。よって、この関係と、ランド４の径をＡｇ
ペースト５の径より小さくした場合の関係（φ１＞φ
２）とから、φ１は、２（Ｘ−φ２／２）＜φ１の関係
を満たすように設定している。

【００５６】このように、ランド４を小さくすることが
できるため、ランド４の径やＡｇペースト５の径及びＡ
ｇペースト５の印刷ズレ等を見込んで設定されるランド
ピッチを小さくすることができる。具体的に、図１２に
示す従来との比較図に基づいて説明する。なお、図１２
（ａ）は、従来のようにはんだペースト２０を用いた場
合において、はんだペースト２０をリフローさせた前後
の図を示しており、図１２（ｂ）は、本実施形態のよう
にＡｇペースト５を用いた場合において、Ａｇペースト
５を硬化させた前後の図を示している。

【００５７】図１２（ａ）に示されるように、はんだペ
ースト２０は、リフロー後にランド２１に濡れ広がるた
め、ランド２１の径をはんだペースト２０の径と同等に
する必要がある。しかしながら、図１２（ｂ）に示され
るように、Ａｇペースト５の場合には、熱処理後におい
ても印刷時の形状をほぼ維持するものであるため、ラン
ド４とＡｇペースト５とが少しでも接触していれば電気
的接続を行なうことができる。

【００５８】従って、Ａｇペースト５を用いた場合には
ランド４のサイズを小さくすることができ、その結果、
図１２（ｂ）に示される間隔Ｄは、図１２（ａ）に示さ
れる間隔ｄと比べて、ランド４のサイズを小さくした分
だけ大きくなる。このため、間隔Ｄが大きくなった分だ
け、ランドピッチを小さくすることができるのである。

【００５９】次に、図１０（ｃ）に示されるように、ダ
ミーランド７をアライメント基準として、はんだバンプ
３とＡｇペースト５とが一致するように位置合わせし
て、半導体素子１をアルミナ積層基板２にマウントす
る。このとき、半導体素子１に１０ｇの荷重をかけて、
全はんだバンプ３がＡｇペースト５に接するようにして
いる。

【００６０】なお、図１０（ｂ）に示す工程において、
Ａｇペースト５を印刷する際に、半導体素子１を搭載す
る部分以外にもアライメント用にＡｇペースト５を印刷
するようにしておけば、Ａｇペースト５の印刷ズレを見
込んだものをアライメント基準にして半導体素子１の位
置合わせを行なうことができるため、よりＡｇペースト
５とはんだバンプ３との位置ズレを少なくすることがで
きる。これにより、Ａｇペースト５とはんだバンプ３と
の接合をより良好に行なうことができる。

【００６１】さらに、図１０（ｄ）に示すように、１５
０℃、１時間の熱処理を施して、Ａｇペースト５を硬化
させて、はんだバンプ３とＡｇペースト５とを接合させ
る。これにより、半導体素子１とアルミナ積層基板２と
が電気的に接続され、図９に示す実装構造が完成する。
このように、Ａｇペースト５等の導電性接着剤を用いる
ことにより、ランド４を小さくすることができる。これ
により、ランドピッチを小さくすることができる。

【００６２】また、このようにランド４を小さくするこ
とにより、ランド４からＡｇペースト５がはみ出るよう
にできるため、第１実施形態と同様の効果が得られる。 （第８実施形態）本発明の第８実施形態を図１３に基づ
いて説明する。なお、本実施形態は、第１実施形態等に
おける積層セラミックコンデンサにおいて、第７実施形
態と同様に各種ズレによる隣接ランド間のショートなど
を防止するものである。従って、本実施形態における構
成は、第１実施形態とほぼ同様であるので、異なる部分
についてのみ説明する。

【００６３】ところで、近年、上記第１実施形態で説明
したようないわゆる３２１６サイズのコンデンサよりも
小型の２０１２サイズのコンデンサ、さらに小型の１０
０５サイズのコンデンサへと小型化（電極の狭ピッチ
化）の要求が強い。本実施形態は、いずれのサイズのコ
ンデンサにおいても十分適用可能なものである。本実施
形態では、特に小型の１００５サイズの積層セラミック
コンデンサ（電子部品）１１を用いた場合について説明
する。図１３において、実装基板１４に配置された各基
板電極１５の端部から端部までの間隔は０．６ｍｍに設
定されている。

【００６４】そして、基板電極１５の配列方向における
幅が０．６ｍｍとなるように、Ａｇペースト（導電性接
着剤、導電性接合部材）１６を印刷したのち、積層セラ
ミックコンデンサ１１をマウントし、Ａｇペースト１６
を硬化させている。これにより、Ａｇペースト１６が基
板電極１５からはみ出し、実装基板１４若しくは本体チ
ップ１２とＡｇペースト１６とが面接触した状態とな
る。

【００６５】このような構成の実装構造において、仮
に、積層セラミックコンデンサ１１の焼成収縮バラツキ
が０．５％（つまり、１０ｍｍ×１０ｍｍであれば０．
５ｍｍのバラツキ）があるとして中心部からのズレが
０．２５ｍｍ、Ａｇペースト５の印刷ズレが０．０５ｍ
ｍであるとすると、その２乗平均より、各種ズレ要因に
起因するズレ量の最大値は０．２５５ｍｍ程度になると
考えられる。

【００６６】図１４に、本実施形態における実装構造と
従来における実装構造を示し、これらそれぞれの実装構
造に対する上記ズレ量の関係とについて説明する。な
お、図１４（ａ）は、従来のようにはんだペースト２１
を用い、基板電極２２とはんだペースト２１とのサイズ
を一致させた場合において、はんだペースト２１をリフ
ローさせた前後の図を示しており、図１４（ｂ）は、本
実施形態のようにＡｇペースト１６を用いた場合におい
て、Ａｇペースト１６を硬化させた前後の図を示してい
る。なお、図１４（ａ）、（ｂ）においては、隣接する
基板電極１５、２の中心位置間の距離（ランドピッチ）
を同等にさせている。

【００６７】図１４（ａ）に示されるように、従来の構
造では、基板電極２２とはんだペースト２１とのサイズ
を一致させた場合に、各基板電極２２間の間隔が０. ３
ｍｍとなるため、上記ズレ量が最大となると、はんだペ
ースト２１の熱だれによって隣接する基板電極間でショ
ートしてしまう場合がある。これに対して、図１４
（ｂ）に示されるように、本実施形態では、各基板電極
１５の間隔を０．６ｍｍに設定できるため、上記ズレ量
が最大値となってもＡｇペースト１６から基板電極１５
までの距離が０．３４５ｍｍとなる。そして、上述した
ように、Ａｇペースト１６は印刷されたときの形状を維
持できるため、各基板電極１５間におけるショートを防
止することができる。

【００６８】このように、基板電極１５をＡｇペースト
１６のサイズよりも小さくすることにより基板電極１５
間のショートを防止することができ、さらに、Ａｇペー
スト１６と実装基板１４若しくは本体チップ１２との接
合強度を向上させることができる。 （他の実施形態）上記実施形態では、実装対象の面実装
電子部品として積層セラミックコンデンサ１１や面実装
用コンデンサ１９等を例に挙げたが、他の形式の面実装
用コンデンサや面実装用コイルなど種々の電子部品の実
装構造に適用可能である。また、導電性接着剤として、
バインダとしてのエポキシ樹脂内にＡｇフィラーを充て
んしたＡｇペーストを利用する構成としたが、バインダ
の材質及び導電性充填フィラーの種類は適宜選択できる
ものである。さらに、基板１４の材料として９２％アル
ミナ基板を例に挙げたが、他のセラミック基板や樹脂基
板を利用することもできる。

【００６９】具体的には、上記第１実施形態では、実装
基板としてアルミナ積層基板２を用いているが、この
他、ガラス基板、アルミナ基板、ガラスセラミック等の
低温焼成基板や、エポキシ、ガラスエポキシ、紙フェノ
ール、ポリイミド、の樹脂基板、金属をベースとしたＡ
ｌＮ基板などを用いても良い。また、第３実施形態に示
したように、これらの材質を用いたコーティング材料を
実装基板上に配置したものであっても良い。なお、コー
ティング材料としては、これらの材料の他のもの、例え
ば、エポキシアクリレートなどの紫外線硬化型樹脂等を
用いても良い。

【００７０】また、上記第１〜第８実施形態に用いる導
電性接着剤として、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐ
ｔ、Ｉｒ、ＡｇＰｄ、ＡｇＰｔのうちの少なくとも１つ
を含む金属製フィラーがエポキシ、フェノール、アクリ
ル、ポリエステル、ポリイミドのうちの少なくとも１つ
を含む樹脂に混入されたペースト状のものを用いるよう
にしても良い。

【００７１】なお、アルミナ又はガラスエポキシとＡｇ
ペーストとの接合力が、例えばランド（電極）を構成す
る銅とＡｇペーストとの接合力よりも大きくなると同様
に、上記他の材質のものであっても、ランドを小さくす
ることは、各種導電性接着剤と外殻部材及び実装基板と
の接触面積を増加させるので好適であるといえる。ま
た、上記いずれの実施形態においても少なくともＡｇペ
ースト５、１６の周縁部の一部が本体チップ１２表面や
樹脂製のベース部３２表面に接合されるか、又は実装基
板３２、１４表面に接合されるか、またはそれら両方の
表面に接合されるようにすれば、接合性を向上させてＡ
ｇペーストでもクラックを防止する効果は得られる。

【図面の簡単な説明】

【図１】本発明の第１実施形態における電子部品の実装
構造を示す断面図である。

【図２】図１の実装構造における要部のレイアウトを示
す図である。

【図３】Ａｇペースト１６の接合強度の測定結果を示す
図である。

【図４】第２実施形態における電子部品の実装構造を示
す断面図である。

【図５】第３実施形態における電子部品の実装構造を示
す断面図である。

【図６】第４実施形態における電子部品の実装構造を示
す断面図である。

【図７】第５実施形態における電子部品の実装構造を示
す断面図である。

【図８】第６実施形態における電子部品の実装構造を示
す断面図である。

【図９】第７実施形態における電子部品の実装構造を示
す断面図である。

【図１０】図９における電子部品の実装工程を示す図で
ある。

【図１１】Ａｇペースト５の径、ランド４の径及び印刷
ズレの関係を説明するための図である。

【図１２】Ａｇペースト５を用いた場合とはんだペース
ト２０を用いた場合のランドピッチを比較するための説
明図である。

【図１３】第８実施形態における電子部品の実装構造を
示す断面図である。

【図１４】Ａｇペースト１６を用いた場合とはんだペー
スト２０を用いた場合のランドピッチを比較するための
説明図である。

【図１５】従来の電子部品の実装構造を説明するための
断面図である。

【図１６】従来の電子部品の実装工程を示す図である。

【図１７】図１６に示す実装工程によって隣接する電極
間がショートした場合を説明するための図である。

【符号の説明】

１…半導体素子、２…アルミナ積層基板、３…はんだバ
ンプ、４…ランド、５…Ａｇペースト、７…ダミーラン
ド、１１…積層セラミックコンデンサ、１２…外殻部
材、１３…端子電極、１４…実装基板、１５…基板電
極、１６…Ａｇペースト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (18)

【特許請求の範囲】
1. 【請求項１】 絶縁材料からなる外殻部材及び該外殻部
   材の表面に露出した複数の電極（３、１３、３３）を備
   えた電子部品（１、１１、３０）を、前記複数の電極の
   それぞれと対応する位置にランド（４、１５、１７、２
   ２）が備えられた絶縁材料からなる実装基板（２、１
   ４）上に位置決めし、導電性接着剤（５、１６）を介し
   て前記複数の電極と前記ランドとを接続することによ
   り、前記電子部品と前記実装基板との電気的接続を行な
   う電子部品の実装構造であって、 前記導電性接着剤は、前記ランド若しくは前記複数の電
   極からはみ出るように配置されていることを特徴とする
   電子部品の実装構造。
2. 【請求項２】 絶縁材料からなる外殻部材及び該外殻部
   材の表面に露出した複数の電極（１３、３３）を備えた
   電子部品（１１、３０）を、前記複数の電極のそれぞれ
   と対応する位置にランド（１５、１７、２２）が備えら
   れた絶縁材料からなる実装基板（１４）上に位置決め
   し、導電性接着剤（１６）を介して前記複数の電極と前
   記ランドとを接続することにより、前記電子部品と前記
   実装基板との電気的接続を行なう電子部品の実装構造で
   あって、 少なくとも前記導電性接着剤の周縁部の一部は、前記電
   子部品の外殻部材に接合部位を有していることを特徴と
   する電子部品の実装構造。
3. 【請求項３】 前記電極には、前記外殻部材を露出させ
   るための露出窓部が少なくとも１つ形成されており、こ
   の露出窓部を通じて前記導電性接着剤が前記外殻部材に
   接合されていることを特徴とする請求項２に記載の電子
   部品の実装構造。
4. 【請求項４】 複数の電極（３、１３、３３）を備えた
   電子部品（１、１１、３０）を、前記複数の電極のそれ
   ぞれと対応する位置にランド（４、１５、１７、２２）
   が備えられた絶縁材料からなる実装基板（２、１４）上
   に位置決めし、導電性接着剤（５、１６）を介して前記
   複数の電極と前記ランドとを接続することにより、前記
   電子部品と前記実装基板との電気的接続を行なう電子部
   品の実装構造であって、 少なくとも前記導電性接着剤の周縁部の一部が前記実装
   基板に接合部位を有していることを特徴とする電子部品
   の実装構造。
5. 【請求項５】 前記ランドには、前記実装基板を露出さ
   せるための露出窓部が少なくとも１つ形成されており、
   この露出窓部を通じて前記導電性接着剤が前記実装基板
   に接合されていることを特徴とする請求項４に記載の電
   子部品の実装構造。
6. 【請求項６】 複数の電極（３、１３、３３）を備えた
   電子部品（１、１１、３０）を、前記複数の電極のそれ
   ぞれと対応する位置にランド（４、１５、１７，２２）
   が備えられた絶縁材料からなる実装基板（２、１４）上
   に位置決めし、前記複数の電極と前記ランドとを接続す
   ることにより、前記電子部品と前記実装基板との電気的
   接続を行なう電子部品の実装構造において、 前記ランドと前記電極との間が導電性接着剤（５、１
   ６）で接続されていると共に、前記ランド及び前記電極
   の配列方向において、該導電性接着剤のサイズよりも前
   記ランドのサイズが小さくされていることを特徴とする
   電子部品の実装構造。
7. 【請求項７】 前記導電性接着剤として、Ａｇ、Ａｕ、
   Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｉｒ、ＡｇＰｄ、ＡｇＰｔの
   うちの少なくとも１つを含む金属製フィラーが、エポキ
   シ、フェノール、アクリル、ポリエステル、ポリイミド
   のうちの少なくとも１つを含む樹脂に混入されたペース
   ト状のものを用いることを特徴とする請求項１乃至６の
   いずれか１つに記載の電子部品の実装構造。
8. 【請求項８】 前記導電性接着剤は、前記実装基板上に
   印刷形成されており、該印刷の際の印刷ズレをＸ、前記
   配列方向における前記導電性接着剤のサイズをφ１、該
   配列方向における前記ランドのサイズをφ２とすると、
   ２（Ｘ―φ２／２）＜φ１の間形を満たすように、前記
   配列方向における前記ランドのサイズが設定されている
   ことを特徴とする請求項１乃至７のいずれか１つに記載
   の電子部品の実装構造。
9. 【請求項９】 前記実装基板は、前記ランドを部分的に
   覆うことによって、前記配列方向において該ランドのサ
   イズを前記導電性接着剤のサイズよりも小さくする絶縁
   材料からなる保護膜が備えられていることを特徴とする
   請求項１乃至８のいずれか１つに記載の電子部品の実装
   構造。
10. 【請求項１０】 前記導電性接着剤は、前記実装基板上
    において前記ランドが形成されている位置以外にも配置
    されており、該導電性接着剤が前記外殻部材及び／又は
    前記実装基板に接合されていることを特徴とする請求項
    １乃至９のいずれか１つに記載の電子部品の実装構造。
11. 【請求項１１】 複数の電極（３、１３、３３）を備え
    た電子部品（１、１１、３０）を、前記複数の電極のそ
    れぞれと対応する位置にランド（４、１５、１７、２
    ２）が形成された実装基板（２、１４）上に位置決め
    し、前記複数の電極と前記ランドとを接続することによ
    り、前記電子部品と前記実装基板との電気的接続を行な
    う電子部品の実装方法において、 前記実装基板に備えられたランドの上に、ランドのサイ
    ズよりも大きい導電性接着剤（５、１６）を印刷する工
    程と、 前記導電性接着剤と前記電極が接するように位置決めし
    て、前記電子部品を前記実装基板上に搭載する工程と、 熱処理によって前記導電性接着剤を硬化させる工程と、
    を備えていることを特徴とする電子部品の実装方法。
12. 【請求項１２】 前記導電性接着剤を印刷する際におけ
    る印刷ズレをＸ、前記配列方向における前記導電性接着
    剤のサイズをφ１、該配列方向における前記ランドのサ
    イズをφ２とすると、２（Ｘ―φ２／２）＜φ１の間形
    を満たすように、前記配列方向における前記ランドのサ
    イズが設定されていることを特徴とする請求項１１に記
    載の電子部品の実装構造。
13. 【請求項１３】 前記導電性接着剤を印刷する工程で
    は、前記ランドからはみ出るように前記導電性接着剤を
    印刷することを特徴とする請求項１１又は１２に記載の
    電子部品の実装構造。
14. 【請求項１４】 前記導電性接着剤を印刷する工程で
    は、前記実装基板のうち、前記電子部品を搭載する位置
    以外にも該導電性接着剤をアライメント用として印刷し
    ておき、 前記電子部品を前記実装基板上に搭載する工程では、前
    記アライメント用の導電性接着剤を基準として、前記電
    子部品の位置決めを行なうことを特徴とする請求項１１
    乃至１３のいずれか１つに記載の電子部品の実装方法。
15. 【請求項１５】 前記導電性接着剤を印刷する工程で
    は、硬化させた時よりも厚めに該導電性接着剤を印刷す
    ることを特徴とする請求項１１乃至１４のいずれか１つ
    に記載の電子部品の実装方法。
16. 【請求項１６】 前記電子部品を搭載する工程では、当
    該電子部品搭載時において前記電子部品への荷重を制御
    することによって、前記導電性接着剤の形状を制御する
    ことを特徴とする請求項１１乃至１５のいずれか１つに
    記載の電子部品の実装方法。
17. 【請求項１７】 前記電子部品を搭載する工程では、当
    該電子部品搭載時において前記電子部品もしくは前記実
    装基板を振動させることによって、前記導電性接着剤の
    形状を制御することを特徴とする請求項１１乃至１６の
    いずれか１つに記載の電子部品の実装方法。
18. 【請求項１８】 前記導電性接着剤を印刷する工程で
    は、前記実装基板のうち前記ランドが形成されていない
    位置においても前記導電性接着剤を印刷し、前記電子部
    品を搭載する工程時において、前記導電性接着剤と前記
    外殻部材及び／又は前記実装基板とが接合部位を有する
    ようにすることを特徴とする請求項１１乃至１７のいず
    れか１つに記載の電子部品の実装方法。