JP4111239B2 - 複合セラミック基板 - Google Patents

複合セラミック基板 Download PDF

Info

Publication number
JP4111239B2
JP4111239B2 JP2006535055A JP2006535055A JP4111239B2 JP 4111239 B2 JP4111239 B2 JP 4111239B2 JP 2006535055 A JP2006535055 A JP 2006535055A JP 2006535055 A JP2006535055 A JP 2006535055A JP 4111239 B2 JP4111239 B2 JP 4111239B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
composite
external terminal
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006535055A
Other languages
English (en)
Other versions
JPWO2006027888A1 (ja
Inventor
伸明 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2006027888A1 publication Critical patent/JPWO2006027888A1/ja
Application granted granted Critical
Publication of JP4111239B2 publication Critical patent/JP4111239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Inorganic Insulating Materials (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、複合セラミック基板に関し、更に詳しくは、回路要素を内蔵し且つセラミック基板と樹脂層とを積層してなる複合セラミック基板に関する。
従来のこの種の技術としては特許文献１に記載の積層電子部品や特許文献２に記載の高周波半導体装置がある。
特許文献１に記載の積層電子部品は、内部に回路要素を介在させた状態で複数の絶縁性シートを積層して、相対する主面と該主面間を連結する側面からなる積層体を構成し、該積層体の外表面に、前記回路要素に電気的に接続された複数の外部電極を備え、該外部電極を介して回路基板に実装される積層電子部品において、前記積層体の前記回路基板側に向けられる面の少なくとも略中央部に凹部を設けたものである。このように積層体の回路基板（具体的には可撓性を有するプリント基板）側の面に凹部を設けることによって、回路基板が湾曲した場合でも、プリント基板の湾曲面が積層体の回路基板側の面に接触しないため、積層体への突き上げ力が回避され、積層体のプリント基板からの離脱や積層体の破損を防止している。
特許文献２に記載の高周波半導体装置は、セラミック基板の下部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋設してなるものである。このような構成により、基板下面を実装エリアとして活用でき、実装密度を向上させ、更に、複合樹脂材料層内に半導体素子や受動部品を埋設することにより、耐機械的特性、耐湿性等の信頼性を向上させている。
特開平０９−１８６０４２号公報 特開２００３−１２４４３５号公報
しかしながら、特許文献１に記載の積層電子部品の場合には、中央部分に凹部を形成することで、突き上げ力を回避することができるが、プリント基板の撓みに追従して積層体全体が撓み、積層体の上面または上下両面に表面実装部品が実装されていない積層体の場合には問題とならないが、受動部品や能動部品等の実装部品が実装されている積層体の場合には、これらの実装部品が積層体の撓みに追従できず、表面実装部品の外部接続用端子が積層体表面の電極から外れ、断線する虞があった。
また、特許文献２に記載の高周波半導体装置の場合には、セラミック基板の下面や上面に能動部品や受動部品等の表面実装部品を実装することにより、基板部品の小型化が可能になるが、この場合にもプリント基板の撓みに追随してセラミック基板が撓むため、表面実装部品がセラミック基板の撓みに追従できず、特許文献１の積層電子部品の場合と同様に、実装部品の外部接続用端子が積層体表面の電極から外れ、断線するという課題があった。
本発明は、上記課題を解決するためになされたもので、マザー基板の撓みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラミック基板自体の表面実装部品と基板からの外れによる断線や表面実装部品の損傷を防止することができる複合セラミック基板を提供することである。
本発明の請求項１に記載の複合セラミック基板は、表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、この脚部内に設けられ且つ上記外部端子電極と上記配線パターンとを接続するビアホール導体と、を備え、上記表面実装部品は、上記セラミック基板の第１の主面及び／または第２の主面に搭載されており、上記凸状の脚部は、上記セラミック基板の第２の主面の周縁部に形成されており、上記外部端子電極は、一つの上記凸状の脚部の端面で複数支持されていると共に上記セラミック基板の第２の主面のコーナー部には配置されていないことを特徴とするものであ
る。
また、本発明の請求項２に記載の複合セラミック基板は、請求項１に記載の発明において、上記コーナー部は、上記外部端子電極が設けられている高さよりも低くなっていることを特徴とするものである。
また、本発明の請求項３に記載の複合セラミック基板は、請求項１または請求項２に記載の発明において、上記第２の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とするものである。
また、本発明の請求項４に記載の複合セラミック基板は、請求項３に記載の発明において、上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とするものである。
また、本発明の請求項５に記載の複合セラミック基板は、請求項４に記載の発明において、上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とするものである。
また、本発明の請求項６に記載の複合セラミック基板は、請求項４または請求項５に記載の発明において、上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とするものである。
また、本発明の請求項７に記載の複合セラミック基板は、請求項１〜請求項６のいずれか１項に記載の発明において、上記凸状の脚部の角には丸みが形成されていることを特徴とするものである。
また、本発明の請求項８に記載の複合セラミック基板は、請求項１〜請求項７のいずれか１項に記載の発明において、上記ビアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とするものである。
また、本発明の請求項９に記載の複合セラミック基板は、請求項１〜請求項８のいずれか１項に記載の発明において、上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とするものである。
また、本発明の請求項１０に記載の複合セラミック基板は、請求項１〜請求項９のいずれか１項に記載の発明において、上記表面実装部品は、アレイ状の外部端子電極を有することを特徴とするものである。
本発明の請求項１〜請求項１０に記載の発明によれば、マザー基板の撓みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラミック基板自体の表面実装部品と基板からの外れによる断線や表面実装部品の損傷を防止することができる複合セラミック基板を提供することができる。
（ａ）〜（ｃ）はそれぞれ本発明の複合セラミック基板の一実施形態を示す断面図で、（ａ）はマザー基板に実装した後の状態を示す図、（ｂ）は実装後のマザー基板が湾曲した状態を示す図、（ｃ）は従来の複合セラミック基板の場合の断線状態を示す図である。 （ａ）〜（ｅ）は図１の示す複合セラミック基板の製造工程の要部を示す工程図である。 （ａ）及び（ｂ）は本発明の複合セラミック基板の他の実施形態を示す断面図である。 （ａ）、（ｂ）はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、（ａ）はその断面図、（ｂ）は従来のセラミック多層基板と表面実装部品の接合関係を模式的に示す断面図ある。 本発明の複合セラミック基板の更に他の実施形態を示す断面図である。 （ａ）、（ｂ）はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、（ｃ）、（ｄ）は（ｂ）の○で囲んで部分を拡大して示す断面図ある。 （ａ）、（ｂ）はそれぞれ図６の（ａ）に示す複合セラミック基板のマザー基板側を上にした斜視図、（ｂ）は脚部の変形例を示す（ａ）に相当する斜視図である。 （ａ）、（ｂ）はそれぞれ図６の（ａ）に示す複合セラミック基板の脚部の変形例で、マザー基板側を上にした斜視図である。 （ａ）、（ｂ）はそれぞれ図６の（ａ）に示す複合セラミック基板の脚部及び外部端子電極の変形例で、マザー基板側を上にした斜視図である。 図６の（ａ）に示す複合セラミック基板の脚部及び外部端子電極の変形例で、マザー基板側を上にした斜視図である。 本発明の複合セラミック基板の更に他の実施形態を示す断面図である。 本発明の複合セラミック基板の更に他の実施形態を示す断面図である。 本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。 本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。 本発明の複合セラミック基板の更に他の実施形態でキャビティタイプのセラミック多層基板を含む複合セラミック基板を示す断面図ある。
符号の説明
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ 複合セラミック基板
１１、１１Ｂ 表面実装部品
１２ セラミック多層基板（セラミック基板）
１２Ａ セラミック層（低温焼結セラミック層）
１３ 配線パターン
１４ 外部端子電極
１５ 脚部
１５Ａ 樹脂部（樹脂）
１５Ｂ ビアホール導体
１８ 複合樹脂層（樹脂）
１８Ａ スリット
２０ マザー基板
２１ 表面電極
以下、図１〜図１５に示す各実施形態に基づいて本発明を説明する。
第１の実施形態
本実施例の複合セラミック基板１０は、例えば図１の（ａ）、（ｂ）に示すように、表面実装部品１１が搭載されたセラミック基板１２と、セラミック基板１２に形成された配線パターン１３とマザー基板２０の表面電極２１とを接続するための複数の外部端子電極１４と、これらの外部端子電極１４と、これらの外部端子電極１４を端面で支持するように樹脂で形成された凸状の脚部１５と、この脚部１５内に設けられ且つ複数の外部端子電極１４と配線パターン１３とを接続するビアホール導体１５Ｂと、を備えている。表面実装部品１１はセラミック基板１２の第１の主面（以下、「上面」と称す。）に搭載され、外部端子電極１４はセラミック基板１２の第２の主面（以下、「下面」と称す。）側に形成されている。
表面実装部品１１としては、例えばコンデンサ、インダクタ、抵抗等の受動部品や半導体素子、ガリウム砒素半導体素子等の能動素子が搭載されている。これらの表面実装部品１１は、半田または導電性樹脂１１Ａによってセラミック基板１２上面に接合して実装され、あるいは、Ａｕ、Ａｌ、Ｃｕ線を介してワイヤーボンドすることによって実装されている。
セラミック基板１２は、一枚のセラミックグリーンシートを焼成して形成されたものであっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたセラミック多層基板であっても良い。従って、以下では、セラミック多層基板にも符号「１２」を附して説明する。図１に示すようにセラミック基板１２がセラミック多層基板として形成されている場合には、セラミック多層基板１２は、図１の（ａ）、（ｂ）に示すように、複数のセラミック層１２Ａが積層されて形成されている。
セラミック基板１２は、低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を焼成してなるものであることが好ましい。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。セラミック基板１２の材料として低温焼結セラミック材料を用いることによって、配線パターン１３にＡｇまたはＣｕ等の低抵抗で低融点をもつ金属を用いることができ、セラミック基板１２と配線パターン１３とを１０５０℃以下の低温で同時焼成することができる。
セラミック基板１２が図１の（ａ）、（ｂ）に示すようにセラミック多層基板１２として形成されている場合には、セラミック多層基板１２に形成された配線パターン１３は、図１の（ａ）に示すように、セラミック層１２Ａの面に沿って形成された面内導体１３Ａと、上下の面内導体１３Ａを接続するビアホール導体１３Ｂとから形成されている。配線パターン１３のうち、セラミック多層基板１２の上下両面にそれぞれ形成された面内導体１３Ａは表面電極１３Ａとして形成されている。配線パターン１３は、例えばＡｇまたはＣｕ等の導電性金属を主成分として含むものが好ましく、面内導体１３Ａとビアホール導体１３Ｂとは同一の金属成分で形成されたものであっても異なる金属成分によって形成されたものであっても良い。
而して、外部端子電極１４は、図１の（ａ）、（ｂ）に示すように、セラミック多層基板１２の下面から突出して形成された脚部１５の突出端面（マザー基板２０の表面電極と２１との接合面）に形成されている。この脚部１５は、樹脂部１５Ａと、樹脂部１５Ａを貫通するビアホール導体１５Ｂと、を有し、例えばセラミック多層基板１２の周縁部の複数個所に形成されている。ビアホール導体１５Ｂは、セラミック多層基板１２の下面に形成された表面電極（面内導体）１３Ａと外部端子電極１４とを電気的に接続している。尚、セラミック多層基板１２の配線パターン１３とマザー基板２０の表面電極２１とを接続するための外部端子電極１４は、後述するような金属箔で形成しても良いが、脚部１５内のビアホール導体１５Ｂの端面をそのまま外部端子電極として利用することもできる。また、ビアホール導体１５Ｂは、セラミック多層基板１２のビアホール導体１３Ｂと直接接続されていても良い。
外部端子電極１４は、例えば銅等の金属箔によって形成されていることが好ましい。外部端子電極１４を金属箔によって形成することによって、外部端子電極１４を低抵抗で安価に形成することができる。また、外部端子電極１４の樹脂側を粗面化することによって外部端子電極１４をより強固に脚部１５に接合することができる。外部端子電極１４が厚膜電極でなく銅箔等の金属箔にするのは、外部端子電極１４が樹脂層側、つまり複合樹脂製の脚部１５内にあって焼成することができないことと、銅箔と樹脂の組み合わせにはプリント配線基板の製法が使えるからである。
脚部１５を形成する樹脂部１５Ａは、特に制限されないが、樹脂材料と無機フィラーとを混合した複合樹脂材料によって形成されていることが好ましい。樹脂材料としては、特に制限されないが、例えば熱硬化性樹脂や光硬化性樹脂を用いることができ、エポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂を好ましく用いることができる。また、無機フィラーとしては、特に制限されないが、金属粉末は導電性があって樹脂部の絶縁性を阻害する虞があるため、絶縁性のあるもの、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２等を好ましく用いることができる。
脚部１５を形成するビアホール導体１５Ｂは、樹脂部１５Ａが撓んだ時に追従できるように可撓性を有することが好ましく、例えば半田または導電性樹脂によって形成されていることが好ましい。導電性樹脂は、特に限定されないが、導電性樹脂としては、例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属粒子とエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂とを混合したものを用いることができる。脚部１５の厚み（高さ）は、セラミック多層基板１２の面積や樹脂材料の種類等にもよるが、マザー基板２０の撓みをセラミック多層基板１２に影響しないようにすると共に脚部１５自体の強度を保つために、３０〜５００μｍが好ましく、３０〜３００μｍがより好ましい。
次いで、本実施形態の複合セラミック基板は、以下で説明する要領で製造することができる。尚、図２の（ａ）〜（ｅ）は、複合セラミック基板の製造工程の概要を示す図である。
（１）セラミックグリーンシートの作製
本実施形態では、まず、例えば中心粒径１．０μｍのアルミナ粒子を５５重量部と、中心粒径１．０μｍの軟化点６００℃のホウ珪酸ガラスを４５重量部の割合で混合し、この混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、厚みが１０〜２００μｍ程度の低温焼結セラミック材料からなるセラミックグリーンシートを作製する。
然る後、レーザー加工やパンチング加工により直径が０．１ｍｍ程度のビアホールを形成したセラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ａｇ粉末またはＣｕ粉末を主成分とする金属粉末、熱硬化性樹脂、有機溶剤を混錬した導電性ペーストを、キャリアフィルム側からスキージを用いて、セラミックグリーンシートのビアホール導体用孔内に押し込むと同時に、余分な導電性ペーストを掻き取ってビアホール導体用のビアペースト層を形成する。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによって、ビアホール内に電極ペーストを確実に充填することができる。そして、各セラミックグリーンシートに導電性ペーストをそれぞれスクリーン印刷によって所定のパターンで印刷し、乾燥した後、面内導体やビアホール導体となる印刷ペースト層や導体ペースト層を配線パターン層として形成する。
（２）セラミック多層基板の作製
配線パターン層が形成されたセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、圧力０．１〜１．５ＭＰａ、温度４０℃〜１００℃でセラミックグリーンシート同士を圧着し、生の積層体を得る。この生の積層体の脱バインダ処理を行った後、この積層体を、配線パターン層としてＡｇ系を用いる場合には空気中で８５０℃前後、Ｃｕ系を用いる場合にはＮ２雰囲気中で９５０℃前後で焼成を行って図２の（ａ）に示すセラミック多層基板１２を得る。その後、必要に応じて上下の電極上にＮｉ／ＳｎまたはＮｉ／Ａｕ等を湿式メッキ等の手法で成膜する。
（３）外部端子電極の作製
ここでは、従来公知のエッチング法によって銅箔の加工を行って実装用の外部端子電極１４を作製することができる。即ち、キャリアフィルム上に厚み１０〜４０μｍ程度の銅箔を貼り付け、フォトレジスト塗布、露光、現像、エッチング及びレジスト膜の剥離により銅箔のパターニングを行って、図２の（ｂ）に示すように外部端子電極１４を作製する。
（４）脚部用の樹脂シートの作製
まず、脚部１５を作製するための樹脂シートを作製する。即ち、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化樹脂と、例えばＡｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２等の無機フィラーを混合した複合樹脂材料を、それぞれドクターブレード法によってキャリアフィルム上にシート状に成形して、図２の（ｃ）に示す半硬化状態（Ｂステージ）の樹脂シート１５”Ａを作製する。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整する。尚、最適な熱処理時間は熱硬化性樹脂の特性によって異なる。
（５）脚部の作製
次いで、この樹脂シート１５”Ａに、レーザー等でビアホールを所定箇所に設け、図２の（ｃ）に示すようにビアホール内に半田または導電性樹脂をビアホール導体１５Ｂとして充填する。この樹脂シート１５”Ａを所定枚数作製した後、各樹脂シート１５”Ａについてレーザー加工やパンチング加工等により所望の形状（脚部形状）に樹脂シート１５”Ａ（同図の（ｄ）参照）を加工して所定枚数積み重ねて脚部１５に必要な膜厚を得る。この際、樹脂シート１５”Ａを所定枚数積み重ねた後にレーザー加工やパンチング加工を行っても良い。ビアホール導体１５Ｂとして半田を用いる場合には半田とセラミック多層基板１２の下面の面内導体１２Ａや外部端子電極１４との接合にはリフロー工程が用いられる。即ち、セラミック多層基板１２に脚部１５をラミネート後にリフローしても良く、または、表面実装部品の実装後にリフローして表面実装部品の実装後のリフローと同時に溶融及び接合を行うこともできる。
（６）複合セラミック基板の作製
図２の（ｅ）に示すように、外部端子電極１４、脚部１５及びセラミック多層基板１２の順で下方から上方に向けて位置決めを行った後に、積層し、加熱、加圧によるラミネート加工を施す。即ち、セラミック多層基板１２の下面に、脚部１５、更にその脚部１５の下面に外部端子電極１４を貼り合わせることにより、図１の（ａ）に示す複合セラミック基板１０を作製する。この際、脚部１５の形態を維持し、確実にセラミック多層基板１２に接合するために、等方圧プレス工法を用いてセラミック多層基板１２と脚部１５及び外部端子電極１４を圧着する。合体後の複合セラミック基板１２及び脚部１５を例えば１７０℃で１時間熱処理を行って脚部１５の樹脂部１５Ａの本硬化処理を行うことができる。次いで、表面実装部品１１をセラミック多層基板１２の上面に半田または導電性樹脂を用いて実装することによって、本実施形態の複合セラミック基板１０をモジュール部品として得ることができる。複合セラミック基板１０の外部端子電極１４は、実装時に半田フィレットのない、ＬＧＡ（ランドグリッドアレイ）構造（図７参照）として構成されている。
ここで、脚部１５の厚み、即ちセラミック多層基板１２からの突出寸法は、例えばセラミックス多層基板１２が□１０ｍｍの場合には少なくとも５０μｍあれば、その機能を発揮する。脚部１５の突出寸法は、セラミック多層基板１２のサイズに即して適宜変更する必要があり、セラミック多層基板１２のサイズが小さければ小さくても良く、逆にセラミック多層基板１２のサイズが大きければ大きくしても良い。脚部１５は、セラミック多層基板１２の下面の周縁部に沿って形成されることが好ましい。セラミック多層基板１２の下面の周縁部に沿って脚部１５を設けることにより、マザー基板２０への実装を安定させ、信頼性を向上させることができる。
本実施形態の複合セラミック基板１０を、マウンターを用いてマザー基板２０へ実装する場合には、予め図３（ａ）に示すように複合セラミック基板１０上面の表面実装部品１１にケース１６を被せておき、マウンターによる複合セラミック基板１０を取り扱い易くしておくことが好ましい。ケース１６としては、特に制限されないが、例えば、洋白やりん青銅等の金属材料を用いることができる。
また、同様の目的で、図３（ｂ）に示すように、複合セラミック基板１０上面全面に熱硬化性樹脂を主成分とする複合樹脂材料をコーティングし、表面実装部品１１を被覆する樹脂層１７を形成しても良い。この場合、使用する樹脂層１７の熱膨張係数と脚部１５を形成する樹脂部１５Ａの熱膨張係数とを略同一にすることが好ましい。これによりリフロー工程等の熱処理工程での複合セラミック基板１０自体の反りやクラックを防止することができる。従って、樹脂層１７としては、熱硬化性樹脂単独ではなく、上述のように脚部１５の樹脂部１５Ａと同一の複合樹脂材料によって形成されていることが好ましい。脚部１５の樹脂部１５Ａと樹脂層１７とを同一の複合樹脂材料によって形成することにより、複合セラミック基板１０自体の反りやクラックをより確実に防止することができる。
マウンターを用いて複合セラミック基板１０をモジュール部品としてプリント配線基板等のマザー基板２０へ実装すると図１の（ａ）に示すように、複合セラミック基板１０は、外部端子電極１４を介してマザー基板２０の表面電極２１に対して電気的に接続される。そして、図１の（ｂ）に誇張して示すようにマザー基板２０が撓むことがあっても、脚部１５が可撓性を有するため、同図に示すようにマザー基板２０の撓みに追随してセラミック多層基板１２自体は変形することがない。従って、従来のようにセラミック多層基板１２が損傷したり、図１の（ｃ）に示すように表面実装部品１１の一部がセラミック多層基板１２から外れて断線したり、離脱する虞もない。
以上説明したように本実施形態によれば、表面実装部品１１が搭載されたセラミック多層基板１２と、セラミック多層基板１２の配線パターン１３とマザー基板２０の表面電極２１とを接続するための外部端子電極１４と、外部端子電極１４を端面で支持するように複合樹脂材料で形成された凸状の脚部１５と、この脚部１５内に設けられ且つ外部端子電極１４と配線パターン１３とを接続するビアホール導体１５Ｂと、を備えているため、図１（ｂ）に示すようにマザー基板２０が撓んだ時に、脚部１５がマザー基板２０に追随して撓むことができ、セラミック多層基板１２自体の撓みを防ぐことができる。これにより、複合セラミック基板１０自体がマザー基板２０から外れて断線したり、図１の（ｃ）に示すように表面実装部品１１がセラミック多層基板１２から外れて断線したり、表面実装部品１１自体が損傷したりすることがなく、信頼性を格段に高めることができる。
第２の実施形態
本実施形態の複合セラミック基板１０Ａは、例えば図４の（ａ）に示すように、第１の実施形態の複合セラミック基板１０とは逆にセラミック多層基板１２の下面にのみ表面実装部品１１Ｂが実装されている以外は第１の実施形態の複合セラミック基板１０と同様に構成されている。
本実施形態の複合セラミック基板１０Ａを製造する場合には、第１の実施形態の場合と同様にセラミック多層基板１２を作製した後、セラミック多層基板１２の下面に表面実装部品１１Ｂを実装し、次いで、第１の実施形態と同一要領で脚部１５及び外部端子電極１４を作製し、これら両者１４、１５を表面実装部品１１の外側に位置させてセラミック多層基板１２に取り付けることによって複合セラミック基板１０Ａを製造することができる。
本実施形態では、表面実装部品１１Ｂを脚部１５と同様にセラミック多層基板１２の下面に実装する関係上、脚部１５は最も突出寸法（厚み）の大きい表面実装部品１１Ｂよりも下方に突出するように形成されている。
従って、本実施形態によれば、セラミック多層基板１２の脚部１５間の空間を有効に利用して表面実装部品１１Ｂを実装してあるため、第１の実施形態と同様の作用効果を期することができる他、複合セラミック基板１０Ａの更なる小型化、低背化を実現することができる。また、マザー基板２０が撓んでも、脚部１５がマザー基板２０に追随して撓むことができ、セラミック多層基板１２自体の撓みを防ぎ、図４の（ｂ）に示すように表面実装部品１１Ｂがセラミック多層基板１２から外れて断線したり、表面実装部品１１自体が損傷したりすることがなく、信頼性を格段に高めることができる。
第３の実施形態
本実施形態の複合セラミック基板１０Ｂは、例えば図５に示すように、第２の実施形態におけるセラミック多層基板１２の下面の他、上面にも表面実装部品１１が実装されている以外は第２の実施形態の複合セラミック基板１０Ａと同様に構成されている。
本実施形態の複合セラミック基板１０Ｂを製造する場合には、第２の実施形態の場合と同様にセラミック多層基板１２の下面に表面実装部品１１Ｂを実装した後、第１、第２の実施形態と同一要領で脚部１５及び外部端子電極１４を作製し、これら両者１４、１５を表面実装部品１１Ｂの外側に位置させてセラミック多層基板１２に取り付け、然る後、第１の実施形態と同一要領でセラミック多層基板１２の上面に表面実装部品１１を実装することによって複合セラミック基板１０Ｂを製造することができる。この際、セラミック多層基板１２の上面と下面の表面実装部品１１、１１Ｂは、それぞれ要求される機能に応じて適宜選択して実装することができる。
従って、本実施形態によれば、セラミック多層基板１２の上面に表面実装部品１１を実装すると共にセラミック多層基板１２の脚部１５間の空間を有効に利用して表面実装部品１１Ｂを実装してあるため、第１、第２の実施形態と同様の作用効果を期することができる他、更なる高密度実装による高機能化を実現することができる。
第４の実施形態
本実施形態の複合セラミック基板１０Ｃは、例えば図６の（ａ）、（ｂ）に示すように、第２の実施形態におけるセラミック多層基板１２の下面に実装された表面実装部品１１Ｂを複合樹脂層１８で被覆した以外は第２の実施形態の複合セラミック基板１０Ａと同様に構成されている。
本実施形態の複合セラミック基板１０Ｃを製造する場合には、第２の実施形態の場合と同様にセラミック多層基板１２の下面に表面実装部品１１Ｂを実装した後、複合樹脂層１８、脚部１５及び外部端子電極１４を取り付ける。これら三者１４、１５、１８を取り付けるには、例えば以下の２つの方法によって取り付けることができる。
第１の方法は、複合樹脂層１８をラミネートした後、脚部１５をラミネートする方法である。即ち、第１の実施形態と同様にビアホール導体１５Ｂを有する樹脂シートを作製する。樹脂シートは表面実装部品１１Ｂを埋設するに足る厚さになるように複数枚形成する。そして、複数枚の樹脂シートを重ねた後、この積層樹脂シートとセラミック多層基板１２とを位置決めし、積層樹脂シートをセラミック多層基板１２にラミネートして表面実装部品１１Ｂを埋設することによって複合樹脂層１８を形成する。次いで、第１の実施形態と同様に作製した、外部端子電極１４及び脚部１５をセラミック多層基板１２に対して位置決めし、第１の実施形態と同一要領で外部端子電極１４及び脚部１５をセラミック多層基板１２の複合樹脂層１８にラミネートし、等方圧プレス工法によって脚部１５を複合樹脂層１８の周縁部に圧着し、複合樹脂層１８及び脚部１５の樹脂部１５Ａを本硬化させて複合セラミック基板１０Ｃを作製する。
第２の方法は、複合樹脂層１８と脚部１５とを同時に成形する方法である。即ち、セラミック多層基板１２に対して、外部端子電極１４となる銅箔と、積層樹脂シートとを位置決めした後、これら両者をセラミック多層基板１２の下面にラミネートして表面実装部品１１Ｂを積層樹脂シートによって埋設して樹脂層を形成する。次いで、凸形状を有する金型を用いて樹脂層を下面からプレス加工して凹部に複合樹脂層１８を形成すると共に凸部に脚部１５を成形する。次いで、複合樹脂層１８及び脚部１５の樹脂部１５Ａを本硬化させて複合セラミック基板１０Ｃを作製する。
本実施形態では、脚部１５及び複合樹脂層１８を形成する際、それぞれを構成する複合樹脂材料が流動性の良い状態になっているため、図６の（ｂ）において○で囲んだ（ｃ）の部分、つまり複合樹脂層１８と脚部１５の境界線部分では複合樹脂材料が硬化する際に滑らかな丸みが形成される。また、図６の（ｂ）において○で囲んだ（ｄ）の部分、つまり脚部１５の角や、その他の角にも複合樹脂材料が硬化する際に滑らかな丸みが形成される。
本実施形態における脚部１５は、例えば図７の（ａ）、（ｂ）に示すように形態として複合樹脂層１８の周縁部に形成されている。図７の（ａ）に示す脚部１５は、複合樹脂層１８の周縁部全周に沿って所定間隔を空けて複数形成され、それぞれの下面で外部端子電極１４を支持している。また、同図の（ｂ）に示す脚部１５は、複合樹脂層１８の左右の二辺に全長に渡って細長形状にそれぞれ形成された第１の部分と、残りの二辺に沿って第１の部分の両端部とは隙間を開けてそれぞれ形成された第２の部分とを有し、第１、第２の部分で所定間隔を空けて複数の外部端子電極１４を支持している。
従って、本実施形態によれば、セラミック多層基板１２の下面に実装された表面実装部品１１Ｂを複合樹脂層１８で保護すると共に複合樹脂層１８の周縁部に脚部１５を突出させて設けたため、表面実装部品１１Ｂのセラミック多層基板１２からの離脱をより確実に防止することができると共に、単に複合樹脂層を介してマザー基板に複合セラミック基板を実装する場合と比較してマザー基板の撓みによる影響を脚部１５によって緩和し、表面実装部品１１Ｂの断線をより確実に防止し信頼性を高めることができる。
また、本実施形態によれば、複合樹脂層１８と脚部１５の境界線（図６の（ｃ）参照）に滑らかな丸みがあるため、境界線への応力集中を防止し、クラックなどの発生を防止することができ、延いては信頼性が向上する。また、脚部１５の角（同図の（ｄ）参照）や、その他の角にも滑らかな丸みがあるため、チッピング等が発生し難く、信頼性を向上させることができる。
また、本実施形態によれば、複合樹脂層１８の周縁部に脚部１５が形成されているため、複合樹脂層１８に埋設された表面実装部品１１Ｂが部分的に露出している場合であっても、マザー基板への実装時やハンドリングの際に、露出した部品が外部と接触し難く、表面実装部品１１Ｂの破損を防止でき、信頼性を高めることができる。
第５の実施形態
本実施形態では、図８の（ａ）、（ｂ）に示すように脚部１５の形態を異にする以外は第４の実施形態と同様に構成されているため、第４の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。本実施形態では、図８の（ａ）に示す脚部１５は、複合樹脂層１８の外周縁部が全周に渡って一体的に矩形枠状に突出して形成され、その下面全周に渡って所定間隔を空けて配置された複数の外部端子電極１４を支持している。従って、矩形枠状の脚部１５の内側には矩形状の凹陥部が複合樹脂層１８の下面として形成されている。この矩形状の凹陥部は、例えば同図の（ｂ）に示すように円形状の凹陥部として形成することもできる。これらの脚部１５は、第４の実施形態と同様の手法で形成することができる。本実施形態においても第４の実施形態と同様に作用効果を期することができる。
また、図８の（ａ）に示す矩形枠状の脚部１５は、図１、図３、図４の（ａ）、（ｂ）及び図５に示す複合セラミック基板の脚部としても適用することができる。この場合には、脚部１５の内側には複合樹脂層１８が形成されておらず、セラミック多層基板１２の下面や表面実装部品１１Ｂが露出している。
第６の実施形態
本実施形態では、図９の（ａ）、（ｂ）に示すように脚部１５の形態及び外部端子電極１４の配置形態をそれぞれ異にする以外は第５の実施形態と同様に構成されているため、第５の実施形態と同一または相当部分には同一符号を付して本実施形態の特徴部分についてのみ説明する。図９の（ａ）に示す脚部１５は、図８の（ａ）に示す脚部１５と実質的に同様に形成されている。この脚部１５は、コーナー部以外の部位で複数の外部端子電極１４を支持し、コーナー部には外部端子電極が配置されていない。このような構造を採用することによって、複合セラミック基板がマザーボード等の実装基板に搭載されている場合、複合セラミック基板の耐衝撃性を向上させることができる。
即ち、複合セラミック基板が実装された実装基板が落下等による衝撃を受けると、その衝撃で実装基板に複雑な撓みが発生し、撓みによる応力が外部端子電極１４を介して脚部１５に伝達される。脚部１５では各外部端子電極１４から伝達された応力が脚部１５を介してそのコーナー部（互いに直交する方向に配列された外部端子電極１４の中心を通る直線が交差する点）に集中し易い。ところが、本実施形態ではコーナー部に外部端子電極１４が配置されていないため、コーナー部で集中応力を受ける外部端子電極１４がなく、この部分での外部端子電極１４の断線がなく、耐衝撃性を向上させることができる。また、この集中応力は、主として脚部１５における外部端子電極１４の配置された平面のコーナー部に作用するため、同図の（ｂ）に示すようにコーナー部の高さ位置を外部端子電極１４が配列された脚部１５の下端面よりも複合樹脂層１８側へ後退させて、脚部１５の下端面よりも低位にすることによって、コーナー部に対する応力集中をなくし、耐衝撃性を更に高めることができる。
また、矩形枠状の脚部１５のコーナー部に外部端子電極１４を配置せず、あるいはこのコーナー部を低くしても、実装基板に搭載されている以上、外部端子電極１４には衝撃力が作用する。そこで、図１０に示すように、外部端子電極１４を脚部１５の下面から外側面まで延設し、外部端子電極１４の下面のみを接合するのではなく、外部端子電極１４の側面に半田等のフィレットを形成することによって更に実装基板との接合強度を強くし、耐衝撃性を高めることができる。
第７の実施形態
本実施形態の複合セラミック基板１０Ｄは、例えば図１１に示すように、第３の実施形態のセラミック多層基板１２の下面に実装された表面実装部品１１Ｂを第４の実施形態と同様の複合樹脂層１８を形成すると共に、この複合樹脂層１８にスリット１８Ａを設けて構成されている。スリット１８Ａは、複数の表面実装部品１１Ｂを一個一個に区画するように底部に丸みを持って形成されている。スリット１８Ａは、例えば第４の実施形態において複合樹脂層１８及び脚部１５をプレス成形する際に、等方圧プレスすることによって形成することができる。これによってスリット１８Ａの形態を表面実装部品１１Ｂの凹凸にある程度倣わすことができる。
従って、本実施形態によれば、複数の表面実装部品１１Ｂそれぞれに追従する形状にスリット１８Ａを形成することによって、表面実装部品１１Ｂの外側に一定以上の厚みの複合樹脂層１８が存在することとなり、結果として、表面実装部品１１Ｂの複合樹脂層１８からの露出を防止することができ、表面実装部品１１Ｂをより確実に保護することができる。
第８の実施形態
本実施形態の複合セラミック基板１０Ｅは、例えば図１２に示すように、複合樹脂層１９が中央部から複数の外部端子電極１４に向けて漸次厚くなり、周縁部に複数の脚部１５が形成されている。即ち、セラミック多層基板１２の下面に設けられる表面電極１３Ａの厚みを、セラミック多層基板１２の内部に設けられる面内導体の厚みよりも厚くすることができる。複合樹脂層１９の中央部に向けてなだらかに湾曲した凹部が形成されている。換言すれば、本実施形態では複合樹脂層１９内に表面実装部品を内蔵していないが、内蔵させても良い。尚、図１２ではセラミック多層基板１２の配線パターンが省略されている。
従って、本実施形態によれば、第１の実施形態と同様に作用効果を奏することができる。即ち、複合樹脂層１９の周縁部から中央部に向けて漸次窪み、平面でないため、マザー基板が撓み、マザー基板が複合セラミック基板１０Ｅに接触した場合でも、接点が一点とならないため、力を分散させることができ、接触部分で発生するクラックを防止することができる。
第９の実施形態
本実施形態の複合セラミック基板１０Ｆは、例えば図１３に示すように、セラミック多層基板１２’がキャビティＣを有する以外は、第１の実施形態と同様に構成されている。キャビティＣを設ける場合には、例えばセラミック多層基板１２’を作製する際にキャビティＣ用の貫通孔を有するセラミックグリーンシートを必要枚数（同図では２枚）作製する。そして、貫通孔を有するセラミックグリーンシートにビアホール導体及び面内導体を形成し、他の貫通孔のないセラミックグリーンシートに積層して生のセラミック積層体を作製する。この生のセラミック積層体を焼成することによってキャビティ付きのセラミック多層基板１２’を作製することができる。後は、第１の実施形態と同様の手順で脚部１５を取り付ける。本実施形態によれば、キャビティＣ内に表面実装部品１１Ｂを実装することによって複合セラミック基板を更に低背化することができる。
第１０の実施形態
本実施形態の複合セラミック基板１０Ｇは、例えば図１４に示すように、セラミック多層基板１２’がキャビティＣを有する以外は、図１１に示す第７の実施形態に準じて構成されている。キャビティＣは第９の実施形態と同様に形成することができる。本実施形態では図１１に示すスリット１８Ａが複合樹脂層１８の下面に形成されていないが、本実施形態においても図１１に示すスリット１８Ａを設けても良い。本実施形態によれば、キャビティＣ内に表面実装部品１１Ｂを実装することによって、図１１に示す複合セラミック基板１１Ｄと比較して複合セラミック基板１１Ｇを更に低背化することができる。この場合、図１４に示すように、キャビティＣ内に配置される表面実装部品１１Ｂの高さは、キャビティＣの深さよりも高くても良い。即ち、表面実装部品１１Ｂが完全に納まるように、難易度の高い、深さの大きなキャビティを形成しなくても、低背化を達成することができる。
第１１の実施形態
本実施形態の複合セラミック基板１０Ｈは、例えば図１５に示すように、セラミック多層基板１２”が二段構造のキャビティＣ’を有し、キャビティＣ’の底面に半導体素子等の能動部品からなる表面実装部品１１Ｃが搭載されている。二段構造のキャビティＣ’は、大きさが異なる二種類の貫通孔を中央部に有するセラミックグリーンシートを所定枚数ずつ準備し、それぞれを所定枚数ずつ積層し、これを貫通孔のないセラミックグリーンシートに積層し、焼成することによって、二段構造のキャビティＣ’を有するセラミック多層基板１２”を作製することができる。表面実装部品１１Ｃは、同図に示すように、その端子電極が内側の段部平面に形成された表面電極１３Ａとボンディングワイヤー１１Ｄを介して接続されている。キャビティＣ’には複合樹脂層１８が形成され、この複合樹脂層１８によって表面実装部品１１Ｃを封止している。また、複合樹脂層１８の下面の周縁部には脚部１５が形成され、その内側には表面電極１８Ｂが所定のパターンで形成されている。脚部１５は、必要に応じて上記各実施形態において説明した各種の形態が用いられる。そして、複合樹脂層１８の下面には表面実装部品１１Ｂが実装され、この表面実装部品１１Ｂは表面電極１８Ｂを介してセラミック多層基板１２の配線パターン１３に接続されている。
従って、本実施形態によれば、キャビティＣ’の底面に表面実装部品１１Ｃを実装し、表面実装部品１１Ｃを封止する複合樹脂層１８の下面にも他の表面実装部品１１Ｂを実装したため、更に表面実装部品を高密度実装することができ、更なる高機能化を実現することができる。
尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。
本発明は、半導体素子等の能動部品やコンデンサ等の受動部品等の表面実装部品が搭載された複合セラミック基板に好適に利用することができる。

Claims (10)

  1. 表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、この脚部内に設けられ且つ上記外部端子電極と上記配線パターンとを接続するビアホール導体と、を備え、
    上記表面実装部品は、上記セラミック基板の第１の主面及び／または第２の主面に搭載されており、
    上記凸状の脚部は、上記セラミック基板の第２の主面の周縁部に形成されており、
    上記外部端子電極は、一つの上記凸状の脚部の端面で複数支持されていると共に上記セラミック基板の第２の主面のコーナー部には配置されていない
    ことを特徴とする複合セラミック基板。
  2. 上記コーナー部は、上記外部端子電極が設けられている高さよりも低くなっていることを特徴とする請求項１に記載の複合セラミック基板。
  3. 上記第２の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とする請求項１または請求項２に記載の複合セラミック基板。
  4. 上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とする請求項３に記載の複合セラミック基板。
  5. 上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とする請求項４に記載の複合セラミック基板。
  6. 上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とする請求項４または請求項５に記載の複合セラミック基板。
  7. 上記凸状の脚部の角には丸みが形成されていることを特徴とする請求項１〜請求項６のいずれか１項に記載の複合セラミック基板。
  8. 上記ビアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とする請求項１〜請求項７のいずれか１項に記載の複合セラミック基板。
  9. 上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とする請求項１〜請求項８のいずれか１項に記載の複合セラミック基板。
  10. 上記表面実装部品は、アレイ状の外部端子電極を有することを特徴とする請求項１〜請求項９のいずれか１項に記載の複合セラミック基板。
JP2006535055A 2004-09-08 2005-07-05 複合セラミック基板 Active JP4111239B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004261692 2004-09-08
JP2004261692 2004-09-08
PCT/JP2005/012403 WO2006027888A1 (ja) 2004-09-08 2005-07-05 複合セラミック基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005298224A Division JP4158798B2 (ja) 2005-10-12 2005-10-12 複合セラミック基板

Publications (2)

Publication Number Publication Date
JPWO2006027888A1 JPWO2006027888A1 (ja) 2008-05-08
JP4111239B2 true JP4111239B2 (ja) 2008-07-02

Family

ID=36036182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006535055A Active JP4111239B2 (ja) 2004-09-08 2005-07-05 複合セラミック基板

Country Status (8)

Country Link
US (1) US7820916B2 (ja)
EP (1) EP1708258B1 (ja)
JP (1) JP4111239B2 (ja)
KR (2) KR100845497B1 (ja)
CN (1) CN1906758B (ja)
AT (1) ATE400987T1 (ja)
DE (1) DE602005008008D1 (ja)
WO (1) WO2006027888A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4795067B2 (ja) * 2006-03-28 2011-10-19 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品付基板の製造方法
WO2007110985A1 (ja) * 2006-03-29 2007-10-04 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
WO2007116544A1 (ja) * 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JP4957163B2 (ja) * 2006-10-10 2012-06-20 株式会社村田製作所 複合部品
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
CN102422729B (zh) 2009-05-12 2014-08-06 株式会社村田制作所 电路基板及其制造方法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
GB2499850B (en) * 2012-03-02 2014-07-09 Novalia Ltd Circuit board assembly
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
CN105960833A (zh) * 2014-12-26 2016-09-21 英特尔公司 为紧凑及改善的组装生产能力而采用有机支撑的组件架构
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
CN111788674B (zh) * 2018-03-20 2024-03-15 株式会社村田制作所 高频模块
US10194526B1 (en) * 2018-08-27 2019-01-29 Tactotek Oy Electrical node, method for manufacturing an electrical node, electrical node strip or sheet, and multilayer structure comprising the node
JP2021197402A (ja) * 2020-06-10 2021-12-27 株式会社村田製作所 高周波モジュールおよび通信装置
KR102210868B1 (ko) * 2020-10-27 2021-02-02 (주)샘씨엔에스 포토 공정을 이용한 세라믹 기판의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JPH0983090A (ja) 1995-09-19 1997-03-28 Murata Mfg Co Ltd 電子部品
JPH09186042A (ja) 1996-01-08 1997-07-15 Murata Mfg Co Ltd 積層電子部品
TW335544B (en) * 1996-03-18 1998-07-01 Olin Corp Improved solder joint reliability
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JPH10261874A (ja) 1997-03-19 1998-09-29 Murata Mfg Co Ltd 多層回路基板
JP2000101348A (ja) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2004254037A (ja) * 2003-02-19 2004-09-09 Kyocera Corp 撮像装置

Also Published As

Publication number Publication date
EP1708258A1 (en) 2006-10-04
KR101019066B1 (ko) 2011-03-07
DE602005008008D1 (de) 2008-08-21
US7820916B2 (en) 2010-10-26
WO2006027888A1 (ja) 2006-03-16
KR20080040057A (ko) 2008-05-07
CN1906758B (zh) 2010-05-05
KR100845497B1 (ko) 2008-07-10
EP1708258B1 (en) 2008-07-09
EP1708258A4 (en) 2007-05-09
CN1906758A (zh) 2007-01-31
KR20060110331A (ko) 2006-10-24
ATE400987T1 (de) 2008-07-15
US20080283279A1 (en) 2008-11-20
JPWO2006027888A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4111239B2 (ja) 複合セラミック基板
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
WO2014125973A1 (ja) 部品内蔵樹脂多層基板および樹脂多層基板
JP4158798B2 (ja) 複合セラミック基板
JP4725817B2 (ja) 複合基板の製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2012064600A (ja) 多層基板およびその製造方法
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP2006128229A (ja) 複合多層基板
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2004014616A (ja) セラミック回路基板用外部接続端子
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005159129A (ja) 半導体装置
JPH1145907A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Ref document number: 4111239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6