JP2006173389A - 表面実装部品を搭載した回路基板の製造方法 - Google Patents

表面実装部品を搭載した回路基板の製造方法 Download PDF

Info

Publication number
JP2006173389A
JP2006173389A JP2004364599A JP2004364599A JP2006173389A JP 2006173389 A JP2006173389 A JP 2006173389A JP 2004364599 A JP2004364599 A JP 2004364599A JP 2004364599 A JP2004364599 A JP 2004364599A JP 2006173389 A JP2006173389 A JP 2006173389A
Authority
JP
Japan
Prior art keywords
circuit board
resin sheet
resin
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004364599A
Other languages
English (en)
Inventor
Nobuaki Ogawa
伸明 小川
Yoshihiko Nishizawa
吉彦 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004364599A priority Critical patent/JP2006173389A/ja
Publication of JP2006173389A publication Critical patent/JP2006173389A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】表面実装部品を搭載した回路基板の生産効率を高め、しかもスルーホール（貫通孔）を有する回路基板への表面実装部品の実装品質を高めることができる回路基板の製造方法を提供する。
【解決手段】回路基板の製造方法は、表面実装部品１１が搭載された回路基板１２が分割線Ｌに沿って分割可能に複数形成され、分割線Ｌ上に内壁面に側面電極１２Ｆを有する貫通孔Ｈを有する第１の親基板を作製する工程と、貫通孔Ｈよりも大きな面積の表面電極を下面に有するプリプレグ状態の樹脂シート１を作製する工程と、表面電極で貫通孔Ｈを覆うように樹脂シートを第１の親基板に接合する工程と、第１の親基板を分割線Ｌに沿って分割する工程と、を備えている。
【選択図】図１

Description

本発明は、表面実装部品を搭載した回路基板の製造方法に関し、更に詳しくは、生産効率及び表面実装部品の実装品質に優れた、スルーホール等の貫通孔を有する回路基板の製造方法に関する。
従来のこの種の技術として、例えば特許文献１及び特許文献２に記載の技術が知られている。特許文献１にはチップ部品およびその製造方法について記載され、特許文献２には電子装置の製造方法及び電子装置について記載されている。
特許文献１に記載のチップ部品の製造方法は、配線基板の導通穴（スルーホールに相当する）の一方の穴端面を絶縁性の膜状体で塞ぐ非貫通穴を有する配線基板に電子部品を実装する工程、非貫通穴を有する配線基板に電子部品素子、または電子部品をワイヤ・ボンディング法で実装接続する工程、必要な場合には、被覆材料で電子部品素子、または電子部品を被覆する工程を備えている。このように配線基板に導通穴の一方の穴端面部を絶縁性の膜状体の物質で塞いだブラインドスルーホール穴構造となる非貫通穴を形成することにより、電子部品等を実装搭載する工程、および絶縁材料やモールド樹脂等の被覆材料で実装部品を被覆する工程とでフラックス、半田、半田ペースト、接着剤、被覆材料（液状の塗料）、表面処理剤などが配線基板の反対面側へ流出することがない。
また、特許文献２に記載の電子装置の製造方法では、集合基板に、電子部品、スルーホールの開口を塞ぐ金属板をそれぞれ実装し、リフローした後、絶縁性弾性部材からなる中間層で集合基板上の電子部品、金属板を覆い、固化した樹脂部によって中間層を覆うようにしている。つまり、スルーホールの開口を塞ぐ場合には、電子部品を実装する場合と同様に、金属板をスルーホールの開口に半田付けして実装している。そして、電子部品を実装し、電子部品を樹脂層で被覆した後、集合基板を個々の電子装置に分離している。
特開平１１−２５１４８７号公報 特開２００１−１６８４９３号公報
しかしながら、特許文献１に記載の技術では、表面実装部品を実装する前に、フォトリソグラフィ技術を用いて、例えば図６に模式的に示すように配線基板１の貫通穴１Ａの部分に膜状体２を形成して貫通穴１Ａを塞ぐため、例えば半田印刷工法によって表面実装部品を実装する場合に種々の問題が生じる。半田印刷では図７に示すように印刷マスクを配線基板１に接触させて半田４を必要箇所に印刷する。この際、配線基板１に印刷される半田量は、印刷マスク５の膜厚によって決まる。ところが、印刷マスク５を配線基板１に接触させると、図７に示すように印刷マスク５が膜状体２の部分で浮き上がって配線基板１から離れて隙間が生じ、膜状体２に近いほど隙間が大きくなって半田量が増え、膜状体２の近傍では半田量を適正に制御することができない。このような半田量にバラツキが一つの表面実装部品内の異なる電極で生じると、リフロー工程でチップ立ち不良（片方のランド上にチップが立ち上がる）等の不具合を惹き起こすことがある。また、膜状体２の厚みによっては図７に示すように半田量の多い部分では隣合う半田同士が接触し、短絡不良を生じることがある。これに対処するために膜状体２を薄くすることも考えられるが、この場合には半田印刷後の工程で外力を受けて膜状体２が破れる虞がある。また、他の問題として、フォトリソグラフィ技術で膜状体２を形成すると、膜状体２以外の部分が汚染されて半田が付き難くなるため、例えばプラズマクリーニング等の洗浄方法で汚染物質を除去しなくてはならず、洗浄処理等のコストが嵩み、製造コストが高くなる。尚、図６において、３はモールド樹脂である。
また、特許文献２に記載の技術では、貫通孔を塞ぐために金属板を実装しているが、金属板を実装する場合には、金属板の形成、実装供給用マスク詰め若しくは供給リールへの梱包、実装と多くの工程が必要であり、製造コストの増大を引き起こす原因となる。また、薄い金属板を使用することから、実装するまでの工程で変形などが起こりやすく、生産効率が悪くなる。更には、金属板自体を電極としても使用するため、金属板を半田にて実装する必要があり、この金属板を固着するための半田が貫通孔内へ流れ出し、金属板の固着不良を発生する虞がある。この場合、金属板の使用目的である樹脂の流れ出しを防止することが完全には達成されず、品質不良をもたらす虞がある。
本発明は、上記課題を解決するためになされたもので、表面実装部品を搭載した回路基板の生産効率を高め、しかもスルーホール（貫通孔）を有する回路基板への表面実装部品の実装品質を高めることができる表面実装部品を搭載した回路基板の製造方法を提供することを目的としている。
本発明の請求項１に記載の表面実装部品を搭載した回路基板の製造方法は、分割線に沿って複数の回路基板に分割可能に形成され且つこれらの回路基板の主面上に表面実装部品がそれぞれ搭載されており、上記分割線上に、内壁面に側面電極を有する貫通孔または凹部の開口部を設けてなる集合基板を作製する工程と、上記開口部よりも大きな面積を有する封止部材を第１主面に有するプリプレグ状態にある樹脂シートを作製する工程と、上記樹脂シートの封止部材が上記開口部を覆うように上記樹脂シートを上記集合基板に接合すると共に、上記表面実装部品の少なくとも一部を上記樹脂シート中に埋設する工程と、上記集合基板を上記分割線に沿って分割し、複数の回路基板を取り出す工程と、を含むことを特徴とするものである。
また、本発明の請求項２に記載の表面実装部品を搭載した回路基板の製造方法は、請求項１に記載の発明において、上記封止部材を金属部材とすることを特徴とするものである。
また、本発明の請求項３に記載の表面実装部品を搭載した回路基板の製造方法は、請求項２に記載の発明において、上記樹脂シートは、その第１主面に対向する第２主面にシールド用金属膜を有しており、且つ、上記第１主面と上記第２主面とを接続するビア導体を有しており、上記樹脂シートを上記集合基板にラミネートすることによって、上記金属部材及び上記ビア導体を介して、上記回路基板の上記側面電極と上記シールド用金属膜とを接続することを特徴とするものである。
また、本発明の請求項４に記載の表面実装部品を搭載した回路基板の製造方法は、請求項１〜請求項３のいずれか１項に記載の発明において、上記回路基板は、複数の低温焼結セラミック層を積層してなるセラミック多層回路基板であることを特徴とするものである。
本発明の請求項１〜請求項４に記載の発明によれば、表面実装部品を搭載した回路基板の生産効率を高め、しかもスルーホール（貫通孔）を有する回路基板への表面実装部品の実装品質を高めることができる表面実装部品を搭載した回路基板の製造方法を提供することができる。
以下、図１〜図５に示す実施形態に基づいて本発明を説明する。尚、図１の（ａ）、（ｂ）はそれぞれ本発明の表面実装部品を搭載した回路基板の製造方法の一実施形態によって製造された回路基板の一例を示す図で、（ａ）はその断面図、（ｂ）はその要部を示す斜視図、図２の（ａ）〜（ｄ）はそれぞれ図１に示す表面実装部品を搭載した回路基板の製造工程の要部を示す工程図、図３の（ａ）、（ｂ）はそれぞれ図１に示す表面実装部品を搭載した回路基板に用いられる樹脂シートの製造工程の要部を示す工程図、図４の（ａ）〜（ｄ）はそれぞれ図１に示す表面実装部品を搭載した回路基板の組立工程の要部を示す工程図、図５は本発明の表面実装部品を搭載した回路基板の製造方法で製造された他の例を示す断面図である。
第１の実施形態
まず、本発明の製造方法の一実施形態によって製造された表面実装部品を搭載した回路基板（以下、「複合回路基板」と称す。）の一例について説明する。本実施形態において製造される複合回路基板１０は、例えば図１の（ａ）に示すように、主面（以下、「上面」と称す。）に少なくとも一つ（本実施形態では複数）の表面実装部品１１が搭載された回路基板１２と、この回路基板１２の上面に第１主面（図１では下面）で接合された樹脂部１３と、この樹脂部１３の第２主面（図１で上面）を被覆するシールド用金属膜１４と、を備え、回路基板１２の下面にＬＧＡタイプの端子電極が形成され、プリント回路基板等のマザーボード（図示せず）に実装できるように構成されている。
回路基板１２は、例えば図１に示すように、複数のセラミック層１２Ａが積層されてなるセラミック積層体と、このセラミック積層体に所定のパターンで形成された回路パターン１２Ｂと、を備えたセラミック多層回路基板として形成されている。そこで、以下では回路基板１２はセラミック多層回路基板１２として説明する。回路パターン１２Ｂは、同図に示すように、上下のセラミック層１２Ａ、１２Ａの界面に所定のパターンで形成された面内導体１２Ｃと、セラミック多層回路基板１２の上下両面に所定のパターンで形成された端子電極１２Ｄと、これらの面内導体１２Ｃ及び端子電極１２Ｄを互いに電気的に接続するように各セラミック層１２Ａをそれぞれ所定のパターンで貫通して形成されたビア導体１２Ｅとを備えている。セラミック多層回路基板１２の上面には上述のように複数の表面実装部品１１が搭載され、これらの表面実装部品１１はそれぞれ端子電極１２Ｄに電気的に接続されている。
表面実装部品１１としては、図１に示すように、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子１１Ａやコンデンサ、インダクタ、抵抗等の受動素子１１Ｂがあり、これらの表面実装部品１１は、それぞれ半田や導電性樹脂を介して、あるいはＡｕ、Ａｌ、Ｃｕ等のボンディングワイヤを介してセラミック多層回路基板１２に搭載されている。
樹脂部１３は、図１に示すように、樹脂層１３Ａと、この樹脂層１３Ａに所定のパターンで形成された回路パターン１３Ｂと、を備えている。回路パターン１３Ｂは、樹脂層１３Ａの下面に所定のパターンで形成された表面電極１３Ｃと、この表面電極１３Ｃと上面を被覆するシールド用金属膜１４とを電気的に接続するように樹脂層１３Ａを所定のパターンで貫通して形成されたビア導体１３Ｄと、を備えている。樹脂層１３Ａは、セラミック多層回路基板１２の上面に実装された表面実装部品１１を封止している。つまり、複数の表面実装部品１１は、いずれも樹脂層１３Ａ内に埋設されている。
さて、図１の（ａ）、（ｂ）に示すように、セラミック多層回路基板１２の外周面には、その上面から下面に渡って切欠部１２Ｉが形成されており、この切欠部１２Ｉの内壁面には上端から下方に延びる側面電極１２Ｆが形成されている。また、樹脂層１３Ａのセラミック多層回路基板１２の切欠部１２Ｉ内に露出した下面にはその全面に樹脂部１３の表面電極１３Ｃの一部が露出している。そして、セラミック多層回路基板１２の側面電極１２Ｆと樹脂部１３の表面電極１３Ｃとが切欠部１２Ｉの内側に露出しており、側面電極１２Ｆと表面電極１３Ｃは電気的に接続されている。側面電極１２Ｆと表面電極１３Ｃには、好ましくは半田や導電性樹脂等の接合材（図示せず）を介するのが良い。尚、図１の（ｂ）は同図の（ａ）の上下を反転した状態を示す要部の斜視図である。
シールド用金属膜１４は、図１に示すように、ビア導体１３Ｄ、表面電極１３Ｃ及び側面電極１２Ｆを介してセラミック多層回路基板１２の回路パターン１２Ｂに接続され、延いてはグランド電位に接地され、外部の電磁界を遮蔽する機能を有している。また、シールド用金属膜１４は、平坦面になっているため、回路基板１０をマザーボード等へ実装する際のマウンターによるピックアップ面としての機能も有している。グランド電極は、セラミック多層回路基板１２内にセラミック層１２Ａとの同時焼結によって形成することができる。
而して、セラミック多層回路基板１２のセラミック層１２Ａを形成するセラミック材料は特に制限されないが、セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。また、低温焼結セラミック材料を用いることにより、セラミック焼結体を素体とするコンデンサやインダクタ等の受動素子をセラミック多層回路基板１２内も組み込むことができる。
セラミック多層回路基板１２の回路パターン１２Ｂは、導電性金属によって形成することができる。導電性金属としては、Ａｇ、Ａｇ−Ｐｔ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも一種を主成分とする金属を用いることができる。これらの導電性金属のうち、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金及びＣｕは、比抵抗が小さいため、特に回路パターンにおいてより好ましく用いることができる。また、セラミック層１２Ａの材料として低温焼結セラミック材料を用いる場合には、ＡｇまたはＣｕ等の低抵抗で１０５０℃以下の低融点をもつ金属を用いることができ、セラミック層１２Ａと回路パターン１２Ｂとを１０５０℃以下の低温で同時焼成することができる。従って、面内導体１２Ｃ、端子電極１２Ｄ、ビア導体１２Ｅ及び側面電極１２Ｆは、いずれも焼結金属として形成されている。
また、セラミック多層回路基板１２のセラミック層１２Ａとしては、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助材を加え、１１００℃以上で焼結されたものが用いられる。この場合、回路パターン１２Ｂとしては、モリブデン、白金、パラジウム、タングステン、ニッケル及びこれらの合金から選択される金属を使用する。また、セラミック層１２Ａとしては、樹脂材料を用いることもでき、その場合、後述する樹脂層１３Ａの材料と同様のものを使用することができる。
樹脂部１３の樹脂層１３Ａは、熱硬化性樹脂と無機フィラーとの混合樹脂組成物によって形成されたものが好ましい。熱硬化性樹脂としては、例えば耐熱性、耐湿性に優れたエポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができ、無機フィラーとしては例えばアルミナ、シリカ、チタニア等を用いることができる。このように無機フィラーを添加することによって、上述のように樹脂部１３の熱膨張率を適宜調整することができると共に放熱性を向上させることができ、更に、樹脂部１３の製造時に樹脂の流動性を適宜制御することができる。
樹脂部１３の表面電極１３Ｃ及びシールド用金属膜１４は銅箔等の金属箔によって形成することができ、また、ビア導体１３Ｄは導電性樹脂によって形成することができる。導電性樹脂は、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。また、ビア導体１３Ｅは、必要に応じて、例えば無電解メッキ銅及び電解メッキ銅によって形成することができる。
次いで、本発明の表面実装部品を搭載した回路基板の製造方法の一実施形態について、図２〜図４を参照しながら説明する。本実施形態では、複数の複合回路基板がマトリックス状に配列された集合基板（親基板）を作製し、親基板を所定の分割ラインに沿って複数の回路基板（子基板）に分割することによって複数の回路基板を作製する。親基板を作製する場合には、セラミック多層回路基板１２となる第１の親基板５２と、樹脂部１３となる第２の親基板５３とを個別に作製する。ここでは、第１、第２の親基板５２、５３の作製方法を個別に説明した後、第１、第２の親基板５２、５３から親基板５０を作製する方法について順次説明する。
１．第１の親基板の作製
まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によって親基板に相当する大きさで厚み１０〜２００μｍのシート状に成形することによって、図２の（ａ）に示すようにセラミックグリーンシート１５２Ａを所定枚数作製する。次いで、例えばレーザ光や金型を用いて３枚のセラミックグリーンシート１５２Ａそれぞれに直径０．１ｍｍ程度の第１のビアホールを所定のパターンで形成する。また、個々のセラミック多層回路基板１２の側面電極１２Ｆを形成するための第２のビアホールを第１のビアホールより大きな直径で形成する。第２のビアホールは、親基板を複数の子基板に分割する時の分割ラインに沿って配置されている。
その後、これらのセラミックグリーンシート１５２Ａの第１、第２のビアホールに導電性ペーストを充填して第１、第２のビア導体部１５２Ｅ、１５２Ｆを形成する。第２のビア導体部１５２Ｆは、後述するように側面電極を形成する導体部である。導電性ペーストとしては、例えばＡｇまたはＣｕを主成分とし、樹脂、有機溶剤を混練して調整されたものを用いる。その後、例えばスクリーン印刷法によって同一の導電性ペーストをセラミックグリーンシート１５２Ａ上に所定のパターンで印刷、乾燥して面内導体部１５２Ｃ及び端子電極部１５２Ｄを形成する。更に、同図の（ａ）に示すように、これと同一要領で他のセラミックグリーンシートにも面内導体部１５２Ｃ、端子電極部１５２Ｄ及び第１のビア導体部１５２Ｅを形成する。これら他のセラミックグリーンシート１５２Ａには側面電極用の第２のビア導体部は形成されていない。
次いで、例えば図２の（ａ）に示すように、複数のセラミックグリーンシート１５２Ａを所定の順序で配置し、積層した後、同図の（ｂ）に示すようにその積層方向（上下方向）から１０〜１５０ＭＰａの圧力で圧着し、これらのセラミックグリーンシート１５２Ａが一体化された積層体を得る。更に、レーザ光、金型等を用いて、この積層体の複数個所の第２のビア導体部１５２Ｆの中心部それぞれに貫通孔Ｈを形成する（図２の（ｃ）参照）。
次いで、未焼成の第１の親基板１５２を例えば１０５０℃以下の所定温度で焼成して、図２の（ｃ）に示すように貫通孔Ｈを有する第１の親基板５２を得る。同図に示す第１の親基板５２は、セラミック多層回路基板１２としてＡｇ系の導電ペーストを使用する場合には空気雰囲気下８５０℃前後で焼成し、Ｃｕ系の導電ペーストを使用する場合には窒素雰囲気下９５０℃前後で焼成する。必要に応じて、第１の親基板５２の上面及び下面に形成された端子電極５２Ｄ上に、例えばＮｉ／Ｓｎ又はＮｉ／Ａｕなどを湿式メッキなどの手法を用いて成膜する。
然る後、図２の（ｃ）に示す第１の親基板５２の上面の端子電極５２Ｄと表面実装部品１１の位置合わせを行った後、表面実装部品１１を、ワイヤボンディングや半田等公知の方法を用いて第１の親基板５２に実装すると、同図の（ｄ）に示した、表面実装部品１１が搭載された第１の親基板５２が得られる。貫通孔Ｈの略上半分の内壁面には側面電極１２Ｆとなる円筒状の導体５２Ｆが露呈している。尚、図２の（ｃ）、（ｄ）において、５２Ａはセラミック層である。
２．第２の親基板の作製
まず、樹脂部１３の表面電極１３Ｃ及び端子電極１３Ｄを形成する。図３の（ａ）に示すように、例えばＰＥＴフィルム等の支持体１００上に厚み１０〜４０μｍ程度の金属箔（例えば銅箔）を貼り付けた後、フォトレジストを塗布してレジスト層を銅箔上に形成し、所定のパターンで露光した後、現像して不要なレジスト層を除去する。次いで、エッチング処理を施して不要な銅箔部分を除去した後、レジスト膜を剥離して、図４の（ａ）に示すように支持体１００上に所定のパターンで表面電極５３Ｃを形成する。この表面電極５３Ｃは、後述するように第１の親基板５２に設けられた貫通孔Ｈの開口部よりも大きい面積を有し、貫通孔Ｈを封止する封止部材としても形成されている。同様にして同図の（ａ）に示すようにＰＥＴ等からなる支持体１００Ａ上に銅箔をシールド用金属膜１４として貼り付ける。
然る後、エポキシ樹脂等の熱硬化性樹脂とアルミナ、シリカ、チタニア等の無機フィラーを混合したプリプレグ状態（半硬化状態）の樹脂シート１５３Ａを作製する。樹脂シート１５３Ａにレーザ光、金型等を用いてビアホールを所定のパターンで空け、これらのビアホール内に導電性樹脂を充填してビア導体５３Ｄを形成する。樹脂シート１５３Ａのビア導体５３Ｄと支持体１００の表面電極５３Ｃとの位置合わせを行った後、樹脂シート１５３Ａの上下両面に支持体１００、１００Ａを積層する。そして、積層体を所定の圧力で圧着した後、上下の支持体１００、１００Ａを樹脂シート１５３Ａから剥離して、図３の（ｂ）に示す半硬化状態の第２の親基板１５３を得る。ここでは一枚の樹脂シート１５３Ａを作製する場合について説明したが、複数枚の樹脂シートを積層した樹脂積層体として形成しても良い。また、樹脂シート１５３Ａのビアホール内に半田を充填してビア導体５３Ｄを形成しても良い。ビアホール内に半田を充填する場合には、通常のリフロー工程により樹脂シート１５３Ａのビア導体５３Ｄと表面電極５３Ｃ及びシールド用金属膜１４との接続を行うことができる。即ち、後述のように第２の親基板１５３と第１の親基板５２とを接合した後、リフローしたり、第１の親基板５２の上面に表面実装部品１１を実装した後のリフロー工程でビア導体５３Ｄと表面電極５３Ｃ及びシールド用金属膜１４との溶融、接続を兼ねて行うことができる。
３．第１の親基板と第２の親基板との接合
図４の（ａ）に示すように、表面実装部品１１が搭載された第１の親基板５２の上方に、表面電極５３Ｃを下向きにして半硬化状態の第２の親基板１５３を配置し、第１の親基板５２の貫通孔Ｈと第２の親基板１５３の封止部材としての表面電極５３Ｃとの位置合わせを行った後、第１の親基板５２に対して半硬化状態の第２の親基板１５３を加熱圧着して表面電極５３Ｃで貫通孔Ｈを塞ぐと共に樹脂シート１５３Ａ内に表面実装部品１１を埋設する。この際、表面実装部品１１の排除効果で樹脂シート１５３Ａの樹脂が流動するが、第１の親基板５２の貫通孔Ｈは表面電極５３Ｃで塞がれているため、樹脂が第１の親基板５２の貫通孔Ｈ内に流れ出すことはない。この加熱圧着操作によって半硬化状態の樹脂シート１５３Ａが樹脂シート５３Ａとして硬化して、同図の（ｂ）に示すように第１の親基板５２と第２の親基板５３とが接合されて一体化した親基板５０を得ることができる。圧着操作は等方圧プレス工法で行うことが好ましく、等方圧プレスによって表面実装部品１１と第１の親基板５２との間隙に樹脂を十分に行き渡たせることができる。
次いで、図４の（ｃ）に示すように、親基板５０を分割ラインＬに沿ってダイシングなどの公知の手法を用い分割すると、同図の（ｄ）に示す子基板、つまり複数の複合回路基板１０に分割され、各複合回路基板１０の分割面（外周面）には親基板５０の貫通孔Ｈが半分に分割されて、側面電極１２Ｆが形成されている。
以上説明したように本実施形態によれば、分割線Ｌに沿って複数の回路基板１２に分割可能に形成され且つこれらの回路基板１２の上面上に表面実装部品１１がそれぞれ搭載されており、分割線Ｌ上に、内壁面に側面電極１２Ｆを有する貫通孔Ｈを設けてなる第１の親基板５２を集合基板として作製する工程と、貫通孔Ｈの開口部よりも大きな面積を有する表面電極５３Ｃを下面に有する半硬化状態の樹脂シート１５３Ａからなる第２の親基板１５３を作製する工程と、第２の親基板１５３の表面電極５３Ｃが貫通孔Ｈの開口部を覆うように樹脂シート１５３Ａを第１の親基板５２に接合すると共に、表面実装部品１１を樹脂シート１５３Ａ中に埋設して親基板５０を作製する工程と、親基板５０を分割線Ｌに沿って分割し、複数の回路基板１０を取り出す工程と、を含むため、貫通孔Ｈをセラミック多層回路基板１２毎に設けるのではなく第１の親基板５２に一括して設けることができ、側面電極１２Ｆを外周面に有する複合回路基板１０を複数個同時に作製することができ、複合回路基板１０の生産効率を高めることができる。
複合回路基１０を製造する際、貫通孔Ｈを塞ぐ封止部材として表面電極５３Ｃが第１の親基板５２側ではなく半硬化状態の樹脂シート１５３Ａ側に設けられているため、表面実装部品１１の実装前に第１の親基板５２が汚染されることがないため、第１の親基板５２の表面を洗浄する必要がなく、表面実装部品１１の実装性を良好にすることができる。しかも、封止部材を表面電極５３Ｃと同一の金属部材によって形成し、表面電極５３Ｃを兼ねさせることができるため、封止部材を表面電極５３Ｃと同一工程で設けることができ、複合回路基板１０の生産効率を更に高めることができる。更に、表面実装部品１１を第１の親基板５２に実装した後、半硬化状態の第２の親基板１５３を接合するため、半田印刷工法を用いても、貫通孔Ｈからの樹脂の流れ出しを防止する封止部材の影響を受けることなく、半田量を正確且つ確実に制御することができ、表面実装部品１１の実装品質を高めることができ、実装不良等の不具合を生じることがない。
また、本実施形態によれば、樹脂シート１５３Ａは、その下面に対向する上面にシールド用金属膜１４を有しており、且つ、下面と上面とを接続するビア導体１５３Ｄを有しており、樹脂シート１５３Ａを第２の親基板１５３として第１の親基板５２に接合することによって、表面電極５３Ｃ及びビア導体５３Ｄを介して、第１の親基板５２に形成された複数のセラミック多層回路基板１２とシールド用金属膜１４とを接続するため、表面実装部品１１を外部の電磁界を確実に遮蔽できる複合回路基板１０を一括して複数個製造することができる。
また、本実施形態によれば、セラミック多層回路基板１２は、複数の低温焼結セラミック材料からなるセラミック層１２Ａを積層して形成されているため、セラミック多層回路基板１２を１０５０℃以下の低温で焼成することができ、しかもＡｇ、Ｐｄ及びＣｕ等を主成分とする回路パターン１２Ｂを形成することができる。
第２の実施形態
本実施形態の複合回路基板１０Ａは、図５に示すように、表面実装部品１１、セラミック多層回路基板１２及び樹脂部１３を備えている点では第１の実施形態と同様に構成されている。しかし、本実施形態では、セラミック多層回路基板１２の下面に二段構造のキャビティＣが形成され、このキャビティＣ内に他の表面実装部品１５が搭載されている。また、側面電極１２Ｆがセラミック多層回路基板１２の下面側に信号の入出力ポートとして形成されている。また、樹脂部１３の上面にはシールド用金属膜が形成されていない。
他の表面実装部品１５はボンディングワイヤ１５ＡによってキャビティＣの内壁面の段部Ｃ１の水平面に露出する端子電極１２Ｄに接続されている。他の表面実装部品１５をキャビティＣ内に搭載する場合には、キャビティＣ内に他の表面実装部品１５をワイヤボンディングによって実装した後、この表面実装部品１５を樹脂によってボンディングワイヤ１５Ａごと封止する。
セラミック多層回路基板１２を作製する場合には、側面電極１２Ｆを形成する第１のビア導体部を有するセラミックグリーンシートに対してキャビティＣに相当する二種類の大きさの貫通孔を形成し、二種類の大きさの貫通孔を有するセラミックグリーンシートを、それぞれの深さに則した枚数だけ作製すること以外は、第１の実施形態と同一要領で第１の親基板を作製する。また、樹脂部１３を作製する場合には、樹脂シートの下面に所定のパターンで封止部材を兼ねる表面電極を形成し、この樹脂シートを第２の親基板として第１の親基板に接合した後、第１の実施形態と同様に親基板を分割線に沿って分割して本実施形態の複合回路基板１０Ａを作製する。本実施形態においても第１の実施形態と同様の作用効果を期することができる。
本発明は、上記各実施形態に何等制限されるものではない。例えば、本実施形態では回路基板１２を低温焼結セラミック材料によって形成した場合について説明したが、低温焼結セラミック材料以外にも高温焼結セラミック材料や樹脂材料を用いても良い。また、上記各実施形態では、側面電極１２Ｆを設ける時に第１の親基板５２に貫通孔Ｈに設けた場合について説明したが、貫通孔Ｈに代えて第１の親基板に凹部を設け、この凹部の開口部に側面電極を設けても良い。また、側面電極１２Ｆは、上記各実施形態のように貫通孔Ｈの途中までではなく貫通孔全長に渡って形成されていても良い。要は、本発明の趣旨に反しない限り、本発明の構成要素適宜設計変更したものであれば全て本発明に包含される。
本発明は、例えば種々の電子機器に用いられる表面実装部品を搭載した回路基板に対して広く利用することができる。
（ａ）、（ｂ）はそれぞれ本発明の表面実装部品を搭載した回路基板の製造方法の一実施形態によって製造された回路基板の一例を示す図で、（ａ）はその断面図、（ｂ）はその要部を示す斜視図である。 （ａ）〜（ｄ）はそれぞれ図１に示す表面実装部品を搭載した回路基板の製造工程の要部を示す工程図である。 （ａ）、（ｂ）はそれぞれ図１に示す表面実装部品を搭載した回路基板に用いられる樹脂シートの製造工程の要部を示す工程図である。 （ａ）〜（ｄ）はそれぞれ図１に示す表面実装部品を搭載した回路基板の組立工程の要部を示す工程図である。 本発明の表面実装部品を搭載した回路基板の製造方法で製造された他の例を示す断面図である。 従来の貫通穴を有する配線基板をモールド樹脂で被覆する工程を図である。 図６に示す配線基板に印刷マスクを用いて半田を印刷する状態を示す断面図である。
符号の説明
１０、１０Ａ ケース付き複合回路基板
１１ 表面実装部品
１２ セラミック多層回路基板（回路基板）
１２Ａ セラミック層
１２Ｂ 回路パターン
１２Ｆ 側面電極
１３ 樹脂部
１３Ｂ 回路パターン
１３Ｃ 表面電極
１３Ｄ 端子電極
１３Ｅ ビア導体
１４ シールド用金属膜
５２ 第１の親基板（集合基板）
５３ 第２の親基板（集合基板）
５３Ｃ 表面金属、封止部材
Ｈ 貫通孔

Claims (4)

  1. 分割線に沿って複数の回路基板に分割可能に形成され且つこれらの回路基板の主面上に表面実装部品がそれぞれ搭載されており、上記分割線上に、内壁面に側面電極を有する貫通孔または凹部の開口部を設けてなる集合基板を作製する工程と、
    上記開口部よりも大きな面積を有する封止部材を第１主面に有するプリプレグ状態にある樹脂シートを作製する工程と、
    上記樹脂シートの封止部材が上記開口部を覆うように上記樹脂シートを上記集合基板に接合すると共に、上記表面実装部品の少なくとも一部を上記樹脂シート中に埋設する工程と、
    上記集合基板を上記分割線に沿って分割し、複数の回路基板を取り出す工程と、
    を備えたことを特徴とする表面実装部品を搭載した回路基板の製造方法。
  2. 上記封止部材を金属部材とすることを特徴とする請求項１に記載の表面実装部品を搭載した回路基板の製造方法。
  3. 上記樹脂シートは、その第１主面に対向する第２主面にシールド用金属膜を有しており、且つ、上記第１主面と上記第２主面とを接続するビア導体を有しており、上記樹脂シートを上記集合基板に接合することによって、上記金属部材及び上記ビア導体を介して、上記回路基板の上記側面電極と上記シールド用金属膜とを接続することを特徴とする請求項２に記載の表面実装部品を搭載した回路基板の製造方法。
  4. 上記回路基板は、複数の低温焼結セラミック層を積層してなるセラミック多層回路基板であることを特徴とする請求項１〜請求項３のいずれか１項に記載の表面実装部品を搭載した回路基板の製造方法。
JP2004364599A 2004-12-16 2004-12-16 表面実装部品を搭載した回路基板の製造方法 Pending JP2006173389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004364599A JP2006173389A (ja) 2004-12-16 2004-12-16 表面実装部品を搭載した回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004364599A JP2006173389A (ja) 2004-12-16 2004-12-16 表面実装部品を搭載した回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006173389A true JP2006173389A (ja) 2006-06-29

Family

ID=36673796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004364599A Pending JP2006173389A (ja) 2004-12-16 2004-12-16 表面実装部品を搭載した回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006173389A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295624A (ja) * 2008-06-02 2009-12-17 Fujitsu Media Device Kk 電子部品及びその製造方法
WO2013015327A1 (ja) * 2011-07-25 2013-01-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2014192221A (ja) * 2013-03-26 2014-10-06 Kyocera Corp 電子部品およびその製造方法
WO2017150611A1 (ja) * 2016-03-02 2017-09-08 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
CN110132453A (zh) * 2019-05-28 2019-08-16 无锡莱顿电子有限公司 一种压力传感器键合方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295624A (ja) * 2008-06-02 2009-12-17 Fujitsu Media Device Kk 電子部品及びその製造方法
WO2013015327A1 (ja) * 2011-07-25 2013-01-31 京セラ株式会社 配線基板、電子装置および電子モジュール
CN103828038A (zh) * 2011-07-25 2014-05-28 京瓷株式会社 布线基板、电子装置及电子模块
US9788424B2 (en) 2011-07-25 2017-10-10 Kyocera Corporation Wiring substrate, electronic device, and electronic module
JP2014192221A (ja) * 2013-03-26 2014-10-06 Kyocera Corp 電子部品およびその製造方法
WO2017150611A1 (ja) * 2016-03-02 2017-09-08 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
JPWO2017150611A1 (ja) * 2016-03-02 2018-09-06 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
CN110132453A (zh) * 2019-05-28 2019-08-16 无锡莱顿电子有限公司 一种压力传感器键合方法
CN110132453B (zh) * 2019-05-28 2022-09-09 无锡莱顿电子有限公司 一种压力传感器键合方法

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4111239B2 (ja) 複合セラミック基板
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP2007201254A (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4158798B2 (ja) 複合セラミック基板
JP2006128229A (ja) 複合多層基板
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2004056115A (ja) 多層配線基板
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2007027255A (ja) 半導体実装基板及びその製造方法
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP6702410B2 (ja) モジュール
JP5067107B2 (ja) 回路基板および半導体装置