KR20160032524A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160032524A
KR20160032524A KR1020140122778A KR20140122778A KR20160032524A KR 20160032524 A KR20160032524 A KR 20160032524A KR 1020140122778 A KR1020140122778 A KR 1020140122778A KR 20140122778 A KR20140122778 A KR 20140122778A KR 20160032524 A KR20160032524 A KR 20160032524A
Authority
KR
South Korea
Prior art keywords
metal layer
conductive metal
forming
solder bump
conductive
Prior art date
Application number
KR1020140122778A
Other languages
English (en)
Inventor
김정윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140122778A priority Critical patent/KR20160032524A/ko
Priority to US14/794,559 priority patent/US20160081199A1/en
Publication of KR20160032524A publication Critical patent/KR20160032524A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 도체 패드가 일면으로 노출된 기판 상에 도전성 금속층을 형성하는 단계; 열처리하여 상기 도전성 금속층을 용융시키는 단계; 및 상기 용융된 도전성 금속층이 도체 패드 상으로 결집되어 솔더 범프를 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 칩의 표면 실장 기술에 있어서, 최근 전자 장치의 소형화, 박형화 추세에 대응하기 위하여 반도체 칩과 인쇄회로기판의 전기적 연결을 위해 솔더 범프(solder bump)가 사용되고 있다.
인쇄회로기판과 반도체 칩 간의 입출력(I/O)가 증가함에 따라 솔더 범프 피치(solder bump pitch)의 미세화가 요구되고 있다.
한국공개특허 제2012-0069987호
본 발명은 도체 패드와 솔더 범프 간의 높은 정합도(alignment)를 확보할 수 있으며, 미세 피치 구현이 가능한 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 도체 패드가 일면으로 노출된 기판 상에 도전성 금속층을 형성하는 단계; 열처리하여 상기 도전성 금속층을 용융시키는 단계; 및 상기 용융된 도전성 금속층이 도체 패드 상으로 결집되어 솔더 범프를 형성하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.
본 발명의 다른 실시형태는 도체 패드가 일면으로 노출된 기판; 상기 도체 패드 상에 형성된 솔더 범프;를 포함하며, 상기 솔더 범프는 상면이 곡면으로 이루어지고, 상기 솔더 범프 간의 간격은 100㎛ 이하인 인쇄회로기판을 제공한다.
본 발명에 따르면, 도체 패드와 솔더 범프 간의 높은 정합도(alignment)를 확보할 수 있으며, 미세 피치 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프를 형성하는 제조방법을 나타내는 공정도이다.
도 3 내지 도 9는 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프를 형성하는 공정을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 도체 패드(120)가 일면으로 노출된 기판(100) 및 상기 도체 패드(120) 상에 형성된 솔더 범프(150)를 포함한다.
상기 도체 패드(120)의 주위는 절연부(110)로 형성되며, 상기 도체 패드(120) 및 절연부(110)를 포함하는 기판(100)의 표면에는 상기 솔더 범프(150)를 노출시키도록 솔더 레지스트(130)가 배치될 수 있다.
본 발명의 일 실시형태에 따라 제조된 인쇄회로기판은 솔더 범프(150)의 상면이 곡면으로 이루어지고, 상기 솔더 범프(150) 간의 간격은 100㎛ 이하로 형성된다.
본 발명의 일 실시형태에 따르면, 도체 패드(120) 각각에 맞추어 솔더 범프를 형성하는 것이 아니라, 솔더 범프 형성 영역 전체에 도전성 금속층을 형성하고, 열처리를 통해 도전성 금속층을 용융시켜 금속의 친수성을 이용하여 자동 접합(auto alignment)시키는 방식을 통해 솔더 범프(150)를 형성하기 때문에 도체 패드(120)와 솔더 범프(150) 간의 높은 정합도를 확보할 수 있으며, 솔더 범프(150) 간의 간격을 100㎛ 이하로 미세 피치 구현이 가능하다.
본 발명의 일 실시형태에 따른 인쇄회로기판의 제조방법에 대한 구체적인 설명은 후술하도록 한다.
상기 도체 패드(120)는 회로패턴용 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu)를 사용할 수 있다.
상기 절연부(110)는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 솔더 범프(150)는 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 및 몰리브덴(Mo)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프를 형성하는 제조방법을 나타내는 공정도이다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프(150)는 도체 패드(120)가 일면으로 노출된 기판(100) 상에 도전성 금속층을 형성하는 단계, 열처리를 통해 상기 도전성 금속층을 용융시키는 단계, 상기 용융된 도전성 금속층이 도체 패드(120) 상으로 결집되어 솔더 범프(150)를 형성하는 단계를 통해 제조된다.
솔더 범프를 형성하는 다른 실시예에서는, 도체 패드(120) 각각에 맞추어 메탈 마스크 또는 도금 레지스트를 패터닝하고, 솔더 페이스트 또는 전해 도금으로 솔더 범프를 형성한다. 이 경우 고집적화 및 미세화된 패드에 맞추어 메탈 마스크 또는 도금 레지스트를 가공하기 어렵기 때문에, 도체 패드(120)와 형성되는 솔더 범프 간의 정합도(alignment)가 떨어진다.
이에 본 발명의 일 실시형태는 도체 패드(120) 각각에 맞추어 메탈 마스크 또는 도금 레지스트를 패터닝하여 솔더 범프를 형성하는 것이 아니라, 솔더 범프를 형성할 영역 전체(도체 패드(120) 및 절연부(110) 포함)에 도전성 금속층을 형성하고, 열처리를 통해 도전성 금속층을 용융시킨다. 용융된 도전성 금속층은 도체 패드(120)를 형성하는 금속의 친수성에 의해 도체 패드(120) 상으로 자동 접합(auto alignment)되어 솔더 범프(150)를 형성한다.
이와 같이 제조된 본 발명의 일 실시형태에 따른 솔더 범프(150)는 제조 공정 상 도체 패드(120) 각각에 맞추어 메탈 마스크 또는 도금 레지스트의 미세 가공이 필요하지 않으며, 도체 패드(120)와 솔더 범프(150) 간의 높은 정합도를 확보할 수 있으며, 솔더 범프(150) 간의 간격을 100㎛ 이하로 미세 피치 구현이 가능하다.
도 3 내지 도 9는 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프를 형성하는 공정을 순차적으로 나타내는 도면이다.
도 3 내지 도 9를 참고하여 본 발명의 일 실시형태에 따른 인쇄회로기판의 솔더 범프(150)를 형성하는 공정을 구체적으로 설명하도록 한다.
먼저 도 3을 참조하면, 도체 패드(120)가 일면으로 노출된 기판(100)을 마련한다.
상기 기판(100)은 일면으로 노출된 도체 패드(120) 및 상기 도체 패드(120) 주위에 형성된 절연부(110)를 포함한다.
도 4를 참조하면, 상기 도체 패드(120)가 일면으로 노출된 기판(100) 상에 기초 도체 박막(10)을 형성한다.
상기 기초 도체 박막(10)은 솔더 범프 형성 영역에 형성할 수 있다.
상기 솔더 범프 형성 영역은, 솔더 범프를 형성할 도체 패드(120)의 상부와 솔더 범프를 형성할 도체 패드(120)의 주위에 형성된 절연부(110)의 상부를 포함한다.
즉, 상기 기초 도체 박막(10)은 솔더 범프를 형성할 도체 패드(120) 및 그 주위의 절연부(110)의 상부에 형성될 수 있다.
상기 기초 도체 박막(10)은 무전해 도금 또는 스퍼터링에 의해 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 기초 도체 박막(10)은 도전성 금속으로 형성될 수 있으며, 예를 들어, 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 및 몰리브덴(Mo)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
도 5를 참조하면, 상기 솔더 범프 형성 영역을 노출시키는 개구부(21)를 갖는 메탈 마스크 또는 도금 레지스트(20)를 형성한다.
상기 메탈 마스크 또는 도금 레지스트(20)는 도체 패드(120) 각각에 맞추어 미세 가공하는 것이 아니라, 솔더 범프 형성 영역, 즉, 솔더 범프를 형성할 도체 패드(120) 및 그 주위의 절연부(110)의 상부를 노출시키는 개구부(21)를 갖도록 형성한다.
상기 메탈 마스크는 금속 재질로 이루어질 수 있으며, 상기 도금 레지스트는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있다. 이때, 상기 드라이 필름은 이어지는 고온의 리플로우 공정에 견딜 수 있도록 고 내열성 소재를 사용하는 것이 바람직하다.
통상의 포토리소그라피 회로 형성 공정에 따라 상기 솔더 범프 형성 영역을 노출시키는 개구부(21)를 갖도록 형성할 수 있다.
도 6을 참조하면, 상기 개구부(21)를 충진하여 솔더 범프 형성 영역에 도전성 금속층(30)을 형성한다.
상기 도전성 금속층(30)은 솔더 범프 형성 영역, 즉, 솔더 범프를 형성할 도체 패드(120) 및 그 주위의 절연부(110)의 상부 전체에 형성된다.
상기 메탈 마스크를 형성한 경우 개구부(21)를 솔더 페이스트로 충진하여 도전성 금속층(30)을 형성할 수 있으며, 상기 도금 레지스트를 형성한 경우 개구부(21)를 도금에 의해 충진하여 도전성 금속층(30)을 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 솔더 페이스트로 개구부(21)를 충진하여 도전성 금속층(30)을 형성하는 경우에 상술한 기초 도체 박막(10)을 형성하는 공정은 제외할 수 있다.
상기 도전성 금속층(30)은 95중량% 이상의 주석(Sn)을 포함할 있으며, 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 니켈(Ni) 및 몰리브덴(Mo)로 이루어진 군에서 선택된 어느 하나 이상을 더 포함할 수 있다.
상기 개구부(21)를 충진하여 도전성 금속층(30)을 형성하는 단계 이후에, 상기 개구부(21) 내에 충진되지 않고 상기 메탈 마스크 또는 도금 레지스트(20)의 상부에 잔존하는 도전성 물질을 제거할 수 있다.
상기 개구부(21)를 충진하여 도전성 금속층(30)을 형성한 후, 상기 메탈 마스크 또는 도금 레지스트(20)는 제거한다.
다음으로, 열처리하여 상기 도전성 금속층(30)을 용융시킨다.
도 7을 참조하면, 상기 열처리에 의해 상기 기초 도체 박막(10)은 도전성 금속층(30')으로 확산된다.
상기 열처리에 의해 상기 기초 도체 박막(10)이 용융되고, 용융된 기초 도체 박막은 용융된 도전성 금속층(30') 내로 확산된다.
도 8을 참조하면, 상기 열처리에 의해 용융된 도전성 금속층(30')은 도체 패드(120) 상으로 결집된다.
상기 도체 패드(120)를 형성하는 금속은 상대적으로 친수성이며, 상기 절연부(110)를 형성하는 수지는 상대적으로 소수성을 나타낸다.
상기 도전성 금속을 포함하는 도전성 금속층(30)은 도체 패드(120)와 마찬가지로 친수성을 나타내기 때문에 용융된 도전성 금속층(30')은 친수성끼리 결집하려는 성질에 의해서 도체 패드(120) 상으로 자동 접합(auto alignment)된다.
한편, 상기 개구부(21) 내에 충진되지 않고 상기 메탈 마스크 또는 도금 레지스트(20)의 상부에 잔존하는 도전성 물질을 제거하는 공정은, 상기 열처리에 의해 도체 패드(120) 상에 도전성 금속층(30')을 결집시키는 단계와 동시에 진행될 수 있다.
도 9를 참조하면, 상기 용융된 도전성 금속층(30')이 도체 패드(120) 상으로 결집되어 솔더 범프(150)를 형성한다.
상기 용융된 도전성 금속층(30')이 금속의 친수성에 의해 상기 도체 패드(120) 상으로 결집되고, 온도가 내려가면서 도체 패드(120) 상에 접합된 솔더 범프(150)를 형성한다.
이와 같이 형성된 솔더 범프(150)는 도체 패드(120) 각각에 맞추어 메탈 마스크 또는 도금 레지스트를 미세 가공하지 않고, 금속의 친수성에 의해 도체 패드(120) 상으로 자동 접합(auto alignment)시키기 때문에 도체 패드(120)와 솔더 범프(150) 간의 높은 정합도를 확보할 수 있으며, 솔더 범프(150) 간의 간격을 100㎛ 이하로 미세 피치 구현이 가능하다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석 되지 아니한다.
100 : 기판
110 : 절연부
120 : 도체 패드
130 : 솔더 레지스트
150 : 솔더 범프
10 : 기초 도체 박막
20 : 메탈 마스크 또는 도금 레지스트
21 : 개구부
30 : 도전성 금속층

Claims (13)

  1. 도체 패드가 일면으로 노출된 기판 상에 도전성 금속층을 형성하는 단계;
    열처리하여 상기 도전성 금속층을 용융시키는 단계; 및
    상기 용융된 도전성 금속층이 도체 패드 상으로 결집되어 솔더 범프를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 도전성 금속층은 솔더 범프 형성 영역에 형성하며,
    상기 솔더 범프 형성 영역은, 상기 솔더 범프를 형성할 도체 패드의 상부 및 상기 솔더 범프를 형성할 도체 패드 주위에 형성된 절연부의 상부를 포함하는 인쇄회로기판의 제조방법.
  3. 제 2항에 있어서,
    상기 도전성 금속층을 형성하는 단계는,
    상기 솔더 범프 형성 영역을 노출시키는 개구부를 갖는 메탈 마스크를 형성하는 단계; 및
    상기 개구부를 솔더 페이스트로 충진하여 도전성 금속층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  4. 제 2항에 있어서,
    상기 도전성 금속층을 형성하는 단계는,
    상기 솔더 범프 형성 영역을 노출시키는 개구부를 갖는 도금 레지스트를 형성하는 단계; 및
    상기 개구부를 도금에 의해 충진하여 도전성 금속층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  5. 제 3항 또는 제 4항에 있어서,
    상기 개구부를 충진하여 도전성 금속층을 형성하는 단계 이후에,
    상기 메탈 마스크 또는 도금 레지스트의 상부에 잔존하는 도전성 물질을 제거하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
  6. 제 1항에 있어서,
    상기 도전성 금속층은 95중량% 이상의 주석(Sn)을 포함하는 인쇄회로기판의 제조방법.
  7. 제 6항에 있어서,
    상기 도전성 금속층은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 니켈(Ni) 및 몰리브덴(Mo)로 이루어진 군에서 선택된 어느 하나 이상을 더 포함하는 인쇄회로기판의 제조방법.
  8. 제 1항에 있어서,
    상기 도전성 금속층을 형성하는 단계 이전에,
    상기 기판 상에 기초 도체 박막을 형성하는 단계;를 더 포함하며,
    상기 기초 도체 박막은 상기 솔더 범프 형성 영역에 형성하는 인쇄회로기판의 제조방법.
  9. 제 8항에 있어서,
    상기 기초 도체 박막은 무전해 도금 또는 스퍼터링에 의해 형성하는 인쇄회로기판의 제조방법.
  10. 제 8항에 있어서,
    상기 기초 도체 박막은 상기 열처리에 의해 상기 도전성 금속층으로 확산되는 인쇄회로기판의 제조방법.
  11. 제 1항에 있어서,
    상기 솔더 범프 간의 간격은 100㎛ 이하로 형성되는 인쇄회로기판의 제조방법.
  12. 도체 패드가 일면으로 노출된 기판;
    상기 도체 패드 상에 형성된 솔더 범프;를 포함하며,
    상기 솔더 범프는 상면이 곡면으로 이루어지고, 상기 솔더 범프 간의 간격은 100㎛ 이하인 인쇄회로기판.
  13. 제 12항에 있어서,
    상기 솔더 범프는 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 및 몰리브덴(Mo)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 인쇄회로기판.
KR1020140122778A 2014-09-16 2014-09-16 인쇄회로기판 및 그 제조방법 KR20160032524A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140122778A KR20160032524A (ko) 2014-09-16 2014-09-16 인쇄회로기판 및 그 제조방법
US14/794,559 US20160081199A1 (en) 2014-09-16 2015-07-08 Printed circuit board (pcb) and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122778A KR20160032524A (ko) 2014-09-16 2014-09-16 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20160032524A true KR20160032524A (ko) 2016-03-24

Family

ID=55456252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122778A KR20160032524A (ko) 2014-09-16 2014-09-16 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20160081199A1 (ko)
KR (1) KR20160032524A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
US7422973B2 (en) * 2006-01-27 2008-09-09 Freescale Semiconductor, Inc. Method for forming multi-layer bumps on a substrate
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8227916B2 (en) * 2009-07-22 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for reducing dielectric layer delamination
US20110056738A1 (en) * 2009-09-04 2011-03-10 Phoenix Precision Technology Corporation Package substrate and manufacturing method thereof
JP5893528B2 (ja) * 2012-07-27 2016-03-23 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造

Also Published As

Publication number Publication date
US20160081199A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US9585254B2 (en) Electronic device
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
JP6570924B2 (ja) 電子部品装置及びその製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2010103161A (ja) 半導体装置及び電子部品
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
EP3971963A1 (en) Semiconductor package assembly
JP2009111307A (ja) 部品内蔵配線板
TW201315304A (zh) 印刷電路板及其製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN107305849B (zh) 封装结构及其制作方法
CN111613586B (zh) 电子装置及电子装置的制造方法
KR20110013902A (ko) 패키지 및 그 제조방법
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6007956B2 (ja) 部品内蔵配線板
KR20220135499A (ko) 인쇄회로기판 제조 방법
JP2016139729A (ja) 電子装置および電子装置の製造方法
KR101572686B1 (ko) 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid