CN111613586B - 电子装置及电子装置的制造方法 - Google Patents

电子装置及电子装置的制造方法 Download PDF

Info

Publication number
CN111613586B
CN111613586B CN201910988708.5A CN201910988708A CN111613586B CN 111613586 B CN111613586 B CN 111613586B CN 201910988708 A CN201910988708 A CN 201910988708A CN 111613586 B CN111613586 B CN 111613586B
Authority
CN
China
Prior art keywords
layer
resin layer
main surface
conductor
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910988708.5A
Other languages
English (en)
Other versions
CN111613586A (zh
Inventor
柳田秀彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111613586A publication Critical patent/CN111613586A/zh
Application granted granted Critical
Publication of CN111613586B publication Critical patent/CN111613586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够抑制可靠性降低的电子装置及该电子装置的制造方法。本发明的电子装置(A1)具备：第1树脂层(21)，具有第1树脂层主面(211)及第1树脂层背面(212)；柱状导电体(31)，具有柱状导电体主面(311)及柱状导电体背面(312)，在z方向上贯通第1树脂层(21)；配线层(32)，跨及第1树脂层主面(211)与第1导电体主面(311)；电子零件(11)，具有与第1树脂层主面(211)朝向同一侧的元件主面(111)及与第1树脂层背面(212)朝向同一侧的元件背面(112)，与配线层(32)导通接合；第2树脂层(22)，具有与第1树脂层主面(211)朝向同一方向的第2树脂层主面(221)及与第1树脂层主面(212)相接的第2树脂层背面(222)，覆盖配线层(32)及电子零件(11)；及外部电极(40)，配置在比第1树脂层(21)更靠第1树脂层背面(212)所朝向的方向侧，与柱状导电体(31)导通。

Description

电子装置及电子装置的制造方法
技术领域
本发明涉及一种具备电子零件的电子装置及其制造方法。
背景技术
在专利文献1中公开了具备电子零件的以往的电子装置。该文献所记载的电子装置具备半导体基板、电子零件(微细电子元件芯片)及密封树脂(绝缘性密封树脂)。半导体基板例如为Si(硅)基板。电子零件安装在半导体基板的一面，由半导体基板支撑。因此，半导体基板是支撑电子零件的支撑部件。密封树脂例如为绝缘性的环氧树脂。密封树脂形成在半导体基板的所述一面之上，覆盖电子零件。密封树脂是保护电子零件不受光、热及湿度等环境影响的保护部件。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2009-94409号公报
发明内容
[发明要解决的问题]
在电子装置通电时，从电子零件产生热。这时，因为半导体基板与密封树脂的热膨胀系数不同，所以有热应力施加到半导体基板(支撑部件)与密封树脂(保护部件)界面。该热应力可能会导致密封树脂从半导体基板剥离，即保护部件从支撑部件剥离，是电子装置的可靠性降低的主要因素。
本发明是鉴于所述问题完成的，其目的在于提供一种能够抑制可靠性降低的电子装置及该电子装置的制造方法。
[解决问题的技术手段]
由本发明的第1方面提供的电子装置的特征在于具备：第1树脂层，具有在第1方向上朝向互为相反侧的第1树脂层主面及第1树脂层背面；第1导电体，具有在所述第1方向上朝向互为相反侧的第1导电体主面及第1导电体背面，且在所述第1方向上贯通所述第1树脂层；第1配线层，跨及所述第1树脂层主面与所述第1导电体主面；第1电子零件，具有在所述第1方向上与所述第1树脂层主面朝向同一侧的第1元件主面及与所述第1树脂层背面朝向同一侧的第1元件背面，且与所述第1配线层导通接合；第2树脂层，具有与所述第1树脂层主面朝向同一方向的第2树脂层主面及与所述第1树脂层主面相接的第2树脂层背面，且覆盖所述第1配线层及所述第1电子零件；及外部电极，配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通。
由本发明的第2方面提供的电子装置的制造方法的特征在于具有：支撑基板准备步骤，准备具有在第1方向上朝向互为相反侧的基板主面及基板背面的支撑基板；第1导电体形成步骤，在所述基板主面之上形成第1导电体；第1树脂层形成步骤，形成覆盖所述第1导电体的第1树脂层；第1树脂层研削步骤，从所述第1方向上所述基板主面所朝向之侧向所述基板背面所朝向之侧对所述第1树脂层进行研削，使所述第1导电体的一部分从所述第1树脂层露出，由此形成分别在所述第1方向上与所述基板主面朝向同一侧的第1导电体主面及第1树脂层主面；第1配线层形成步骤，形成跨及所述第1树脂层主面与所述第1导电体主面的第1配线层；第1电子零件搭载步骤，在所述第1配线层之上导通接合第1电子零件；第2树脂层形成步骤，形成覆盖所述第1配线层及所述第1电子零件的第2树脂层；支撑基板去除步骤，通过去除所述支撑基板，使在所述第1方向上与所述第1树脂层主面朝向相反侧的第1树脂层背面露出；及外部电极形成步骤，形成外部电极，所述外部电极配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通。
[发明效果]
根据本发明，能够提供抑制可靠性降低的电子装置。又，能够提供该电子装置的制造方法。
附图说明
图1是表示第1实施方式的电子装置的立体图。
图2是表示第1实施方式的电子装置的俯视图。
图3是沿着图2的III-III线的剖视图。
图4是将图3的一部分放大的局部放大剖视图。
图5是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图6是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图7是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图8是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图9是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图10是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图11是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图12是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图13是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图14是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图15是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图16是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图17是表示第1实施方式的电子装置的制造方法的一步骤的剖视图。
图18是表示第2实施方式的电子装置的俯视图。
图19是表示第2实施方式的电子装置的俯视图。
图20是沿着图18的XX-XX线的剖视图。
图21是将图20的一部分放大的局部放大剖视图。
图22是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图23是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图24是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图25是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图26是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图27是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图28是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图29是表示第2实施方式的电子装置的制造方法的一步骤的剖视图。
图30是表示第2实施方式的变化例的电子装置的剖视图。
图31是表示第3实施方式的电子装置的剖视图。
图32是表示本发明的变化例的电子装置的剖视图。
图33是表示本发明的变化例的电子装置的剖视图。
图34是表示本发明的变化例的电子装置的局部放大剖视图。
图35是表示本发明的变化例的电子装置的局部放大剖视图。
图36是表示本发明的变化例的电子装置的局部放大剖视图。
图37是表示本发明的变化例的电子装置的剖视图。
图38是表示本发明的变化例的电子装置的剖视图。
图39是表示本发明的变化例的电子装置的俯视图。
图40是表示本发明的变化例的电子装置的俯视图。
图41是表示本发明的变化例的电子装置的俯视图。
图42是表示本发明的变化例的电子装置的俯视图。
图43是表示本发明的变化例的电子装置的剖视图。
图44是表示本发明的变化例的电子装置的剖视图。
具体实施方式
以下，参照附图，对本发明的电子装置及本发明的电子装置的制造方法的优选实施方式进行说明。
本发明中的“第1”，“第2”，“第3”等用语仅作为标记使用，未必意图对这些对象物标注顺序。
在本发明中，只要未特别说明，“某物A形成在某物B”及“某物A形成在某物B上”包含“某物A直接形成在某物B”、及“在某物A与某物B之间介存有其它物体的状态下，某物A形成在某物B”。同样地，只要未特别说明，“某物A配置在某物B”及“某物A配置在某物B上”包含“某物A直接配置在某物B”、及“在某物A与某物B之间介存有其它物体的状态下，某物A配置在某物B”。同样地，只要未特别说明，“某物A位于某物B上”包含“以某物A与某物B相接的状态下，某物A位于某物B上”、及“在某物A与某物B之间介存有其它物体的状态下，某物A位于某物B上”。同样地，只要未特别说明，“某物A积层在某物B”及“某物A积层在某物B上的”包含“某物A直接积层在某物B”、及“在某物A与某物B之间介存有其它物体的状态下，某物A积层在某物B”。又，只要未特别说明，“沿某方向观察时，某物A与某物B重叠”包含“某物A与某物B完全重叠”、及“某物A与某物B的一部分重叠”。
＜第1实施方式＞
图1～图4表示第1实施方式的电子装置。第1实施方式的电子装置A1具备电子零件11、密封树脂20、内部电极30、多个外部电极40、多个接合部51及框状导电体61。在本实施方式中，内部电极30包含多个柱状导电体31及多个配线层32。
图1是表示电子装置A1的立体图，表示从底面侧观察时的状态。图2是表示电子装置A1的俯视图，以假想线(双点划线)表示密封树脂20。图3是沿着图2的III-III线的剖视图。图4是将图3的一部分放大的局部放大剖视图。
为了方便说明，将相互正交的3个方向定义为x方向、y方向、z方向。z方向是电子装置A1的厚度方向。x方向是电子装置A1的俯视图(参照图2)中的左右方向。y方向是电子装置A1的俯视图(参照图2)中的上下方向。此外，视需要，将x方向的一侧设为x1方向，将x方向的另一侧设为x2方向。同样地，将y方向的一侧设为y1方向，将y方向的另一侧设为y2方向，将z方向的一侧设为z1方向，将z方向的另一侧设为z2方向。又，有时将z1方向称为下，将z2方向称为上。z方向相当于权利要求书所记载的“第1方向”。
电子零件11是成为电子装置A1的功能中枢的元件。在本实施方式中，电子零件11是以半导体为材料的半导体元件。电子零件11为所谓主动元件，例如可以是LSI(LargeScale Integration，大型集成电路)等集成电路(IC)、LDO(Low Drop Out，低压差线性稳压器)等电压控制用元件、运算放大器等放大用元件、或晶体管及二极管等离散零件的任一种。此外，电子零件11可以包含半导体材料。这种零件为所谓被动元件，例如有电阻器、电感器、电容器等。电子零件11为可以进行表面安装的构造。电子零件11为俯视矩形状。此外，电子零件11的俯视形状并无特别限定。电子零件11通过多个接合部51与多个配线层32导通接合。电子零件11相当于权利要求书所记载的“第1电子零件”。如图3所示，电子零件11具有元件主面111及元件背面112。
元件主面111及元件背面112在z方向上分开，且朝向相反侧。元件主面111朝向z2方向。元件背面112朝向z1方向。在元件背面112形成着多个电极垫(图示略)。该多个电极垫分别包含例如Al(铝)。多个电极垫为电子零件11中的端子。多个电极垫的数量及位置并不限定于图2所示的形态。元件主面111及元件背面112分别相当于权利要求书所记载的“第1元件主面”及“第1元件背面”。
密封树脂20例如是以黑色环氧树脂为主剂的合成树脂。此外，密封树脂20的构成材料只要是具有电绝缘性的树脂材料，就并不限定于所述材料。如图3所示，密封树脂20覆盖电子零件11、内部电极30及多个接合部51。如图2所示，密封树脂20为俯视矩形状。密封树脂20包含第1树脂层21及第2树脂层22。
第1树脂层21覆盖各柱状导电体31的一部分(后述柱状导电体侧面313)。第1树脂层21介隔多个配线层32支撑电子零件11。第1树脂层21是在电子装置A1中支撑电子零件11的支撑部件。第1树脂层21具有第1树脂层主面211、第1树脂层背面212及第1树脂层侧面213。
第1树脂层主面211与第1树脂层背面212在z方向上分开，且朝向互为相反侧。第1树脂层主面211朝向z2方向，第1树脂层背面212朝向z1方向。在第1树脂层主面211，形成着通过后述第1树脂层研削步骤形成的研削痕。在本实施方式中，各柱状导电体31的一部分从第1树脂层背面212露出。第1树脂层侧面213与第1树脂层主面211及第1树脂层背面212二者相连。在本实施方式中，第1树脂层侧面213分别与第1树脂层主面211及第1树脂层背面212正交。第1树脂层侧面213具有在x方向上分开且朝向互为相反侧的一对面、及在y方向上分开且朝向互为相反侧的一对面。
第2树脂层22覆盖电子零件11、多个配线层32、及框状导电体61的一部分。第2树脂层22是在电子装置A1中保护电子零件11的保护部件。第2树脂层22具有第2树脂层主面221、第2树脂层背面222及第2树脂层侧面223。
第2树脂层主面221与第2树脂层背面222在z方向上分开，且朝向互为相反侧。第2树脂层主面221朝向z2方向，第2树脂层背面222朝向z1方向。在第2树脂层主面221形成着通过后述第2树脂层研削步骤形成的研削痕。在本实施方式中，框状导电体61的一部分从第2树脂层主面221露出。第2树脂层侧面223与第2树脂层主面221及第2树脂层背面222二者相连。在本实施方式中，第2树脂层侧面223分别与第2树脂层主面221及第2树脂层背面222正交。第2树脂层侧面223具有在x方向上分开且朝向互为相反侧的一对面、及在y方向上分开且朝向互为相反侧的一对面。
在密封树脂20中，第1树脂层21与第2树脂层22在z方向上积层，第1树脂层主面211与第2树脂层背面222相接。又，在密封树脂20中，第1树脂层侧面213与第2树脂层侧面223为同一平面。
内部电极30在密封树脂20的内部形成电子零件11与多个外部电极40的导通路径。如上所述，内部电极30包含多个柱状导电体31及多个配线层32。
多个柱状导电体31各自在z方向上介存于各配线层32与各外部电极40之间，使它们导通。各柱状导电体31在z方向上贯通第1树脂层21。在本实施方式中，各柱状导电体31为柱状，与z方向正交的截面为大致矩形。此外，该截面并不限定于矩形，也可以是圆形、椭圆形、或多边形等。各柱状导电体31的构成材料例如为Cu(铜)。此外，各柱状导电体31例如也可以包含相互积层的基底层及镀敷层构成。基底层包含相互积层的Ti(钛)层及Cu层，其厚度为200～800nm左右。镀敷层例如包含Cu，设定为比基底层更厚。多个柱状导电体31例如是通过电镀形成。各柱状导电体31的构成材料及形成方法并不限定于此。多个柱状导电体31相互分开地配置。柱状导电体31相当于权利要求书所记载的“第1导电体”。各柱状导电体31具有柱状导电体主面311、柱状导电体背面312及柱状导电体侧面313。
柱状导电体主面311及柱状导电体背面312在z方向上分开，且朝向互为相反侧。柱状导电体主面311从第1树脂层主面211露出。在本实施方式中，柱状导电体主面311从第1树脂层主面211凹陷。该凹陷的深度(z方向尺寸)为1μm左右。此外，柱状导电体主面311与第1树脂层主面211可以是同一平面。柱状导电体背面312从第1树脂层背面212露出。柱状导电体背面312与第1树脂层背面212为同一平面。柱状导电体主面311与配线层32相接。由此，柱状导电体31与配线层32导通。柱状导电体背面312与外部电极40相接。由此，柱状导电体31与外部电极40导通。柱状导电体侧面313与柱状导电体主面311及柱状导电体背面312二者相连。柱状导电体侧面313分别与柱状导电体主面311及柱状导电体背面312正交。柱状导电体侧面313与第1树脂层21相接。在本实施方式中，柱状导电体侧面313具有在x方向上分开且朝向互为相反侧的一对面、及在y方向上分开且朝向互为相反侧的一对面。柱状导电体主面311及柱状导电体背面312分别相当于权利要求书所记载的“第1导电体主面”及“第1导电体背面”。
多个配线层32各自跨及各柱状导电体主面311与第1树脂层主面211形成。在本实施方式中，各配线层32覆盖各柱状导电体31的柱状导电体主面311整个面及第1树脂层主面211的一部分。多个配线层32相互分开地配置。各配线层32包含相互积层的基底层及镀敷层构成。基底层包含相互积层的Ti层及Cu层，其厚度为200～800nm左右。基底层例如可以通过溅镀形成。镀敷层例如包含Cu，设定为比基底层更厚。镀敷层例如可以通过电镀形成。此外，各配线层32的构成材料及形成方法并不限定于所述。例如也可以在基底层与镀敷层之间形成Ni层。该Ni层例如可以通过电镀形成。又，各配线层32的形成范围并不限定于图2所示的形态。
各配线层32具有配线层主面321及配线层背面322。配线层主面321及配线层背面322在z方向上分开且朝向互为相反侧。配线层主面321朝向z2方向，配线层背面322朝向z1方向。配线层主面321与第2树脂层22相接。配线层背面322与第1树脂层21相接。又，在各配线层32中，朝向x方向或y方向的端面由第2树脂层22覆盖。
各配线层32包含从各配线层主面321向z方向凹陷的凹部321a。凹部321a在俯视时与柱状导电体31重叠。此外，在柱状导电体主面311与第1树脂层主面211为同一平面的情况下，未形成凹部321a。
多个外部电极40是各自与各个多个内部电极30分别一对一地导通，且露出在电子装置A1的外部的导电体。各外部电极40成为将电子装置A1安装到电子机器等的电路基板时的端子。多个外部电极40通过无电解镀覆形成。在本实施方式中，各外部电极40包含相互积层的Ni(镍)层、Pd(钯)层及Au(金)层构成。各外部电极40的z方向尺寸并无特别限定，例如为3～10μm左右。此外，外部电极40的z方向尺寸、构成材料及形成方法并不限定于所述。例如，各外部电极40可以积层Ni层及Au层构成，也可以是Sn(锡)。
各外部电极40从密封树脂20露出。各外部电极40配置在比第1树脂层21更靠z1方向侧。因此，各外部电极40配置在电子装置A1的底面侧。在本实施方式中，各外部电极40与各柱状导电体31导通。多个外部电极40包含多个柱状导电体被覆部41。
各柱状导电体被覆部41覆盖各柱状导电体背面312。各柱状导电体被覆部41与各柱状导电体背面312相接。在本实施方式中，电子零件11经由各接合部51、各配线层32及各柱状导电体31与各柱状导电体被覆部41导通。因此，多个柱状导电体被覆部41各自是与电子零件11导通的电子装置A1的端子。柱状导电体被覆部41相当于权利要求书所记载的“第1导电体被覆部”。
多个接合部51各自是介存于电子零件11(详细来说是所述各电极垫)与各配线层32之间的导电性接合材。电子零件11成为通过多个接合部51固着在多个配线层32从而搭载于各配线层32的构成。并且，利用多个接合部51确保电子零件11与多个配线层32的导通。在本实施方式中，如图4所示，各接合部51包含绝缘层511及接合层512。
如图4所示，各绝缘层511分别形成在各配线层32之上。各绝缘层511在俯视时为中央开口的框状。各绝缘层511在俯视时包围各接合层512。在本实施方式中，各绝缘层511在俯视时呈矩形环状。此外，各绝缘层511的俯视形状并不限定于矩形环状，也可以是圆环状、椭圆环状或多边环状。各绝缘层511的构成材料例如为聚酰亚胺树脂，但并不限定于此。
各接合层512将电子零件11与各配线层32导通接合。各接合层512形成在各配线层32(配线层主面321)之上。各接合层512覆盖各绝缘层511的开口部分的表面。各接合层512的一部分填充在各绝缘层511的开口部分。在本实施方式中，如图4所示，各接合层512包含相互积层的第1层512a、第2层512b及第3层512c。
第1层512a形成在各配线层32(配线层主面321)之上，与各配线层主面321相接。第1层512a的构成材料例如为包含Cu的金属。第2层512b形成在第1层512a之上，与第1层512a相接。第2层512b的构成材料例如为包含Ni的金属。第3层512c形成在第2层512b之上，与第2层512b相接。又，第3层512c与电子零件11(所述电极垫)相接。第3层512c的构成材料例如为包含Sn的金属。例示该合金，有Sn-Sb系合金或Sn-Ag系合金等无铅焊料。接合层512相当于权利要求书所记载的“导电性接合层”。
框状导电体61在俯视时配置在电子零件11周围。在本实施方式中，框状导电体61在俯视时包围电子零件11。框状导电体61的俯视形状为矩形环状。此外，框状导电体61的俯视形状并无特别限定，也可以是圆环状、椭圆环状、或多边环状等。在框状导电体61与电子零件11之间，介存有第2树脂层22的一部分。框状导电体61形成在第1树脂层21之上，从第1树脂层主面211立起。在本实施方式中，框状导电体61与内部电极30分开。框状导电体61相当于权利要求书所记载的“第2导电体”。
框状导电体61例如包含相互积层的基底层及镀敷层构成。基底层包含相互积层的Ti层及Cu层，其厚度为200～800nm左右。镀敷层的主要成分为Cu，设定为比基底层更厚。框状导电体61例如通过电镀形成。此外，框状导电体61的构成材料及形成方法并不限定于所述。
框状导电体61具有内表面611、外表面612及顶面613。内表面611是利用俯视框状导电体61的内周形成的面。内表面611与电子零件11对向。外表面612是利用俯视框状导电体61的外周形成的面。顶面613是朝向x2方向的面。顶面613从第2树脂层22露出。顶面613从第2树脂层22的第2树脂层主面221凹陷。该凹陷的深度(z方向尺寸)为1μm左右。此外，顶面613可以与第2树脂层主面221为同一平面。又，顶面613可以由第2树脂层22覆盖。在本实施方式中，顶面613位于z方向上比元件主面111更靠z2方向的位置。顶面613相当于权利要求书所记载的“第2导电体主面”。
其次，参照图5～图17对第1实施方式的电子装置A1的制造方法的一例进行说明。以下所示的制造方法表示制造多个电子装置A1的情况。图5～图17是表示电子装置A1的制造方法的一步骤的剖视图。
首先，如图5所示，准备支撑基板800。支撑基板800包含作为单晶材料的半导体材料，在本实施方式中为Si的单晶材料。在准备支撑基板800的步骤(支撑基板准备步骤)中，作为支撑基板800，例如准备Si晶圆。本实施方式中的支撑基板800的厚度例如为725～775μm左右。支撑基板800具有在z方向上分开且朝向互为相反侧的支撑基板主面801及支撑基板背面802。支撑基板主面801朝向z2方向，支撑基板背面802朝向z1方向。此外，准备的支撑基板800并不限定于Si晶圆，例如也可以是玻璃基板。
接下来，如图5所示，在支撑基板800之上形成柱状导电体831。柱状导电体831对应于电子装置A1的柱状导电体31。在形成柱状导电体831的步骤(柱状导电体形成步骤)中，首先，形成与支撑基板主面801相接的基底层。该基底层利用溅镀法形成。在本实施方式中，形成与支撑基板主面801相接的Ti层后，形成与Ti层相接的Cu层。因此，基底层是由相互积层的Ti层及Cu层形成。在本实施方式中，Ti层的厚度为10～30nm左右，Cu层的厚度为200～800nm左右。此外，基底层的构成材料及厚度并不限定于所述。接着，形成与基底层相接的镀敷层。镀敷层是通过利用光刻法形成光阻图案并进行电镀形成。具体来说，以覆盖基底层整个面的方式涂布感光性光阻，对该感光性光阻进行曝光、显影。由此，形成经图案化的光阻层(以下称为“光阻图案”)。感光性光阻例如使用旋转涂布机涂布，但并不限定于此。这时，基底层的一部分从光阻图案露出。接着，以基底层作为导电路径，进行电镀。由此，镀敷层在从光阻图案露出的基底层析出。本实施方式的镀敷层的构成材料例如为Cu。形成镀敷层后，将光阻图案去除。通过以上的步骤，形成图5所示的柱状导电体831。在本实施方式中，柱状导电体形成步骤相当于权利要求书所记载的“第1导电体形成步骤”。
接下来，如图6所示，形成覆盖柱状导电体831的第1树脂层821。在形成第1树脂层821的步骤(第1树脂层形成步骤)中，例如进行模具成型。在本实施方式中，第1树脂层821具有电绝缘性，例如为以黑色的环氧树脂作为主剂的合成树脂。通过第1树脂层形成步骤，柱状导电体831完全被第1树脂层821覆盖。因此，第1树脂层821的朝向z2方向的面(第1树脂层主面821a)位于比柱状导电体831的朝向z2方向的面更靠z2方向。
接下来，如图7所示，对第1树脂层821进行研削。在对第1树脂层821进行研削的步骤(第1树脂层研削步骤)中，例如使用机械研削盘。此外，第1树脂层821的研削并不限定于使用机械研削盘的研削。在本实施方式中，从第1树脂层主面821a向z1方向利用磨石对第1树脂层821进行研削。这时，对第1树脂层821进行研削直至柱状导电体831露出。通过第1树脂层研削步骤，使第1树脂层主面821a向z1方向移动，柱状导电体831的朝向z2方向的面(柱状导电体主面831a)从第1树脂层821(第1树脂层主面821a)露出。另外，在第1树脂层主面821a，形成磨石削出的痕迹也就是研削痕。在本实施方式中，该研削痕从第1树脂层主面821a跨及柱状导电体主面831a形成。在本实施方式中，在对第1树脂层821进行研削时，也少量研削柱状导电体831。此外，研削后，因柱状导电体831与第1树脂层821的材质不同，在柱状导电体主面831a可能产生毛边。因此，在本实施方式中，进行药液处理以去除毛边。由此，柱状导电体主面831a比第1树脂层主面821a更向z方向凹陷。
接下来，如图8～图12所示，形成配线层832、接合部851及框状导电体861。配线层832、接合部851及框状导电体861分别对应于电子装置A1的配线层32、接合部51及框状导电体61。形成这些的步骤有以下所示的5个步骤。
第1个步骤中，如图8所示，形成基底层890a。基底层890a例如利用溅镀法形成。在基底层890a的形成步骤中，在形成覆盖第1树脂层主面821a整个面及柱状导电体主面831a整个面的Ti层后，形成与Ti层相接的Cu层。基底层890a是由相互积层的Ti层及Cu层形成。
第2个步骤中，如图9所示，形成镀敷层890b。镀敷层890b例如通过利用光刻法形成光阻图案并进行电镀形成。在镀敷层890b的形成步骤中，以覆盖基底层890a整个面的方式涂布感光性光阻，对该感光性光阻进行曝光及显影，由此使光阻层图案化。由此，形成光阻图案，基底层890a的一部分(形成镀敷层890b的部分)从该光阻图案露出。接着，通过以基底层890a作为导电路径进行电镀，使镀敷层890b在从光阻图案露出的基底层890a之上析出。在本实施方式中，作为镀敷层890b，例如使包含Cu的金属层析出。这时，镀敷层890b与基底层890a一体形成。其后，将本步骤中形成的光阻图案去除。由此，形成图9所示的镀敷层890b。该镀敷层890b及由镀敷层890b覆盖的基底层890a之后成为配线层832。配线层832对应于电子装置A1的配线层32。
第3个步骤中，如图10所示，形成接合部851。在本实施方式中，作为接合部851，形成绝缘层851a及接合层851b。在绝缘层851a的形成步骤中，以覆盖镀敷层890b整个面及从镀敷层890b露出的基底层890a整个面的方式涂布感光性聚酰亚胺。该感光性聚酰亚胺例如是使用旋转涂布机进行涂布。然后，通过对涂布的感光性聚酰亚胺进行曝光、显影，形成框状的绝缘层851a。接着，在接合层851b的形成步骤中，首先，形成用来形成该接合层851b的光阻图案。形成该光阻图案时，通过涂布感光性光阻并对涂布的感光性光阻进行曝光、显影，使光阻层图案化。由此，形成光阻图案，镀敷层890b的一部分(形成接合层851b部分)从该光阻图案露出。该露出的部分在俯视时位于框状的绝缘层851a的内侧。然后，通过以基底层890a及镀敷层890b作为导电路径进行电镀，使接合层851b在从光阻图案露出的镀敷层890b之上析出。在本实施方式中，作为接合层851b，依次积层包含Cu的金属层、包含Ni的金属层及包含Sn的合金层。该包含Sn的合金层例如为Sn-Sb系合金或Sn-Ag系合金等无铅焊料。其后，将本步骤中形成的光阻图案去除。由此，形成图10所示的包含绝缘层851a及接合层851b的接合部851。接合部851对应于电子装置A1的接合部51。
第4个步骤中，如图11所示，形成镀敷层890c。镀敷层890c例如通过利用光刻法形成光阻图案并进行电镀形成。镀敷层890c的形成与镀敷层890b的形成同样地进行。具体来说，在镀敷层890c的形成步骤中，形成用来形成镀敷层890c的光阻图案。由此，使基底层890a的一部分(形成镀敷层890c的部分)从所形成的光阻图案露出。接着，通过以基底层890a作为导电路径进行电镀，使镀敷层890c在从光阻图案露出的基底层890a之上析出。在本实施方式中，作为镀敷层890c，例如使包含Cu的金属层析出。镀敷层890c与基底层890a一体形成。其后，将本步骤中形成的光阻图案去除。由此，形成图11所示的镀敷层890c。在本实施方式中，镀敷层890c及由镀敷层890c覆盖的基底层890a之后成为框状导电体861。框状导电体861对应于电子装置A1的框状导电体61。
第5个步骤中，如图12所示，将无用的基底层890a去除。在本实施方式中，将未被镀敷层890b及镀敷层890c的任一个覆盖的基底层890a作为无用的基底层890a去除。无用的基底层890a例如是通过使用H2SO4(硫酸)及H2O2(过氧化氢)的混合溶液的湿式蚀刻去除。通过经过该去除无用的基底层890a的步骤，如图12所示，将第1个步骤中形成的基底层890a分割成由镀敷层890b覆盖的基底层890a、及由镀敷层890c覆盖的基底层890a。由此，如图12所示，利用镀敷层890b及由其覆盖的基底层890a形成配线层832，利用镀敷层890c及由其覆盖的基底层890a形成框状导电体861。此外，在图13～17中，将镀敷层890b及由其覆盖的基底层890a一体表示为配线层832，将镀敷层890c及由其覆盖的基底层890a一体表示为框状导电体861。
通过经过以上所示的5个步骤，如图12所示，形成配线层832、接合部851及框状导电体861。此外，在本实施方式中，表示了利用同一基底层890a形成配线层832及框状导电体861的情况，但在配线层832的形成与框状导电体861的形成中，也可以分别形成不同基底层。此外，在本实施方式中，将形成基底层890a的步骤、形成镀敷层890b的步骤及去除无用的基底层890a的步骤合并而成的步骤相当于权利要求书所记载的“第1配线层形成步骤”。又，将形成基底层890a的步骤、形成镀敷层890c的步骤及去除无用的基底层890a的步骤合并而成的步骤相当于权利要求书所记载的“第2导电体形成步骤”。
接下来，如图13所示，搭载电子零件811。电子零件811对应于电子装置A1的电子零件11。电子零件811具有朝向z2方向的元件主面811a及朝向z1方向的元件背面811b，在元件背面811b形成着电极垫(图示略)。搭载电子零件811的步骤(第1电子零件搭载步骤)是通过倒装芯片接合进行的。具体来说，在电子零件811的元件背面811b涂布助焊剂后，例如使用倒装芯片接合机将电子零件811暂时安装在接合部851之上。这时，元件背面811b成为与配线层832对向的姿势。又，接合部851成为介存于配线层832与形成在电子零件811的元件背面811b的电极垫(图示略)之间的状态。其后，通过回流焊使接合部851的接合层851b熔融，使其与电极垫结合。然后，使接合部851的接合层851b冷却固化。由此，将电子零件811搭载于配线层832，使电子零件811的电极垫与配线层832经由接合部851导通。
接下来，如图14所示，形成第2树脂层822。形成第2树脂层822的步骤(第2树脂层形成步骤)中，例如进行模具成型。第2树脂层822与第1树脂层821同样具有电绝缘性，例如是以黑色的环氧树脂为主剂的合成树脂。在本实施方式中，在第1树脂层821之上形成覆盖电子零件811及框状导电体861的第2树脂层822。通过第2树脂层形成步骤形成的第2树脂层822完全覆盖电子零件811及框状导电体861。因此，第2树脂层822的朝向z2方向的面(第2树脂层主面822a)位于比框状导电体861的朝向z2方向的面及元件主面811a任一个更靠z2方向。此外，在第2树脂层形成步骤中，也可以在进行模具成型前，在电子零件811的下方(电子零件811与第1树脂层主面821a之间)例如填充以环氧树脂为主剂的底部填充胶。
接下来，如图15所示，将支撑基板800去除。将支撑基板800去除的步骤(支撑基板去除步骤)中，使用机械研削盘进行研削。此外，研削方法并不限定于使用机械研削盘的研削。在本实施方式中，从支撑基板背面802朝向z2方向对支撑基板800进行研削，将支撑基板800完全削去。在本实施方式中，将支撑基板800完全研削去除，并且也对柱状导电体831的基底层进行研削。因此，柱状导电体831由作为包含Cu的金属层的镀敷层构成。此外，在对支撑基板800进行研削时保留柱状导电体831的基底层的情况下，柱状导电体831包含基底层及镀敷层构成。通过该支撑基板去除步骤，第1树脂层821的朝向z1方向的面(第1树脂层背面821b)及柱状导电体831的朝向z1方向的面(柱状导电体背面831b)露出到外部。此外，在使用玻璃基板作为支撑基板800的情况下，通过利用药液处理或激光照射剥离该玻璃基板，从而去除支撑基板800。
接下来，如图16所示，形成外部电极840。形成外部电极840的步骤(外部电极形成步骤)进行无电解镀覆。在本实施方式中，通过无电解镀覆，使Ni层、Pd层及Au层依次分别析出。这时，形成与柱状导电体背面831b相接且将其覆盖的Ni层，在该Ni层上形成Pd层，在Pd层上形成Au层。由此，形成图16所示的外部电极840。此外，外部电极840的形成方法并不限定于此，可以使Ni层及Au层依次析出，可以只有Au层，也可以只有Sn。
接下来，如图17所示，对第2树脂层822进行研削。对第2树脂层822进行研削的步骤(第2树脂层研削步骤)中，例如使用机械研削盘进行，利用磨石对第2树脂层822进行研削。此外，第2树脂层822的研削方法并无特别限定。在本实施方式中，从第2树脂层主面822a向z1方向对第2树脂层822进行研削直至框状导电体861露出。由此，第2树脂层主面822a向z1方向移动，框状导电体861的朝向z方向的面(顶面861c)从第2树脂层822(第2树脂层主面822a)露出。在本实施方式中，在对第2树脂层822进行研削时，也少量研削框状导电体861。此外，在研削后，因为框状导电体861与第2树脂层822的材质不同，在顶面861c可能产生毛边。因此，进行药液处理以去除毛边。由此，框状导电体861的顶面861c比第2树脂层主面822a向z方向凹陷。
接下来，分割成每个电子零件811的单片。分割成单片的步骤(单片化步骤)中，例如通过刀片切割来将第1树脂层821及第2树脂层822切断。这时，沿图17所示的切断线CL1进行切断。在图17中，考虑到刀片切割使用的切割刀片的厚度，以矩形表示切断线CL1。此外，切断方法并不限定于刀片切割，也可以使用激光切割或等离子体切割等其它切割方法。通过单片化步骤分割成的单片成为如图1～图4所示的电子装置A1。
通过经过以上的各步骤，制造多个图1～图4所示的电子装置A1。此外，所述电子装置A1的制造方法为一例，并不限定于此。例如，也可以在支撑基板去除步骤及外部电极形成步骤前进行第2树脂层研削步骤。在该情况下，为了不使外部电极形成步骤中的无电解镀覆在从第2树脂层822露出的框状导电体861的顶面861c形成外部电极840，可以在外部电极形成步骤前，在第2树脂层822的第2树脂层主面822a贴附切割保护胶带。又，于在电子零件811的电极垫形成着焊料凸块等接合部件的情况下，也可以不通过所述形成接合层851b的步骤来形成接合部851的接合层851b。
其次，对第1实施方式的电子装置A1及其制造方法的作用效果进行说明。
根据电子装置A1，具备第1树脂层21及第2树脂层22。第1树脂层21介隔多个配线层32支撑电子零件11。第2树脂层22形成在第1树脂层21之上，覆盖电子零件11。根据该构成，第1树脂层21为支撑电子零件11的支撑部件，第2树脂层22为覆盖电子零件11的保护部件。因此，能够减少支撑部件与保护部件的热膨胀系数的差。尤其，在本实施方式中，因为第1树脂层21的构成材料与第2树脂层22的构成材料均为环氧树脂，所以支撑部件与保护部件的热膨胀系数几乎没有差。因此，能够利用电子装置A1通电时产生的来自电子零件11的发热来缓和支撑部件(第1树脂层21)与保护部件(第2树脂层22)的界面的热应力。因此，能够抑制保护部件从支撑部件剥离，所以能够提升电子装置A1的可靠性。
根据电子装置A1，电子零件11由通过模具成型形成的第1树脂层21支撑。在与本发明的电子装置A1不同的电子装置、例如专利文献1所记载的电子装置中，电子零件11由半导体基板(硅基板)支撑。因此，当在该电子装置的底面设置端子时，必须形成被称为TSV(Through-Silicon Via，硅穿孔)的贯通电极。形成该TSV时，例如必须通过被称为博世工艺(Bosch process)的蚀刻技术来形成贯通孔，然而半导体基板越厚，贯通孔的形成就越困难。因此，难以形成贯通支撑部件(半导体基板)的贯通电极。另一方面，根据本实施方式，通过电镀形成柱状导电体31(柱状导电体831)后，通过模具成型形成第1树脂层21(第1树脂层821)。因此，能够相对容易地形成贯通支撑部件(第1树脂层21)的贯通电极(柱状导电体31)。因此，与使用半导体基板作为支撑部件的情况相比，电子装置A1的制造变得容易。
根据电子装置A1，在第1树脂层21的第1树脂层主面211形成着研削痕。因此，在第1树脂层主面211，由该研削痕形成了微细的凹凸。根据该构成，能够通过锚固效应来提升第1树脂层21与第2树脂层22的粘接强度。因此，能够抑制保护部件(第2树脂层22)从支撑部件(第1树脂层21)剥离，于是能够提升电子装置A1的可靠性。
根据电子装置A1，各接合部51包含绝缘层511。根据该构成，能够抑制当利用第1电子零件搭载步骤时的回流焊的热来使接合层851b(尤其是与第3层512c对应的部分)熔融时，该接合层851b扩散到意料之外的部分。因此，能够抑制意外短路，于是能够抑制电子装置A1的动作不良。
根据电子装置A1，具备框状导电体61。框状导电体61为金属制，在俯视时包围电子零件11。根据该构成，作为框状导电体61的电磁屏蔽发挥功能，能够抑制来自电子零件11的侧方的电磁波。因此，能够抑制电子装置A1的动作不良。
以下，对本发明的电子装置及其制造方法的其他实施方式进行说明。此外，对于与所述电子装置及其制造方法相同或类似的构成标注相同符号并省略其说明。
＜第2实施方式＞
图18～图21表示第2实施方式的电子装置。第2实施方式的电子装置A2与电子装置A1相比，主要的不同之处在于具备与电子零件11不同的电子零件12。
图18是表示电子装置A2的俯视图，以假想线(双点划线)表示密封树脂20。图19是表示电子装置A2的俯视图，以假想线(双点划线)表示电子零件11、密封树脂20、配线层32、接合部51及框状导电体61。图20是沿着图18的XX-XX线的剖视图。图21是将图20的一部分放大的局部放大剖视图。
如图18～图21所示，电子装置A2具备电子零件11、12、密封树脂20(第1树脂层21及第2树脂层22)、多个柱状导电体31、多个配线层32、33、多个外部电极40、多个接合部51、52、框状导电体61及外部保护膜71。因此，如图18～图21所示，电子装置A2与电子装置A1相比，进而具备电子零件12、多个配线层33、多个接合部52及外部保护膜71。
电子零件12是与电子零件11共同成为电子装置A2的功能中枢的元件。在本实施方式中，电子零件12与电子零件11同样是以半导体作为材料的半导体元件。电子零件12与电子零件11同样例如是LSI等集成电路(IC)、LDO等电压控制用元件、运算放大器等放大用元件、或晶体管及二极管等离散零件的任一种。此外，电子零件12可以包含半导体材料。这种零件为所谓被动元件，例如有电阻器、电感器、电容器等。电子零件12为俯视矩形状。电子零件12在俯视时小于电子零件11，与电子零件11完全重叠。电子零件12在z方向上位于比电子零件11更靠z1方向的位置。此外，电子零件12也可以在俯视时大于电子零件11。电子零件12通过多个接合部52与多个配线层33导通接合。电子零件12为可以进行表面安装的构造。电子零件12由第1树脂层21覆盖。电子零件12相当于权利要求书所记载的“第2电子零件”。如图20所示，电子零件12具有元件主面121及元件背面122。
元件主面121及元件背面122在z方向上分开且朝向相反侧。元件主面121朝向z2方向。元件背面122朝向z1方向。元件主面121由第1树脂层21覆盖。在元件背面122形成着多个电极垫(图示略)。该多个电极垫分别例如包含Al。多个电极垫是电子零件12中的端子。多个电极垫的数量及位置并不限定于图18及图19所示的形态。元件主面121相当于权利要求书所记载的“第2元件主面”。
在本实施方式中，多个柱状导电体31各自形成在各配线层33之上。各柱状导电体31的柱状导电体背面312与各配线层33相接。在本实施方式中，各柱状导电体31的构成材料为Cu。此外，各柱状导电体31也可以包含相互积层的基底层及镀敷层构成。在该情况下，基底层包含Ti层及Cu层，在配线层33之上形成着Ti层，在该Ti层之上形成着Cu层。镀敷层包含Cu，形成在基底层的Cu层之上。
多个配线层33各自使电子零件12与各柱状导电体31导通。各配线层33的构成材料包含相互积层的基底层及镀敷层构成。基底层包含相互积层的Ti层及Cu层，其厚度为200～800nm左右。镀敷层例如包含Cu，设定为比基底层更厚。此外，各配线层33的构成材料并不限定于此。又，各配线层33的形成范围并不限定于图18及图19所示的形态。配线层33相当于权利要求书所记载的“第2配线层”。
各配线层33具有配线层主面331及配线层背面332。配线层主面331及配线层背面332在z方向上分开且朝向互为相反侧。配线层主面331朝向z2方向，配线层背面332朝向z1方向。配线层主面331由第1树脂层21覆盖。在各配线层主面331，分别逐个形成着柱状导电体31及接合部52。配线层主面331的一部分与柱状导电体背面312相接。配线层背面332从第1树脂层21(第1树脂层背面212)露出。在本实施方式中，配线层背面332与第1树脂层背面212为同一平面。配线层背面332的一部分与外部电极40相接。配线层主面331及配线层背面332分别相当于权利要求书所记载的“第2配线层主面”及“第2配线层背面”。
在本实施方式中，多个外部电极40不包含多个柱状导电体被覆部41，包含多个配线层被覆部42。
各配线层被覆部42各自覆盖各配线层背面332的一部分。各配线层被覆部42与各配线层背面332相接。在本实施方式中，电子零件11经由各接合部51、各配线层32、各柱状导电体31及各配线层33与各配线层被覆部42导通。又，电子零件12经由各接合部52及各配线层33与各配线层被覆部42导通。因此，各配线层被覆部42是与电子零件11及电子零件12二者导通的电子装置A2的端子。配线层被覆部42相当于权利要求书所记载的“第2配线层被覆部”。
多个接合部52各自是介存于电子零件12(详细来说是所述电极垫)与各配线层33之间的导电性接合材。电子零件12通过多个接合部52固着在多个配线层33，成为搭载于各配线层33的构成。并且，利用多个接合部52确保电子零件12与多个配线层33的导通。在本实施方式中，如图21所示，接合部52包含绝缘层521及接合层522。
如图21所示，绝缘层521分别形成在各配线层33之上。绝缘层521与绝缘层511同样地构成。绝缘层521在俯视时为中央开口的框状。绝缘层521在俯视时呈矩形环状。此外，绝缘层521的俯视形状并不限定于矩形环状，也可以是圆环状、椭圆环状或多边环状。绝缘层521在俯视时包含接合层522。绝缘层521的构成材料例如为聚酰亚胺树脂，但并不限定于此。
接合层522将电子零件12与各配线层33导通接合。接合层522形成在配线层33(配线层主面331)之上。接合层522与接合层512同样地构成。具体来说，接合层522覆盖绝缘层521的开口部分的表面。在本实施方式中，各接合层522的一部分填充在绝缘层521的开口部分。在本实施方式中，如图21所示，各接合层522包含相互积层的第1层522a、第2层522b及第3层522c。第1层522a、第2层522b及第3层522c分别与各接合部51的接合层512中的第1层512a、第2层512b及第3层512c同样地构成。
外部保护膜71是具有绝缘性的树脂膜。外部保护膜71的构成材料例如为聚合物树脂。作为聚合物树脂，有聚酰亚胺树脂及酚系树脂等。此外，外部保护膜71的构成材料只要是具有绝缘性的树脂材料，便不限定于这些。外部保护膜71至少覆盖从外部电极40的配线层被覆部42露出的配线层背面332。在本实施方式中，外部保护膜71覆盖从外部电极40的配线层被覆部42露出的配线层背面332及第1树脂层背面212整个面。外部保护膜71相当于权利要求书所记载的“保护膜”。
其次，参照图22～图29，对第2实施方式的电子装置A2的制造方法的一例进行说明。图22～图29是表示电子装置A2的制造方法的一步骤的剖视图。此外，在第2实施方式的各步骤中与第1实施方式相同或类似的步骤中，参照所述步骤，省略其说明。
首先，与第1实施方式中的支撑基板准备步骤同样地准备支撑基板800。
接下来，如图22～图26所示，形成配线层833、接合部852及柱状导电体831。配线层833、接合部852及柱状导电体831分别对应于电子装置A2的配线层32、接合部52及柱状导电体31。在这些部件的形成步骤中有以下所示的5个步骤。
第1个步骤中，如图22所示，形成基底层891a。基底层891a例如通过溅镀法形成。在基底层891a的形成步骤中，形成覆盖支撑基板主面801整个面的Ti层后，形成与Ti层相接的Cu层。基底层891a是由相互积层的Ti层及Cu层形成。
第2个步骤中，如图23所示，形成镀敷层891b。镀敷层891b例如通过利用光刻法形成光阻图案并进行电镀形成。在镀敷层891b的形成步骤中，以覆盖基底层891a整个面的方式涂布感光性光阻，对该感光性光阻进行曝光及显影，由此使光阻层图案化。由此，形成光阻图案，基底层891a的一部分(形成镀敷层891b的部分)从光阻图案露出。接着，通过以基底层891a为导电路径进行电镀，使镀敷层891b在从光阻图案露出的基底层891a之上析出。在本实施方式中，作为镀敷层891b，例如使包含Cu的金属层析出。这时，镀敷层891b与基底层891a一体形成。其后，将本步骤中形成的光阻层全部去除。由此，形成图23所示的镀敷层891b。该镀敷层891b及由镀敷层891b覆盖的基底层891a之后成为配线层833。配线层833对应于电子装置A2的配线层33。
第3个步骤中，如图24所示，形成接合部852。在本实施方式中，作为接合部852，形成绝缘层852a及接合层852b。在绝缘层852a的形成步骤中，以覆盖镀敷层891b整个面及从镀敷层891b露出的基底层891a整个面的方式涂布感光性聚酰亚胺。该感光性聚酰亚胺例如是使用旋转涂布机进行涂布。然后，通过对涂布的感光性聚酰亚胺进行曝光、显影，形成框状的绝缘层852a。接着，在接合层852b的形成步骤中，首先，形成用来形成该接合层852b的光阻图案。形成该光阻图案时，通过涂布感光性光阻，并对涂布的感光性光阻进行曝光、显影，从而使光阻层图案化。由此，形成光阻图案，镀敷层891b的一部分(形成接合层852b的部分)从该光阻图案露出。该露出的部分在俯视时位于框状的绝缘层852a的内侧。然后，通过以基底层891a及镀敷层891b作为导电路径进行电镀，使接合层852b在从光阻图案露出的镀敷层891b之上析出。在本实施方式中，作为接合层852b，依次积层包含Cu的金属层、包含Ni的金属层及包含Sn的合金层。该包含Sn的合金层例如为Sn-Sb系合金或Sn-Ag系合金等无铅焊料。其后，将本步骤中形成的光阻图案去除。由此，形成如图24所示的包含绝缘层852a及接合层852b的接合部852。接合部852对应于电子装置A2的接合部52。
第4个步骤中，如图25所示，形成镀敷层891c。镀敷层891c例如通过利用光刻法形成光阻图案并进行电镀形成。镀敷层891c的形成与镀敷层891b的形成同样地进行。具体来说，在镀敷层891c的形成步骤中，形成用来形成镀敷层891c的光阻图案。由此，使镀敷层891b的一部分(形成镀敷层891c的部分)从形成的光阻图案露出。接着，通过以基底层891a及镀敷层891b作为导电路径进行电镀，使镀敷层891c在从光阻图案露出的镀敷层891b之上析出。在本实施方式中，作为镀敷层891c，例如使包含Cu的金属层析出。其后，将本步骤中形成的光阻图案去除。由此，形成图25所示的镀敷层891c。在本实施方式中，镀敷层891c成为柱状导电体831。
第5个步骤中，如图26所示，将无用的基底层891a去除。在本实施方式中，将未被镀敷层891b覆盖的基底层891a作为无用的基底层891a去除。无用的基底层891a的去除与所述无用的基底层890a的去除同样通过湿式蚀刻进行。通过经过将该无用的基底层891a去除的步骤，如图26所示，利用镀敷层891b及由其覆盖的基底层891a形成配线层833。此外，在图27～图29中，将镀敷层891b及由其覆盖的基底层891a一体表示为配线层833，将镀敷层891c表示为柱状导电体831。
通过经过以上所示的5个步骤，如图26所示，形成配线层833、接合部852、及柱状导电体831。此外，在本实施方式中，将形成基底层891a的步骤、形成镀敷层891c的步骤及去除无用的基底层891a的步骤合并而成的步骤相当于权利要求书所记载的“第2配线层形成步骤”。另外，将形成基底层891a的步骤、形成镀敷层891c的步骤及去除无用的基底层891a的步骤合并而成的步骤相当于权利要求书所记载的“第1导电体形成步骤”。
接下来，如图27所示，搭载电子零件812。电子零件812对应于电子装置A2的电子零件12。电子零件812具有朝向z2方向的元件主面812a及朝向z1方向的元件背面812b，在元件背面812b形成着电极垫(图示略)。搭载电子零件812的步骤(第2电子零件搭载步骤)是通过倒装芯片接合进行。具体来说，在电子零件812涂布助焊剂后，使用例如倒装芯片接合机将电子零件812暂时安装在接合部852之上。这时，接合部852成为介存于配线层833与形成在电子零件812的元件背面812b的电极垫(图示略)之间的状态。其后，通过回流焊使接合部852的接合层852b熔融，使其与电极垫结合。然后，使接合部852的接合层852b冷却固化。由此，将电子零件812搭载于配线层833，使电子零件812的电极垫与配线层833经由接合部852导通。
接下来，与所述电子装置A1的制造方法同样地进行第1树脂层形成步骤、第1树脂层研削步骤、形成配线层832的步骤、形成接合部851的步骤、形成框状导电体861的步骤、第1电子零件搭载步骤、第2树脂层形成步骤、及支撑基板去除步骤(参考图6～图15)。此外，在本实施方式中，不进行所述柱状导电体形成步骤。
接下来，如图28所示，形成外部保护膜871。形成外部保护膜871的步骤(外部保护膜形成步骤)中，除了配线层背面833b的一部分(之后形成外部电极840的区域)以外，以跨及配线层背面833b及第1树脂层背面821b的方式形成聚合物树脂。在本实施方式中，作为聚合物树脂，形成聚酰亚胺树脂或酚系树脂等。所形成的外部保护膜871具有开口部871a，各配线层背面833b的一部分分别从该开口部871a露出。
接下来，如图29所示，形成外部电极840。本实施方式中的外部电极形成步骤与第1实施方式的外部电极形成步骤同样地进行无电解镀覆。由此，在从外部保护膜871的开口部871a露出的各配线层背面833b的一部分依次积层Ni层、Pd层及Au层。因此，外部电极840为积层Ni层、Pd层及Au层的构造。
接下来，与第1实施方式同样地，经过第2树脂层研削步骤，进行单片化步骤。由此，制造图18～图21所示的电子装置A2。此外，所述电子装置A2的制造方法为一例，并不限定于此。例如，于在电子零件812的电极垫形成着焊料凸块等接合部件的情况下，也可以不通过形成所述接合层852b的步骤来形成接合部852的接合层852b。
其次，对第2实施方式的电子装置A2及其制造方法的作用效果进行说明。
根据电子装置A2，与电子装置A1同样具备第1树脂层21及第2树脂层22。第1树脂层21介隔多个配线层32支撑电子零件11。第2树脂层22形成在第1树脂层21之上，覆盖电子零件11。因此，能够与第1实施方式同样地，减少支撑部件(第1树脂层21)与保护部件(第2树脂层22)的热膨胀系数的差。因此，能够与第1实施方式同样地，缓和支撑部件与保护部件的界面的热应力，于是能够抑制保护部件从支撑部件剥离。因此，能够提升电子装置A2的可靠性。
除此以外，根据电子装置A2，还能够通过与电子装置A1相同或类似的构成产生与所述电子装置A1的效果相同的效果。
根据电子装置A2，具备多个电子零件11、12。电子零件11由第2树脂层22覆盖，电子零件12由第1树脂层21覆盖。第1树脂层21与第2树脂层22在z方向上积层。因此，电子零件11与电子零件12成为在z方向上多段安装的构造。由此，能够使多个电子零件11、12在z方向上重叠，因此能够使电子装置A2的俯视尺寸变小。又，各电子零件11、12是利用第1树脂层21及第2树脂层22多段安装，不具备半导体基板。因此，无须加工半导体基板，所以多段安装的形成变得容易。
在第2实施方式中，电子零件12的构造并不限定于所述构造。图30表示电子零件12的构造不同的情况下的电子装置。图30是表示此种变化例的电子装置的剖视图，对应于图20的截面。如图30所示，本变化例中的电子零件12在x方向的两端形成着电极。此种构造的电子零件12例如有芯片电容器及芯片电阻器等。图30中，通过接合部53将电子零件12接合在各配线层833。接合部53为焊料膏或银膏等导电性接合材。在接合部53形成着填角。
＜第3实施方式＞
图31表示第3实施方式的电子装置。第3实施方式的电子装置A3与电子装置A2相比，主要不同之处在于元件主面121从第1树脂层21露出。
图31是表示电子装置A3的剖视图，对应于电子装置A2中的图20的截面。
在电子装置A3中，电子零件12的元件主面121从第1树脂层21的第1树脂层主面211露出。在本实施方式中，元件主面121与第1树脂层主面211为同一平面。要使元件主面121从第1树脂层主面211露出，例如可以在所述第1树脂层研削步骤中，对第1树脂层821进行研削直至电子零件812的元件主面812a露出。
元件保护膜72是具有绝缘性的覆膜。元件保护膜72覆盖电子零件12的元件主面121。元件保护膜72在俯视时与电子零件12重叠。元件保护膜72的构成材料与外部保护膜71同样为聚合物树脂。此外，元件保护膜72的构成材料并不限定于此。元件保护膜72的形成例如是在第1树脂层研削步骤后且形成基底层891a的步骤前进行。此外，元件保护膜72的形成并不限定于该时点。在本实施方式中，表示电子装置A3具备元件保护膜72的情况，但也可以不具备该元件保护膜72。
其次，对第3实施方式的电子装置A3及其制造方法的作用效果进行说明。
根据电子装置A3，与电子装置A1同样具备第1树脂层21及第2树脂层22。第1树脂层21介隔多个配线层32支撑电子零件11。第2树脂层22形成在第1树脂层21之上，覆盖电子零件11。因此，能够与第1实施方式同样地，减少支撑部件(第1树脂层21)与保护部件(第2树脂层22)的热膨胀系数的差。因此，能够与第1实施方式同样地缓和支撑部件与保护部件的界面的热应力，于是能够抑制保护部件从支撑部件剥离。因此，能够提升电子装置A3的可靠性。
除此以外，根据电子装置A3还能够通过与电子装置A1、A2相同或类似的构成产生与所述电子装置A1、A2的效果相同的效果。
根据电子装置A3，第1树脂层研削步骤中，对第1树脂层821进行研削直至电子零件812的元件主面812a露出。根据该构成，能够使电子装置A3的z方向的尺寸变小。因此，能够实现电子装置A3的小型化。
根据电子装置A3，具备覆盖电子零件12的元件主面121的元件保护膜72。在电子装置A3中，电子零件12的元件主面121从第1树脂层21露出，因此在电子装置A3的制造过程中，可能会在元件主面121意外形成某种导电体。因此，有造成电子零件12意外短路的危险。于是，通过形成元件保护膜72，利用第1树脂层21及元件保护膜72来覆盖电子零件12整个面，因此能够抑制电子零件12的意外短路。因此，能够提升电子装置A3的可靠性。
以下，对本发明的电子装置中的其它变化例进行说明。以下所示的各变化例可以适当组合。
本发明的电子装置也可以在第2树脂层22的第2树脂层主面221之上形成金属制覆膜。图32表示第1实施方式的电子装置A1中具备该金属制覆膜(金属膜62)的情况。图32为表示此种变化例的电子装置的剖视图，对应于图3的截面。金属膜62的构成材料例如是依次积层Ti层、Cu层及不锈钢层而成的材料。金属膜62例如通过溅镀形成。此外，金属膜62的构成材料及形成方法并不限定于此。金属膜62与框状导电体61的顶面613相接。这样一来，在设置了金属膜62的情况下，电子零件11被完全覆盖，因此能够遮断来自外部的干扰电磁波。此外，电子装置A2、A3也可以进而具备金属膜62。
在本发明的电子装置中，各外部电极40的构成并不限定于第1实施方式至第3实施方式所示的构成。例如，各外部电极40也可以是球体状的焊料凸块(焊料球)。图33表示第1实施方式的电子装置A1中用焊料球构成各外部电极40的情况。图33是表示此种变化例的电子装置的剖视图，对应于图3的截面。此外，电子装置A2、A3中也可以用焊料球构成各外部电极40。
在本发明的电子装置中，各接合部51的构成并不限定于第1实施方式至第3实施方式所示的构成。图34～图36表示第1实施方式的电子装置A1中接合部51的构造不同的情况下的一例。图34～图36是表示各变化例的电子装置的局部放大剖视图，对应于图4的局部放大剖视图。此外，并不限定于电子装置A1，电子装置A2、A3中也可以同样地构成。又，第2实施方式及第3实施方式所示的接合部52中，也可以与图34～图36各自所示的接合部51同样地构成。
在图34所示的接合部51中，绝缘层511例如是覆盖各配线层32的阻焊剂。绝缘层511中，各配线层32的上的一部分开口。接合层512的一部分填充在绝缘层511中开口的部分。如图34所示，接合层512包含相互积层的第1层512a、第2层512b、第3层512c及第4层512d。第1层512a包含相互积层的Ti层及Cu层。该Ti层与各配线层32相接。第1层512a例如可以通过溅镀形成。第2层512b的构成材料为包含Cu的金属。第3层512c的构成材料为包含Ni的金属。第4层512d的构成材料例如为包含Sn的金属。例示该合金，有Sn-Sb系合金或Sn-Ag系合金等无铅焊料。第2层512b、第3层512c及第4层512d例如可以分别通过电镀形成。
在图35所示的接合部51中，接合层512包含第1层512a、第3层512c及第4层512d。也就是说，与图34所示的形态相比，不包含第2层512b。此外，绝缘层511与图34所示的形态相同。
在图36所示的接合部51中，不包含绝缘层511而包含接合层512。接合层512例如为包含Sn的金属。该合金例如为Sn-Sb系合金或Sn-Ag系合金等无铅焊料。在图36中，图示电子零件11的电极垫13。电极垫13包含相互积层的第1层131及第2层132。第1层131例如为包含Cu的金属层，第2层132例如为包含Ni的金属层。此外，在图36的变化例中，也可以对接合部51追加绝缘层511。
在本发明的电子装置中，也可以不具备框状导电体61。图37表示此种变化例的电子装置。图37是表示本变化例的电子装置的剖视图，对应于图3的截面。此外，图37表示第1实施方式的电子装置A1中不具备框状导电体61的情况，电子装置A2、A3也可以同样地构成。
在本发明的电子装置中，电子零件11的元件主面111也可以从第2树脂层22的第2树脂层主面221露出。图38表示此种变化例的电子装置。图38是表示本变化例的电子装置的剖视图，对应于图3的截面。此外，图38表示第1实施方式的电子装置A1中使元件主面111从第2树脂层主面221露出的情况，电子装置A2、A3也可以同样地构成。例如，通过在第2树脂层研削步骤中，对第2树脂层822进行研削直至电子零件811的元件主面811a露出来进行制造。此外，本变化例中，电子零件11的元件主面111露出到电子装置的外部，因此可以预先形成覆盖该元件主面111的保护膜。本变化例中，对第2树脂层22进行研削直至电子零件11的元件主面111露出，所以能够使第2树脂层22的厚度(z方向尺寸)变小。因此，由于能够使电子装置的厚度(z方向尺寸)变小，便能够实现电子装置的小型化。进而，因为电子零件11的元件主面111从第2树脂层22露出，所以能够提升热从电子零件11的散热性。
在本发明的电子装置中，配线层32的形成范围并不限定于第1实施方式至第3实施方式所示的形态。例如，可以根据形成在电子零件11的元件背面112的电极垫的数量及位置、以及电子装置的端子(外部电极40)的数量及位置等进行适当变更。图39及图40表示第1实施方式的电子装置A1中配线层32的形成范围不同的情况。图39及图40是表示此种变化例的电子装置的俯视图。此外，图39及图40所示的形态为一例，并不限定于这些形态。图39及图40中，在电子零件11形成着8个电极垫，根据所形成的电极垫的数量适当改变配线层32的形成范围。此外，电子装置A2、A3中也可以适当变更配线层32的形成范围。
在本发明的电子装置中，配线层33的形成范围并不限定于第2实施方式及第3实施方式所示的形态。配线层33的形成范围与所述配线层32同样可以适当变更。例如，可以根据电子零件11的电极垫的数量及位置、电子零件12的电极垫的数量及位置、电子零件11与电子零件12的导通路径、及电子装置的端子(外部电极40)的数量及位置等适当变更。
在本发明的电子装置中，电子零件11与电子零件12在俯视时也可以不重叠。图41表示此种变化例的电子装置。图41是表示该电子装置的俯视图，以假想线表示密封树脂20。在图41所示的形态中，如上所述，俯视时电子零件11与电子零件12不重叠，排列在x方向上。又，在图41所示的形态中，表示俯视时电子零件11与电子零件12完全不重叠的情况，也可以是一部分相互重叠的构成。
在本发明的电子装置中，电子零件11的数量及电子零件12的数量并无特别限定。图42表示此种变化例的电子装置。图42是表示该电子装置的俯视图，对应于第2实施方式的图19。图42所示的形态中，具备2个电子零件12，各电子零件12分别接合于各配线层33。此外，图42中，表示具备2个电子零件12的情况，也可以具备更多的电子零件12。又，电子零件11的数量也可以具备2个以上。
在本发明的电子装置中，外部电极40的构成并不限定于第1实施方式至第3实施方式所示的形态。图43表示外部电极40包含柱状导电体被覆部41及配线层被覆部42二者的情况。图44表示第2实施方式的电子装置A2中，外部电极40不包含配线层被覆部42而包含柱状导电体被覆部41的情况。图43及图44均为表示本变化例的电子装置的剖视图，对应于图20的截面。在图43所示的形态中，柱状导电体31未形成在配线层33之上，电子零件11与电子零件12在电子装置的内部未导通。电子零件11经由接合部51、配线层32及柱状导电体31与柱状导电体被覆部41(外部电极40)导通。电子零件12经由接合部52及配线层33与配线层被覆部42(外部电极40)导通。因此，图43所示的电子装置中，柱状导电体被覆部41为与电子零件11导通的端子，配线层被覆部42为与电子零件12导通的端子。图44所示的形态中，具备在z方向上从第1树脂层21的第1树脂层主面211贯通至第1树脂层背面212的第1柱状导电体31、及形成在配线层33之上的第2柱状导电体31。电子零件11经由接合部51、配线层32及第1柱状导电体31与柱状导电体被覆部41(外部电极40)导通。电子零件12经由接合部52、配线层33、第2柱状导电体31、配线层32及第1柱状导电体31与柱状导电体被覆部41(外部电极40)导通。因此，图44所示的电子装置中，配线层被覆部42(外部电极40)是与电子零件11及电子零件12二者导通的端子。
在本发明的电子装置中，密封树脂20的构成并不限定于第1实施方式至第3实施方式所示的形态，也可以是不仅积层第1树脂层21及第2树脂层22，进而还积层1层以上树脂层的构成。在该情况下，通过在多个树脂层的每一层具备贯通各树脂层的导电体、由各树脂层覆盖的电子零件、及与该电子零件导通的配线层，能够提供比电子装置A2、A3更多段的安装构造。
本发明的电子装置及其制造方法并不限定于所述实施方式。本发明的电子装置的各部的具体构成及本发明的电子装置的制造方法的各步骤的具体处理可以自由变更各种设计。
本发明的电子装置及其制造方法包含涉及以下附记的实施方式。
[附记1]
一种电子装置，其特征在于具备：
第1树脂层，具有在第1方向上朝向互为相反侧的第1树脂层主面及第1树脂层背面；
第1导电体，具有在所述第1方向上朝向互为相反侧的第1导电体主面及第1导电体背面，且在所述第1方向上贯通所述第1树脂层；
第1配线层，跨及所述第1树脂层主面与所述第1导电体主面；
第1电子零件，具有在所述第1方向上与所述第1树脂层主面朝向同一侧的第1元件主面及与所述第1树脂层背面朝向同一侧的第1元件背面，且与所述第1配线层导通接合；
第2树脂层，具有与所述第1树脂层主面朝向同一方向的第2树脂层主面及与所述第1树脂层主面相接的第2树脂层背面，且覆盖所述第1配线层及所述第1电子零件；及
外部电极，配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通。
[附记2]
根据附记1所记载的电子装置，其中在所述第1树脂层主面形成着研削痕。
[附记3]
根据附记2所记载的电子装置，其中所述第1导电体主面相对于所述第1树脂层主面凹陷。
[附记4]
根据附记1至附记3中任一项所记载的电子装置，其进而具备第2配线层，所述第2配线层具有在所述第1方向上朝向互为相反侧的第2配线层主面及第2配线层背面，且
所述第2配线层背面从所述第1树脂层背面露出。
[附记5]
附记4所记载的电子装置，其进而具备与所述第1电子零件不同的第2电子零件，且
所述第2电子零件与所述第2配线层导通接合，至少一部分由所述第1树脂层覆盖根据。
[附记6]
根据附记5所记载的电子装置，其中所述第2电子零件具有与所述第1元件主面朝向同一方向的第2元件主面，且
所述第2元件主面与所述第1树脂层主面为同一平面。
[附记7]
根据附记1至附记6中任一项所记载的电子装置，其中所述外部电极包含覆盖所述第1导电体背面的第1导电体被覆部。
[附记8]
根据附记4至附记6中任一项所记载的电子装置，其中所述外部电极包含覆盖所述第2配线层背面的一部分的第2配线层被覆部。
[附记9]
根据附记8所记载的电子装置，其进而具备覆盖所述第2配线层背面中从所述外部电极露出的部分的保护膜。
[附记10]
根据附记8或附记9所记载的电子装置，其中所述第1导电体背面与所述第2配线层主面相接。
[附记11]
根据附记1至附记10中任一项所记载的电子装置，其进而具备将所述第1电子零件与所述第1配线层接合的导电性接合层，
沿所述第1方向观察时，所述第1配线层的一部分与所述第1电子零件重叠，且
所述导电性接合层介存于所述第1元件背面与所述第1配线层之间。
[附记12]
根据附记1至附记11中任一项所记载的电子装置，其进而具备在所述第1方向上贯通所述第2树脂层的第2导电体，且
沿所述第1方向观察时，所述第2导电体配置在所述第1电子零件周围。
[附记13]
根据附记12所记载的电子装置，其中沿所述第1方向观察时，所述第2导电体与所述第1配线层分开。
[附记14]
根据附记13所记载的电子装置，其中沿所述第1方向观察时，所述第2导电体包围所述第1电子零件。
[附记15]
根据附记12至附记14中任一项所记载的电子装置，其中所述第2导电体具有在所述第1方向上与所述第2树脂层主面朝向同一方向的第2导电体主面，且
所述第2导电体主面从所述第2树脂层主面露出。
[附记16]
根据附记15所记载的电子装置，其进而具备金属膜，沿所述第1方向观察时，所述金属膜与所述第1电子零件重叠，且形成在所述第2树脂层主面之上。
[附记17]
根据附记16所记载的电子装置，其中所述金属膜与所述第2导电体主面相接。
[附记18]
根据附记15至附记17中任一项所记载的电子装置，其中所述第2导电体主面相对于所述第2树脂层主面凹陷。
[附记19]
根据附记1至附记18中任一项所记载的电子装置，其中所述第1电子零件是以半导体作为材料的半导体元件。
[附记20]
一种电子装置的制造方法，其特征在于具有：支撑基板准备步骤，准备具有在第1方向上朝向互为相反侧的基板主面及基板背面的支撑基板；
第1导电体形成步骤，在所述基板主面之上形成第1导电体；
第1树脂层形成步骤，形成覆盖所述第1导电体的第1树脂层；
第1树脂层研削步骤，从所述第1方向上所述基板主面所朝向之侧向所述基板背面所朝向之侧对所述第1树脂层进行研削，使所述第1导电体的一部分从所述第1树脂层露出，由此形成分别在所述第1方向上与所述基板主面朝向同一侧的第1导电体主面及第1树脂层主面；
第1配线层形成步骤，形成跨及所述第1树脂层主面与所述第1导电体主面的第1配线层；
第1电子零件搭载步骤，在所述第1配线层之上导通接合第1电子零件；
第2树脂层形成步骤，形成覆盖所述第1配线层及所述第1电子零件的第2树脂层；
支撑基板去除步骤，通过去除所述支撑基板，使在所述第1方向上与所述第1树脂层主面朝向相反侧的第1树脂层背面露出；及
外部电极形成步骤，形成外部电极，所述外部电极配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通。
[附记21]
根据附记20所记载的电子装置的制造方法，其中在所述支撑基板准备步骤后、且所述第1导电体形成步骤前，进而具有形成覆盖所述基板主面的一部分的第2配线层的第2配线层形成步骤，且
在所述第1导电体形成步骤中，在所述第2配线层之上形成所述第1导电体。
[附记22]
根据附记21所记载的电子装置的制造方法，其进而具有在所述第2配线层之上导通接合第2电子零件的第2电子零件搭载步骤。
[附记23]
根据附记20至附记22中任一项所记载的电子装置的制造方法，其中
在所述第1树脂层研削步骤后且所述第2树脂层形成步骤前，进而具有在所述第1树脂层的一部分之上形成第2导电体的第2导电体形成步骤。
[符号说明]
A1、A2、A3 电子装置
11、12、811、812 电子零件
111、121、811a、812a 元件主面
112、122、811b、812b 元件背面
13 电极垫
131 第1层
132 第2层
20 密封树脂
21、821 第1树脂层
211、821a 第1树脂层主面
212、821b 第1树脂层背面
213 第1树脂层侧面
22、822 第2树脂层
221、822a 第2树脂层主面
222 第2树脂层背面
223 第2树脂层侧面
30 内部电极
31、831 柱状导电体
311、831a 柱状导电体主面
312、831b 柱状导电体背面
313 柱状导电体侧面
32、832 配线层
321 配线层主面
321a 凹部
322 配线层背面
33、833 配线层
331 配线层主面
332、833b 配线层背面
40、840 外部电极
41 柱状导电体被覆部
42 配线层被覆部
51、52、53、851、852 接合部
511、521、851a、852a 绝缘层
512、522、851b、852b 接合层
512a、522a 第1层
512b、522b 第2层
512c、522c 第3层
512d 第4层
61、861 框状导电体
611 内表面
612 外表面
613、861c 顶面
62 金属膜
71、871 外部保护膜
871a 开口部
72 元件保护膜
800 支撑基板
801 支撑基板主面
802 支撑基板背面
890a、891a 基底层
890b、890c、891b、891c 镀敷层

Claims (22)

1.一种电子装置，其特征在于具备：
第1树脂层，具有在第1方向上朝向互为相反侧的第1树脂层主面及第1树脂层背面；
第1导电体，具有在所述第1方向上朝向互为相反侧的第1导电体主面及第1导电体背面，且在所述第1方向上贯通所述第1树脂层；
第1配线层，跨及所述第1树脂层主面与所述第1导电体主面；
第1电子零件，具有在所述第1方向上与所述第1树脂层主面朝向同一侧的第1元件主面及与所述第1树脂层背面朝向同一侧的第1元件背面，且与所述第1配线层导通接合；
第2树脂层，具有与所述第1树脂层主面朝向同一方向的第2树脂层主面及与所述第1树脂层主面相接的第2树脂层背面，且覆盖所述第1配线层及所述第1电子零件；及
外部电极，配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通；其中
所述第1导电体主面相对于所述第1树脂层主面凹陷；
所述第1配线层具有：第1配线层主面，在所述第1方向上与所述第1导电体主面朝向同一方向；及凹部，从所述第1配线层主面向所述第1方向凹陷；
沿所述第1方向观察时，所述凹部与所述第1导电体重叠。
2.根据权利要求1所述的电子装置，其中
在所述第1树脂层主面形成着研削痕。
3.根据权利要求1或2所述的电子装置，其
进而具备第2配线层，所述第2配线层具有在所述第1方向上朝向互为相反侧的第2配线层主面及第2配线层背面，且
所述第2配线层背面从所述第1树脂层背面露出。
4.根据权利要求3所述的电子装置，其
进而具备与所述第1电子零件不同的第2电子零件，且
所述第2电子零件与所述第2配线层导通接合，至少一部分由所述第1树脂层覆盖。
5.根据权利要求4所述的电子装置，其中
所述第2电子零件具有与所述第1元件主面朝向同一方向的第2元件主面，且所述第2元件主面与所述第1树脂层主面为同一平面。
6.根据权利要求1所述的电子装置，其中
所述外部电极包含覆盖所述第1导电体背面的第1导电体被覆部。
7.根据权利要求3所述的电子装置，其中
所述外部电极包含覆盖所述第2配线层背面的一部分的第2配线层被覆部。
8.根据权利要求7所述的电子装置，其
进而具备覆盖所述第2配线层背面中从所述外部电极露出的部分的保护膜。
9.根据权利要求7所述的电子装置，其中
所述第1导电体背面与所述第2配线层主面相接。
10.根据权利要求1所述的电子装置，其
进而具备将所述第1电子零件与所述第1配线层接合的导电性接合层，
沿所述第1方向观察时，所述第1配线层的一部分与所述第1电子零件重叠，且所述导电性接合层介存于所述第1元件背面与所述第1配线层之间。
11.根据权利要求1所述的电子装置，其进而具备在所述第1方向上贯通所述第2树脂层的第2导电体，且
沿所述第1方向观察时，所述第2导电体配置在所述第1电子零件周围。
12.根据权利要求11所述的电子装置，其中
沿所述第1方向观察时，所述第2导电体与所述第1配线层分开。
13.根据权利要求12所述的电子装置，其中
沿所述第1方向观察时，所述第2导电体包围所述第1电子零件。
14.根据权利要求11所述的电子装置，其中
所述第2导电体具有在所述第1方向上与所述第2树脂层主面朝向同一方向的第2导电体主面，且
所述第2导电体主面从所述第2树脂层主面露出。
15.根据权利要求14所述的电子装置，其
进而具备金属膜，沿所述第1方向观察时，所述金属膜与所述第1电子零件重叠且形成在所述第2树脂层主面之上。
16.根据权利要求15所述的电子装置，其中
所述金属膜与所述第2导电体主面相接。
17.根据权利要求14所述的电子装置，其中
所述第2导电体主面相对于所述第2树脂层主面凹陷。
18.根据权利要求1所述的电子装置，其中
所述第1电子零件是以半导体作为材料的半导体元件。
19.一种电子装置的制造方法，其特征在于具有：
支撑基板准备步骤，准备具有在第1方向上朝向互为相反侧的基板主面及基板背面的支撑基板；
第1导电体形成步骤，在所述基板主面之上形成第1导电体；
第1树脂层形成步骤，形成覆盖所述第1导电体的第1树脂层；
第1树脂层研削步骤，从所述第1方向上所述基板主面所朝向之侧向所述基板背面所朝向之侧对所述第1树脂层进行研削，使所述第1导电体的一部分从所述第1树脂层露出，由此形成分别在所述第1方向上与所述基板主面朝向同一侧的第1导电体主面及第1树脂层主面；
凹陷步骤，在所述第1树脂层研削步骤后，在所述第1方向上，使所述第1导电体主面相对于所述第1树脂层主面凹陷；
第1配线层形成步骤，形成跨及所述第1树脂层主面与所述第1导电体主面的第1配线层；
第1电子零件搭载步骤，在所述第1配线层之上导通接合第1电子零件；
第2树脂层形成步骤，形成覆盖所述第1配线层及所述第1电子零件的第2树脂层；
支撑基板去除步骤，通过去除所述支撑基板，使在所述第1方向上与所述第1树脂层主面朝向相反侧的第1树脂层背面露出；及
外部电极形成步骤，形成外部电极，所述外部电极配置在比所述第1树脂层更靠所述第1树脂层背面所朝向的方向侧，且与所述第1导电体导通。
20.根据权利要求19所述的电子装置的制造方法，其
在所述支撑基板准备步骤后且所述第1导电体形成步骤前，进而具有形成覆盖所述基板主面的一部分的第2配线层的第2配线层形成步骤，且
在所述第1导电体形成步骤中，在所述第2配线层之上形成所述第1导电体。
21.根据权利要求20所述的电子装置的制造方法，其
进而具有在所述第2配线层之上导通接合第2电子零件的第2电子零件搭载步骤。
22.根据权利要求19至21中任一项所述的电子装置的制造方法，其
在所述第1树脂层研削步骤后且所述第2树脂层形成步骤前，进而具有在所述第1树脂层的一部分之上形成第2导电体的第2导电体形成步骤。
CN201910988708.5A 2019-02-26 2019-10-17 电子装置及电子装置的制造方法 Active CN111613586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019032444A JP7269755B2 (ja) 2019-02-26 2019-02-26 電子装置および電子装置の製造方法
JP2019-032444 2019-02-26

Publications (2)

Publication Number Publication Date
CN111613586A CN111613586A (zh) 2020-09-01
CN111613586B true CN111613586B (zh) 2024-03-12

Family

ID=72140299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910988708.5A Active CN111613586B (zh) 2019-02-26 2019-10-17 电子装置及电子装置的制造方法

Country Status (3)

Country Link
US (2) US11417624B2 (zh)
JP (1) JP7269755B2 (zh)
CN (1) CN111613586B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116615800A (zh) * 2020-12-16 2023-08-18 罗姆股份有限公司 半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700452A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 半导体器件装配构件
JP2006013439A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 半導体素子実装構造体
CN1905141A (zh) * 2005-07-26 2007-01-31 恩益禧电子股份有限公司 半导体装置及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP2009094409A (ja) 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JPWO2011118572A1 (ja) * 2010-03-23 2013-07-04 日本電気株式会社 半導体装置の製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
US10096552B2 (en) * 2017-01-03 2018-10-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6894754B2 (ja) * 2017-05-10 2021-06-30 ローム株式会社 半導体装置
JP7001445B2 (ja) * 2017-11-30 2022-01-19 ローム株式会社 半導体装置およびその製造方法
WO2019111873A1 (ja) * 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
JP7211757B2 (ja) * 2018-10-22 2023-01-24 新光電気工業株式会社 配線基板
KR102609137B1 (ko) * 2019-02-14 2023-12-05 삼성전기주식회사 반도체 패키지
KR20200114313A (ko) * 2019-03-28 2020-10-07 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700452A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 半导体器件装配构件
JP2006013439A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 半導体素子実装構造体
CN1905141A (zh) * 2005-07-26 2007-01-31 恩益禧电子股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN111613586A (zh) 2020-09-01
US20200273834A1 (en) 2020-08-27
US20220344300A1 (en) 2022-10-27
JP7269755B2 (ja) 2023-05-09
US11417624B2 (en) 2022-08-16
JP2020136629A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US20020113323A1 (en) Integrated semiconductor circuit
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6894754B2 (ja) 半導体装置
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
US20080251944A1 (en) Semiconductor device
JP4494249B2 (ja) 半導体装置
JP2019050302A (ja) 半導体装置
JP4739198B2 (ja) 半導体装置の製造方法
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
CN111613586B (zh) 电子装置及电子装置的制造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP7421622B2 (ja) 半導体装置
US11587877B2 (en) Semiconductor device in which peeling off of sealing resin from the wire is suppressed
JP2018088505A (ja) 半導体装置およびその製造方法
JP3084648B2 (ja) 半導体装置
US20190348391A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP3943037B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant