JP7211757B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7211757B2
JP7211757B2 JP2018198670A JP2018198670A JP7211757B2 JP 7211757 B2 JP7211757 B2 JP 7211757B2 JP 2018198670 A JP2018198670 A JP 2018198670A JP 2018198670 A JP2018198670 A JP 2018198670A JP 7211757 B2 JP7211757 B2 JP 7211757B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring
insulating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018198670A
Other languages
English (en)
Other versions
JP2020068237A (ja
Inventor
貴彦 木曽
正宏 経塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018198670A priority Critical patent/JP7211757B2/ja
Priority to US16/654,733 priority patent/US11171080B2/en
Publication of JP2020068237A publication Critical patent/JP2020068237A/ja
Application granted granted Critical
Publication of JP7211757B2 publication Critical patent/JP7211757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板に関する。
従来より、半導体チップ等の発熱する電子部品を内蔵した配線基板が知られている。このような配線基板において、電子部品は、例えば、複数の絶縁層で被覆されている。具体例として、電子部品を２層の絶縁層で被覆し、２層の絶縁層を構成する下層及び上層が何れもフィラーを含有する樹脂層である配線基板が挙げられる。
特開２００７－５９８２１号公報 特開２０１７－１１７８４２号公報
しかしながら、電子部品が発熱するため、電子部品の直上に複数の絶縁層同士の界面が存在すると、熱伝導率の低下が懸念される。２層の絶縁層が何れもフィラーを含有することで、熱伝導率の低下の抑制が期待されるが、この場合でも電子部品が発した熱は樹脂の部分も伝達するため、熱伝導率の低下は十分に抑制できなかった。
本発明は、上記の点に鑑みてなされたものであり、電子部品を有する配線基板において、熱伝導率の低下を抑制することを課題とする。
本配線基板は、第１絶縁層と、第１面を前記第１絶縁層側に向けて前記第１絶縁層上に実装された電子部品と、第２絶縁層と、を有し、前記第２絶縁層は、前記第１絶縁層上に形成されて前記電子部品の前記第１面の反対面である第２面を被覆する第１層と、前記第１層上に積層された第２層と、を含み、前記第１層は、フィラーを含有し、前記フィラーのうち少なくとも１つは、一方側が前記電子部品の前記第２面と直接接し、他方側が前記第１層から露出して前記第２層と直接接し、前記第２層の上面の粗度は、前記第１層の上面の粗度よりも小さいことを要件とする。
開示の技術によれば、電子部品を有する配線基板において、熱伝導率の低下を抑制することができる。
第１実施形態に係る配線基板を例示する図である。 第１実施形態に係る配線基板の製造工程を例示する図（その１）である。 第１実施形態に係る配線基板の製造工程を例示する図（その２）である。 第１実施形態に係る配線基板の製造工程を例示する図（その３）である。 第１実施形態に係る配線基板のＳＥＭ写真である。 第１実施形態の変形例１に係る配線基板を例示する断面図である。 第１実施形態の変形例２に係る配線基板を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
本発明に係る配線基板は、電子部品を内蔵する電子部品内蔵型の配線基板であり、発熱の大きい電子部品を内蔵する場合に特に有効である。発熱の大きい電子部品の一例としては、半導体チップが挙げられる。発熱の大きい電子部品の他の例としては、抵抗やチップコンデンサが挙げられる。以下、電子部品が半導体チップである場合を例にして説明する。
［第１実施形態に係る配線基板の構造］
まず、第１実施形態に係る配線基板の構造について説明する。図１は、第１実施形態に係る配線基板を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）のＡ部の拡大図である。
図１を参照すると、配線基板１は、半導体チップ３０を内蔵するチップ内蔵型の配線基板である。配線基板１は、配線層１１と、絶縁層１４と、配線層１５と、絶縁層１６と、配線層１７と、ソルダーレジスト層１８と、絶縁層２１と、配線層２２と、ソルダーレジスト層２３と、外部接続端子２４と、半導体チップ３０と、バンプ４０と、アンダーフィル樹脂５０とを有する。
なお、本実施形態では、便宜上、配線基板１のソルダーレジスト層１８側を上側又は一方の側、ソルダーレジスト層２３側を下側又は他方の側とする。又、各部位のソルダーレジスト層１８側の面を一方の面又は上面、ソルダーレジスト層２３側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層１８の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層１８の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、絶縁層２１の上面側に配線層１１が埋め込まれている。配線層１１は、所定の平面形状にパターニングされている。配線層１１の上面と絶縁層２１の上面とは、例えば、面一とすることができる。配線層１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１の厚さは、例えば、１０～３０μｍ程度とすることができる。なお、配線層１１は、チップ接続用パッド、ビア受けパッド、配線パターン等を適宜有することができる。
半導体チップ３０は、回路形成面３０ａ（第１面）を絶縁層２１側に向けて（フェースダウン状態で）、絶縁層２１上にフリップチップ実装されている。半導体チップ３０は、例えば、シリコン等からなる薄板化された半導体基板３１に半導体集積回路（図示せず）等が形成されたものである。回路形成面３０ａには、半導体集積回路と電気的に接続された電極パッド３２が形成されている。
半導体チップ３０の電極パッド３２は、バンプ４０を介して、配線層１１のチップ接続用パッドと電気的に接続されている。アンダーフィル樹脂５０は、半導体チップ３０の回路形成面３０ａと絶縁層２１の上面との間に充填され、半導体チップ３０の側面を被覆し、半導体チップ３０の背面３０ｂ（第２面）を露出している。バンプ４０は、例えば、はんだバンプである。はんだバンプの材料としては、例えば、ＳｎＢｉはんだ等を用いることができる。
半導体チップ３０の機能は、特に限定されないが、例えば、メモリ（ＤＲＡＭ等）、ロジック（ＣＰＵ等）、アプリケーションプロセッサ等が挙げられる。配線基板１に、同一機能の又は異なる機能の複数の半導体チップ３０が実装されてもよい。
絶縁層１４は、絶縁層２１の上面に形成されている。絶縁層１４が１層構造である場合、絶縁層１４が厚くなると、半導体チップ３０を埋め込んだ際に絶縁層１４の厚さのばらつきが一部で生じるため、絶縁層１４上に高密度な配線層を直接形成することが困難である。そこで、配線基板１では、絶縁層１４を、半導体チップ３０を埋め込む比較的厚い第１層１４１と、第１層１４１より薄い第２層１４２を含む２層構造とし、第１層１４１で生じた厚さばらつきを、第２層１４２で吸収している。これにより、第２層１４２の上面の平滑性が向上するため、第２層１４２の上面に高密度な配線層１５を形成することが可能となる。
なお、本願において、高密度な配線層とは、ライン／スペースが３０μｍ／３０μｍ以下の配線層を指す。ここで、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが２μｍ／２μｍと記載されていた場合、配線幅が２μｍで隣り合う配線同士の間隔が２μｍであることを表す。
第１層１４１は、絶縁層２１上に形成されて、配線層１１の一部、半導体チップ３０の背面３０ｂ、及びアンダーフィル樹脂５０を被覆している。第２層１４２は、第１層１４１上に積層されている。第１層１４１及び第２層１４２としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。但し、第１層１４１及び第２層１４２として異なる絶縁性樹脂を用いてもよい。第１層１４１の厚さＴ１は、例えば、１２０～１４０μｍ程度とすることができる。第２層１４２の厚さＴ２は、例えば、２０～４０μｍ程度とすることができる。第２層１４２の上面の粗度は、第１層１４１の上面の粗度よりも小さい。配線層１５のライン／スペースは、例えば、３０μｍ／３０μｍ程度とすることができる。
又、配線基板１では、絶縁層１４を２層構造とすることで懸念される放熱特性の低下（半導体チップ３０の直上に絶縁層同士の界面が存在することによる熱伝導率の低下）を抑制している。これについて、以下に説明する。
第１層１４１はフィラー１４１ｆを含有し、第２層１４２はフィラー１４２ｆを含有している。フィラー１４１ｆ及び１４２ｆとしては、例えば、シリカ（ＳｉＯ２）、カオリン（Ａｌ２Ｓｉ２Ｏ５（ＯＨ４））、アルミナ（Ａｌ２Ｏ３）等が挙げられる。又、これらを混在させてもよい。フィラー１４１ｆ及び１４２ｆの平均粒径は例えば０．５μｍ程度、最大粒径は例えば５μｍ程度とすることができる。但し、フィラー１４１ｆの種類や粒径や含有量と、フィラー１４２ｆの種類や粒径や含有量は、同一であってもよいし、異なっていてもよい。
半導体チップ３０の背面３０ｂを被覆する部分の第１層１４１の厚さＴ３は、フィラー１４１ｆの最大粒径と同程度に設計されている。第１層１４１の半導体チップ３０の背面３０ｂを被覆する部分には、多数のフィラー１４１ｆがランダムに配置される。そのため、図１（ｂ）に示すように、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つは、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１の上面から露出して第２層１４２の下面１４２ｂと直接接している。なお、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つは、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１の上面から突出して第２層１４２と直接接してもよい。
このように、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つが半導体チップ３０の背面３０ｂ及び第２層１４２と直接接することで、以下に説明するように、配線基板１の放熱特性を向上できる。
例えば、フィラー１４１ｆがシリカである場合、熱伝導率は１．３～１０Ｗ／ｍ・ｋ程度である。これに対して、第１層１４１を構成する樹脂がエポキシ系樹脂である場合、熱伝導率は０．３Ｗ／ｍ・ｋ程度である。半導体チップ３０の背面３０ｂ及び第２層１４２と直接接するフィラー１４１ｆが存在することにより、半導体チップ３０が発生する熱は、第１層１４１を構成する樹脂よりも熱伝導率が高いフィラー１４１ｆを介して伝わる。そのため、半導体チップ３０から第２層１４２側に効率的に熱を移動させることが可能となり、配線基板１の放熱特性を向上できる。
第２層１４２は、第１層１４１より高熱伝導率であることが好ましい。これにより、配線基板１の放熱特性を更に向上できる。第２層１４２を第１層１４１より高熱伝導率とするには、例えば、フィラー１４１ｆ及び１４２ｆを同種とし、フィラー１４２ｆの含有量をフィラー１４１ｆの含有量よりも多くすればよい。又、フィラー１４２ｆとして、フィラー１４１ｆよりも高熱伝導率のフィラーを選択してもよい。又、第２層１４２を構成する樹脂として、第１層１４１を構成する樹脂よりも高熱伝導率の樹脂を選択してもよい。或いは、これらを適宜組み合わせてもよい。
なお、第１層１４１に含有されるフィラー１４１ｆの一部は、第１層１４１を形成する工程で加圧される際に、第１層１４１の平面視で半導体チップ３０の背面３０ｂと重複する領域から、第１層１４１の平面視で半導体チップ３０の周辺部に位置する領域に追い出される。これにより、フィラー１４１ｆは、第１層１４１の平面視で半導体チップ３０の周辺部に位置する領域において、第１層１４１の半分の厚さの位置よりも第２層１４２側（第１層１４１のＴ１／２の位置よりも上側）に偏在することになる。すなわち、第１層１４１の平面視で半導体チップ３０の周辺部に位置する領域において、第１層１４１の半分の厚さの位置よりも第２層１４２側におけるフィラー１４１ｆの含有量は、第１層１４１の半分の厚さの位置よりも絶縁層２１側におけるフィラー１４１ｆの含有量よりも多い。その結果、フィラー１４１ｆにより、半導体チップ３０の背面３０ｂからの熱を横方向に効率よく伝えることができる。
配線層１５は、絶縁層１４の一方の側に形成されている。配線層１５は、絶縁層１４（第１層１４１及び第２層１４２）を貫通し配線層１１の上面を露出するビアホール１４ｘ内に充填されたビア配線、及び絶縁層１４の上面に形成された配線パターンを含んでいる。配線層１５は、配線層１１と電気的に接続されている。ビアホール１４ｘは、絶縁層１６側に開口されている開口部の径が配線層１１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層１５の材料や配線層１５の配線パターンの厚さは、例えば、配線層１１と同様とすることができる。
絶縁層１６は、絶縁層１４の上面（第２層１４２の上面）に形成されている。絶縁層１６の材料としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。絶縁層１６の厚さは、例えば３０～４０μｍ程度とすることができる。絶縁層１６は、シリカ（ＳｉＯ２）等のフィラーを含有してもよい。
配線層１７は、絶縁層１６の一方の側に形成されている。配線層１７は、絶縁層１６を貫通し配線層１５の上面を露出するビアホール１６ｘ内に充填されたビア配線、及び絶縁層１６の上面に形成された配線パターンを含んでいる。配線層１７は、配線層１５と電気的に接続されている。ビアホール１６ｘは、ソルダーレジスト層１８側に開口されている開口部の径が配線層１５の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層１７の材料や配線層１７の配線パターンの厚さは、例えば、配線層１１と同様とすることができる。
ソルダーレジスト層１８は、配線基板１の一方の側の最外層であり、絶縁層１６の上面に、配線層１７を覆うように形成されている。ソルダーレジスト層１８は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層１８の厚さは、例えば１５～３５μｍ程度とすることができる。
ソルダーレジスト層１８は、開口部１８ｘを有し、開口部１８ｘの底部には配線層１７の上面の一部が露出している。開口部１８ｘの平面形状は、例えば、円形とすることができる。必要に応じ、開口部１８ｘ内に露出する配線層１７の上面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。開口部１８ｘの底部に露出する配線層１７の上面に、はんだバンプ等の外部接続端子を形成してもよい。
絶縁層２１は、絶縁層１４の下面に形成されている。絶縁層２１の材料としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。絶縁層２１の厚さは、例えば３０～４０μｍ程度とすることができる。絶縁層２１は、シリカ（ＳｉＯ２）等のフィラーを含有してもよい。
配線層２２は、絶縁層２１の他方の側に形成されている。配線層２２は、絶縁層２１を貫通し配線層１１の下面を露出するビアホール２１ｘ内に充填されたビア配線、及び絶縁層２１の下面に形成された配線パターンを含んでいる。配線層２２は、配線層１１と電気的に接続されている。ビアホール２１ｘは、ソルダーレジスト層２３側に開口されている開口部の径が配線層１１の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層２２の材料や配線層２２の配線パターンの厚さは、例えば、配線層１１と同様とすることができる。
ソルダーレジスト層２３は、配線基板１の他方の側の最外層であり、絶縁層２１の下面に、配線層２２を覆うように形成されている。ソルダーレジスト層２３は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層２３の厚さは、例えば１５～３５μｍ程度とすることができる。
ソルダーレジスト層２３は、開口部２３ｘを有し、開口部２３ｘの底部には配線層２２の下面の一部が露出している。開口部２３ｘの平面形状は、例えば、円形とすることができる。必要に応じ、開口部２３ｘ内に露出する配線層２２の下面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。開口部２３ｘの底部に露出する配線層２２の下面には、はんだバンプ等の外部接続端子２４が形成されている。
なお、必要に応じ、絶縁層２１とソルダーレジスト層２３との間に絶縁層と配線層とを必要数交互に積層し、多層構造としてもよい。
［第１実施形態に係る配線基板の製造方法］
次に、第１実施形態に係る配線基板の製造方法について説明する。図２～図４は、第１実施形態に係る配線基板の製造工程を例示する図である。なお、ここでは、１つの配線基板を作製する工程の例を示すが、配線基板となる複数の部分を作製し、その後個片化して各配線基板とする工程としてもよい。
まず、図２（ａ）に示す工程では、上面が平坦面である支持体３００を準備する。支持体３００としては、金属板や金属箔等を用いることができるが、本実施形態では、支持体３００として銅箔を用いる例を示す。支持体３００の厚さは、例えば１８～１００μｍ程度とすることができる。次に、支持体３００の上面に配線層１１を形成する。配線層１１を形成するには、例えば、支持体３００の上面に配線層１１を形成する部分に開口部を備えたレジスト層（例えば、ドライフィルムレジスト等）を形成する。そして、例えば、支持体３００をめっき給電層に利用する電解めっき法等により、レジスト層の開口部内に露出する支持体３００の上面に配線層１１を形成する。その後、レジスト層を除去する。配線層１１の材料や厚さは、前述の通りである。
次に、図２（ｂ）に示す工程では、例えば、支持体３００の上面に配線層１１の上面及び側面を被覆するように半硬化状態のフィルム状の樹脂をラミネートし、硬化させて絶縁層２１を形成する。或いは、フィルム状の樹脂のラミネートに代えて、液状又はペースト状の樹脂を塗布後、硬化させて絶縁層２１を形成してもよい。絶縁層２１の材料や厚さは、前述の通りである。次に、絶縁層２１に、絶縁層２１を貫通し配線層１１の上面を露出させるビアホール２１ｘを形成する。ビアホール２１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール２１ｘを形成後、デスミア処理を行い、ビアホール２１ｘの底部に露出する配線層１１の表面に付着した樹脂残渣を除去することが好ましい。
次に、図２（ｃ）に示す工程では、絶縁層２１の一方の側に配線層２２を形成する。配線層２２は、ビアホール２１ｘ内に充填されたビア配線及び絶縁層２１の上面に形成された配線パターンを含んで形成される。配線層２２は、例えば、セミアディティブ法やサブトラクティブ法を用いて形成できる。配線層２２の材料や配線層２２の配線パターンの厚さは前述の通りである。配線層２２は、ビアホール２１ｘの底部に露出した配線層１１と電気的に接続される。
例えば、配線層２２をセミアディティブ法で形成する場合、ビアホール２１ｘの内壁を含む絶縁層２１の表面及びビアホール２１ｘ内に露出する配線層１１の上面に無電解めっき法等により銅等からなるシード層を形成する。次いで、シード層上に配線層２２の形状に合わせた開口部を有するレジスト層を形成し、シード層を給電層とする電解めっき法により、レジスト層の開口部内に露出するシード層上に電解めっき層を析出する。次いで、レジスト層を除去した後、電解めっき層をマスクとしたエッチングを行い、電解めっき層から露出するシード層を除去し、配線層２２を得ることができる。
次に、図２（ｄ）に示す工程では、支持体３００を除去する。銅箔である支持体３００は、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。
次に、図３（ａ）に示す工程では、図２（ｄ）の構造体を上下反転させ、回路形成面３０ａを絶縁層２１側に向けて（フェースダウン状態で）、絶縁層２１上に半導体チップ３０をフリップチップ実装する。具体的には、半導体基板３１に電極パッド３２が形成された半導体チップ３０を、電極パッド３２がバンプ４０を介して配線層１１のチップ接続用パッドと対向するように絶縁層２１上に配置する。そして、リフロー等によりバンプ４０を溶融後凝固させ、バンプ４０を介して配線層１１のチップ接続用パッドと半導体チップ３０の電極パッド３２とを接合する。その後、半導体チップ３０の回路形成面３０ａと絶縁層２１の上面との間に充填され、半導体チップ３０の側面を被覆し、背面３０ｂを露出するアンダーフィル樹脂５０を形成する。
次に、図３（ｂ）及び図３（ｃ）に示す工程では、絶縁層２１の上面に絶縁層１４を形成する。まず、図３（ｂ）に示すように、絶縁層２１の上面に、配線層１１の一部、半導体チップ３０の背面３０ｂ、及びアンダーフィル樹脂５０を被覆する第１層１４１を形成する。具体的には、例えば、フィラー１４１ｆを含有する半硬化状態のフィルム状の絶縁性樹脂を準備し、この絶縁性樹脂を絶縁層２１の上面にラミネートし、加熱及び加圧しながら硬化させて第１層１４１を形成する。フィルム状の絶縁性樹脂を適切な圧力で加圧することにより、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つは、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１の上面から露出する。
次に、図３（ｃ）に示すように、第１層１４１の上面に第２層１４２を形成する。具体的には、例えば、フィラー１４２ｆを含有する半硬化状態のフィルム状の絶縁性樹脂を準備し、この絶縁性樹脂を第１層１４１の上面にラミネートし、加熱及び加圧しながら硬化させて第２層１４２を形成する。第１層１４１の上面から露出するフィラー１４１ｆの他方側は、第２層１４２と直接接する。すなわち、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つは、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１の上面から露出して第２層１４２と直接接する。なお、第１層１４１及び第２層１４２の一方又は両方は、フィルム状の絶縁性樹脂に代えて、液状又はペースト状の絶縁性樹脂を硬化させて作製してもよい。
次に、図３（ｄ）に示す工程では、絶縁層１４に、絶縁層１４（第１層１４１及び第２層１４２）を貫通し配線層１１の上面を露出するビアホール１４ｘを形成する。ビアホール１４ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１４ｘを形成後、デスミア処理を行い、ビアホール１４ｘの底部に露出する配線層１１の表面に付着した樹脂残渣を除去することが好ましい。
次に、図４（ａ）に示す工程では、絶縁層１４の一方の側に配線層１５を形成する。配線層１５は、ビアホール１４ｘ内に充填されたビア配線及び絶縁層１４の上面に形成された配線パターンを含んで形成される。配線層１５は、例えば、セミアディティブ法やサブトラクティブ法を用いて形成できる。配線層１５の材料や配線層１５の配線パターンの厚さは前述の通りである。配線層１５は、ビアホール１４ｘの底部に露出した配線層１１と電気的に接続される。
次に、図４（ｂ）に示す工程では、図２（ｂ）及び図２（ｃ）と同様の工程により、絶縁層１４の一方の側に、絶縁層１６、ビアホール１６ｘ、及び配線層１７を形成する。
次に、図４（ｃ）に示す工程では、絶縁層１６の上面に、配線層１７を覆うようにソルダーレジスト層１８を形成する。又、絶縁層２１の下面に、配線層２２を覆うようにソルダーレジスト層２３を形成する。ソルダーレジスト層１８は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層１７を被覆するように絶縁層１６の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層１７を被覆するように絶縁層１６の上面にラミネートすることにより形成してもよい。ソルダーレジスト層２３の形成方法は、ソルダーレジスト層１８と同様である。
次に、ソルダーレジスト層１８及び２３を露光及び現像することで、ソルダーレジスト層１８に配線層１７の上面の一部を露出する開口部１８ｘを形成する（フォトリソグラフィ法）。又、ソルダーレジスト層２３に配線層２２の下面の一部を露出する開口部２３ｘを形成する（フォトリソグラフィ法）。なお、開口部１８ｘ及び２３ｘは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層１８及び２３に感光性の材料を用いなくてもよい。開口部１８ｘ及び２３ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１８ｘ及び２３ｘの各々の直径は、接続対象（半導体チップやマザーボード等）に合わせて任意に設計できる。
なお、この工程において、開口部１８ｘの底部に露出する配線層１７の上面及び開口部２３ｘの底部に露出する配線層２２の下面に、例えば無電解めっき法等により前述の金属層を形成してもよい。又、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
その後、開口部２３ｘの底部に露出する配線層２２の下面に、はんだバンプ等の外部接続端子２４を形成することで、配線基板１が完成する。但し、外部接続端子２４は、図４（ｃ）の工程では形成せず、必要な時点で形成してもよい。
図５は、第１実施形態に係る配線基板のＳＥＭ（Scanning Electron Microscope）写真であり、図１の構造の配線基板１を実際に作製し、絶縁層１４近傍の断面のＳＥＭ写真を取得した例である。図５より、絶縁層１４の第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つが、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１の上面から露出して第２層１４２の下面１４２ｂと直接接していることが確認できる。
このように、配線基板１では、絶縁層１４の上面を平滑化するために絶縁層１４を第１層１４１上に第２層１４２が積層された２層構造としている。そして、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つが、半導体チップ３０の背面３０ｂ及び第２層１４２と直接接する構造としている。
これにより、絶縁層１４の上面を平滑化するために絶縁層１４を２層構造とした場合でも、半導体チップ３０の直上に第１層１４１と第２層１４２との界面が存在することによる熱伝導率の低下を抑制できる。すなわち、半導体チップ３０が発生する熱は、第１層１４１を構成する樹脂よりも熱伝導率が高いフィラー１４１ｆを介して伝わるため、半導体チップ３０から第２層１４２側に効率的に熱を移動させることが可能となり、配線基板１の放熱特性を向上できる。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、第１層１４１に補強部材７０を配置する例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図６は、第１実施形態の変形例１に係る配線基板を例示する断面図である。図６を参照すると、配線基板１Ｂは、第１層１４１の半導体チップ３０の背面３０ｂ上に位置する領域に補強部材７０が配置された点が、配線基板１（図１参照）と相違する。補強部材７０は、例えば、ガラスクロスである。補強部材７０は、後述の空隙部を有するものであれば、ガラスクロスでなくても構わない。
補強部材７０がガラスクロスである場合、ガラスクロスは、所定方向に所定間隔で並置された第１ガラス繊維束と、所定方向と略垂直な方向に所定間隔で並置された第２ガラス繊維束とが格子状に平織りされた形態を有する。第１ガラス繊維束及び第２ガラス繊維束は、１本が例えば数μｍ程度のガラス繊維を複数本束ねて例えば数１００μｍ程度の幅にしたものである。互いに交差する第１ガラス繊維束と第２ガラス繊維束との間には空隙部が形成され、空隙部には第１層１４１を構成する樹脂が充填されている。
補強部材７０が形成する空隙部には、第１層１４１に含まれるフィラー１４１ｆのうち少なくとも１つが配置されている。そして、補強部材７０が形成する空隙部に配置されたフィラー１４１ｆのうち少なくとも１つは、一方側が半導体チップ３０の背面３０ｂと直接接し、他方側が第１層１４１から露出して第２層１４２と直接接している。
このように、第１層１４１に補強部材７０を配置することで、第１実施形態の奏する効果に加えて、更に以下の効果を奏する。すなわち、第１層１４１に補強部材７０を配置することで、半導体チップ３０の背面３０ｂからの熱を更に上方向及び横方向へ伝えやすくすることが可能となり、配線基板１Ｂの放熱特性を配線基板１よりも更に向上できる。補強部材７０を有する第１層１４１の上面にプライマー層を形成してもよい。これにより、半導体チップ３０の背面３０ｂからの熱を更に横方向へ伝えやすくすることが可能となる。
〈第１実施形態の変形例２〉
第１実施形態の変形例２では、第２層１４２に補強部材８０を配置する例を示す。なお、第１実施形態の変形例２において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図７は、第１実施形態の変形例２に係る配線基板を例示する断面図である。図７を参照すると、配線基板１Ｃは、第２層１４２に補強部材８０が配置された点が、配線基板１（図１参照）と相違する。補強部材８０は、例えば、ガラスクロスである。補強部材８０として、例えば、炭素繊維やアラミド繊維等の織布や不織布を用いてもよい。なお、補強部材８０は、空隙部を有していなくてもよい。
このように、第２層１４２に補強部材８０を配置することで、第１実施形態の奏する効果に加えて、更に以下の効果を奏する。すなわち、第２層１４２に補強部材８０を配置することで、半導体チップ３０の背面３０ｂからの熱を更に上方向及び横方向へ伝えやすくすることが可能となり、配線基板１Ｃの放熱特性を配線基板１よりも更に向上できる。補強部材８０を有する第２層１４２の上面にプライマー層を形成してもよい。これにより、半導体チップ３０の背面３０ｂからの熱を更に横方向へ伝えやすくすることが可能となる。
なお、第１実施形態の変形例２は、第１実施形態の変形例１と組み合わせることも可能である。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１、１Ａ、１Ｂ、１Ｃ 配線基板
１１、１５、１７、２２ 配線層
１４、１６、２１ 絶縁層
１４ｘ、１６ｘ、２１ｘ ビアホール
１８、２３ ソルダーレジスト層
１８ｘ、２３ｘ 開口部
２４ 外部接続端子
３０ 半導体チップ
３０ａ 回路形成面（第１面）
３０ｂ 背面（第２面）
３１ 半導体基板
３２ 電極パッド
４０ バンプ
５０ アンダーフィル樹脂
７０、８０ 補強部材
１４１ 第１層
１４１ｆ、１４２ｆ フィラー
１４２ 第２層
１４２ｂ 下面

Claims (7)

  1. 第１絶縁層と、
    第１面を前記第１絶縁層側に向けて前記第１絶縁層上に実装された電子部品と、
    第２絶縁層と、を有し、
    前記第２絶縁層は、前記第１絶縁層上に形成されて前記電子部品の前記第１面の反対面である第２面を被覆する第１層と、前記第１層上に積層された第２層と、を含み、
    前記第１層は、フィラーを含有し、
    前記フィラーのうち少なくとも１つは、一方側が前記電子部品の前記第２面と直接接し、他方側が前記第１層から露出して前記第２層と直接接し、
    前記第２層の上面の粗度は、前記第１層の上面の粗度よりも小さい配線基板。
  2. 第１絶縁層と、
    第１面を前記第１絶縁層側に向けて前記第１絶縁層上に実装された電子部品と、
    第２絶縁層と、を有し、
    前記第２絶縁層は、前記第１絶縁層上に形成されて前記電子部品の前記第１面の反対面である第２面を被覆する第１層と、前記第１層上に積層された第２層と、を含み、
    前記第１層は、フィラーを含有し、
    前記フィラーのうち少なくとも１つは、一方側が前記電子部品の前記第２面と直接接し、他方側が前記第１層から露出して前記第２層と直接接し、
    前記第１層の前記電子部品の前記第２面上に位置する領域に、空隙部を有する第１補強部材が配置され、
    前記空隙部には、前記フィラーが配置され、
    前記空隙部に配置された前記フィラーのうち少なくとも１つは、一方側が前記電子部品の前記第２面側と直接接し、他方側が前記第１層から露出して前記第２層と直接接している配線基板。
  3. 第１絶縁層と、
    第１面を前記第１絶縁層側に向けて前記第１絶縁層上に実装された電子部品と、
    第２絶縁層と、を有し、
    前記第２絶縁層は、前記第１絶縁層上に形成されて前記電子部品の前記第１面の反対面である第２面を被覆する第１層と、前記第１層上に積層された第２層と、を含み、
    前記第１層は、フィラーを含有し、
    前記フィラーのうち少なくとも１つは、一方側が前記電子部品の前記第２面と直接接し、他方側が前記第１層から露出して前記第２層と直接接し、
    前記第１層の平面視で前記電子部品の周辺部に位置する領域において、前記第１層の半分の厚さの位置よりも前記第２層側における前記フィラーの含有量は、前記第１層の半分の厚さの位置よりも前記第１絶縁層側における前記フィラーの含有量よりも多い配線基板。
  4. 前記第２層に第２補強部材が配置されている請求項１に記載の配線基板。
  5. 前記第２層は、前記第１層より高熱伝導率である請求項１又は４に記載の配線基板。
  6. 前記第２層の上面に、ライン／スペースが３０μｍ／３０μｍ以下の配線層が形成されている請求項１、４、又は５に記載の配線基板。
  7. 前記電子部品は、回路形成面を前記第１絶縁層側に向けて前記第１絶縁層上に実装され、前記第１層に背面を被覆された半導体チップである請求項１、４、５、又は６に記載の配線基板。
JP2018198670A 2018-10-22 2018-10-22 配線基板 Active JP7211757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018198670A JP7211757B2 (ja) 2018-10-22 2018-10-22 配線基板
US16/654,733 US11171080B2 (en) 2018-10-22 2019-10-16 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018198670A JP7211757B2 (ja) 2018-10-22 2018-10-22 配線基板

Publications (2)

Publication Number Publication Date
JP2020068237A JP2020068237A (ja) 2020-04-30
JP7211757B2 true JP7211757B2 (ja) 2023-01-24

Family

ID=70279826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018198670A Active JP7211757B2 (ja) 2018-10-22 2018-10-22 配線基板

Country Status (2)

Country Link
US (1) US11171080B2 (ja)
JP (1) JP7211757B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
US11387177B2 (en) * 2019-06-17 2022-07-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2011171436A (ja) 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
WO2015019846A1 (ja) 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2016012713A (ja) 2014-06-05 2016-01-21 日立化成株式会社 樹脂フィルム、半導体装置および半導体装置の製造方法
JP2017117842A (ja) 2015-12-21 2017-06-29 京セラ株式会社 電子部品及び電子部品の製造方法
JP2017175123A (ja) 2016-03-25 2017-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US10211161B2 (en) * 2016-08-31 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a protection layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2011171436A (ja) 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
WO2015019846A1 (ja) 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2016012713A (ja) 2014-06-05 2016-01-21 日立化成株式会社 樹脂フィルム、半導体装置および半導体装置の製造方法
JP2017117842A (ja) 2015-12-21 2017-06-29 京セラ株式会社 電子部品及び電子部品の製造方法
JP2017175123A (ja) 2016-03-25 2017-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ

Also Published As

Publication number Publication date
US11171080B2 (en) 2021-11-09
US20200126897A1 (en) 2020-04-23
JP2020068237A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5267604B2 (ja) 配線板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US9538664B2 (en) Wiring substrate
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5873152B1 (ja) 配線基板
JP7064349B2 (ja) 配線基板及びその製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP2008028361A (ja) 配線基板およびその製造方法ならびに半導体装置
JP7211757B2 (ja) 配線基板
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
US20140097009A1 (en) Wiring substrate
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2019145673A (ja) 配線基板及びその製造方法
JP5762376B2 (ja) 配線基板及びその製造方法
KR100994099B1 (ko) 플립칩 기판 제조 방법
JP6715618B2 (ja) プリント配線板
JP2012004440A5 (ja)
JP5106351B2 (ja) 配線基板およびその製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP2024098297A (ja) 配線基板及び配線基板の製造方法
JP2016154195A (ja) 多層配線板
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230112

R150 Certificate of patent or registration of utility model

Ref document number: 7211757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150