CN1700452A - 半导体器件装配构件 - Google Patents

半导体器件装配构件 Download PDF

Info

Publication number
CN1700452A
CN1700452A CNA2005100728382A CN200510072838A CN1700452A CN 1700452 A CN1700452 A CN 1700452A CN A2005100728382 A CNA2005100728382 A CN A2005100728382A CN 200510072838 A CN200510072838 A CN 200510072838A CN 1700452 A CN1700452 A CN 1700452A
Authority
CN
China
Prior art keywords
semiconductor device
mounting structure
thermally conductive
conductive pathways
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100728382A
Other languages
English (en)
Inventor
熊野丰
小掠哲义
山田彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1700452A publication Critical patent/CN1700452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

所提供的一种半导体器件装配构件(1)包括：含有多层电绝缘基片(11a至11c)的电绝缘层(11)、第一半导体器件(1 2)、第二半导体器件(13)、设置在电绝缘层(11)的主表面(111)上的散热部分(14)、连接至散热部分(14)和第一半导体器件(12)的第一导热路径(15)，和连接至散热部分(14)和第二半导体器件(13)的第二导热路径(16)，其中第一半导体器件(12)设置在散热部分(14)的至少一部分和第二半导体器件(13)之间。这样提供了一种半导体器件装配构件，除了能高密度地装配多个半导体器件之外，该半导体器件装配构件还能高效地散掉由多个半导体器件产生的热量。

Description

半导体器件装配构件
技术领域
本发明涉及装配有半导体器件的半导体器件装配构件，如多层电路板和半导体封装，特别涉及装配有多个半导体器件的半导体器件装配构件。
背景技术
诸如移动电话、笔记本电脑和数字照相机的典型移动电子设备正经历快速的发展，变得更小、更薄和更轻。进一步发展高性能、多功能的要求也非常明显，满足这些要求所必需的半导体器件和电路元件的小型化，以及这些电子元件的高密度装配技术正在显著地进步。此外，随着近年来半导体器件领域中微处理技术的发展，在制造更高密度、更大规模的半导体器件装配构件上已经取得了进展，并且因此半导体器件装配构件的功耗显著增加，使得半导体器件产生的大量热量的散热处理已经变成了一个严重的问题。
作为传统的半导体器件装配构件的散热装置，已知的一种散热手段是通过把高导热金属制成的散热片附接在半导体器件装配构件的表面上来散掉由半导体器件产生的热量。
图6示出了设置有上述散热装置的传统半导体器件装配构件的横截面示意图。如图6所示，半导体器件装配构件100设置有基片101，安置在基片101的开口101a上的半导体器件102，通过导热性粘接剂103设置在图中基片101的上表面的散热器104，该散热器104由铝等制成。由此，半导体器件102产生的热量被传导到散热器104，并从散热器104设置的散热片表面104a释放到空气中。此外，在半导体器件装配构件100中，设置在半导体器件102的电路形成表面(circuit formation surface)102a上的电极(图中未示出)通过金线105、内部布线106a和通路导体(via conductor)107连接到外部布线106b。此外，形成与外部布线106b连接的凸块108。
然而，设置有基于这种散热器的散热装置的半导体器件装配构件需要巨大的装配空间，并很难应用于多芯片封装(MCP，multi-chippackages)和系统封装(SIP，system in package)之类的应用中。为解决这个问题，已经公开了设置有散热结构的半导体器件装配构件，该散热结构能够被装配在小型电子器件上而不使用散热器(例如，见JP H9-153679A、JP2001-244638A和JP2000-12765A)。
但是，文献JP H9-153679A和JP2001-244638A中公开的半导体器件装配构件是关于装配在封装中或者电路板上的单个半导体器件的散热构件，不足以发散由高密度装配在表面上或者MCP或多层电路板等中的多个半导体器件产生的大量热量。
此外，文献JP2000-12765A中公开的半导体器件装配构件是关于装配在基片表面上的半导体器件的散热构件，不足以散掉由容纳于多层电路板等中的半导体器件产生的热量。
发明内容
本发明解决了这些问题，并提供了一种半导体器件装配构件，除了能高密度地装配多个半导体器件外，还能够有效散掉所述多个半导体器件产生的热量。
根据本发明的半导体器件装配构件包括：
电绝缘层，包括多层电绝缘基片；
第一半导体器件，安置在该电绝缘层内；
第二半导体器件，安置在该电绝缘层内或该电绝缘层的主表面上；
散热部分，设置在该电绝缘层的主表面上；
第一导热路径，用于连接该散热部分和第一半导体器件；和
第二导热路径，用于连接该散热部分和第二半导体器件；
其中第一半导体器件安置在该散热部分的至少一部分和第二半导体器件之间。
附图简述
图1是根据本发明第一实施例的半导体器件装配构件的横截面示意图；
图2是示出根据本发明第一实施例的半导体器件装配构件的修改示例的横截面示意图；
图3是根据本发明第二实施例的半导体器件装配构件的横截面示意图；
图4是根据本发明第三实施例的半导体器件装配构件的横截面示意图；
图5是根据本发明第四实施例的半导体器件装配构件的横截面示意图；
图6是设置有传统散热装置的半导体器件装配构件的横截面示意图。
具体实施方式
根据本发明的半导体器件装配构件包括含有多层电绝缘基片的电绝缘层，安置在该电绝缘层内的第一半导体器件，以及安置在该电绝缘层内或该电绝缘层的主表面上的第二半导体器件。对于电绝缘基片没有特别的限制，但可能使用例如用热固性树脂和无机填料的合成材料制成的材料。对于电绝缘基片的层数没有特别限制，可以是2层或更多。此外，电绝缘基片的厚度在例如10-600μm的范围内。此外，可以用通常已知的方法来实现第一和第二半导体器件的装配，例如可用倒装芯片接合技术来装配(例如见JP 2002-261449A)。
除了上述结构之外，根据本发明的半导体器件装配构件包括设置在电绝缘层主表面上的散热部分、连接该散热部分和第一半导体器件的第一导热路径以及连接该散热部分和第二半导体器件的第二导热路径，其中第一半导体器件安置在该散热部分的至少一部分和第二半导体器件之间。这样，除了能够实现高密度地装配第一和第二半导体器件外，通过分别连接到第一和第二半导体器件的第一和第二导热路径，还能够高效地从散热部分散掉由第一和第二半导体器件产生的热量。
导体图案能够用于散热部分，例如使用通常已知的照相平板印刷技术在例如铜箔的金属箔上形成图案来形成所述散热部分，该金属箔被利用热压之类的方法安置在电绝缘层的主表面上。此外，多个热通孔(thermal via)可用于第一和第二导热路径，例如可在电绝缘基片的想要的位置上用激光等形成通孔，并用含有金属粉末和树脂(例如，比如环氧树脂的热固性树脂)的导热性粘接剂填充这些通孔，再用热压之类的方法进行热/压处理，来形成所述第一和第二导热路径。可以很容易地形成这种热通孔，因此其优选地作为本发明的第一和第二导热路径。应该注意的是，例如上述通孔的直径大约在100-500μm的范围内。另外，可以代替导热性粘接剂，通过在通孔内进行金属电镀处理来形成第一和第二导热路径。而且，导体图案与热通孔可组合起来用于第一和第二导热路径。
另外，当第一和第二半导体器件的每单位体积产生的热量(下文中称作“生热密度”)不同时，本发明的半导体器件装配构件可进一步包括连接第一半导体器件和第二半导体器件的桥接导热路径。这是因为，具有较大生热密度的半导体器件产生的热量可以通过桥接导热路径传递到具有较小生热密度的半导体器件，并且因此可以非常高效地散掉第一和第二半导体器件产生的热量。此外，由于本结构中具有不同生热密度的第一和第二半导体器件通过桥接导热路径连接，所以热传导发生在器件之间且第一和第二半导体器件的温度变得平衡。这样，半导体器件装配构件的内部温度变得均衡，热不平衡的现象的出现得到防止，从而有可能提高半导体器件装配构件中的电连接可靠性。应该注意的是，可以使用与用于形成上述第一和第二导热路径的方法类似的方法来形成桥接导热路径。特别的是，可以很容易地形成上述热通孔，因而该热通孔优选地作为本发明的桥接导热路径。
另外，在根据本发明的半导体器件装配构件中，可以用倒装芯片法装配第一和第二半导体器件中的至少一个(下文简单地称作“半导体器件”)。这是因为用倒装芯片法接合半导体器件可以使半导体器件装配构件更小、更薄，从而可以满足移动电子设备更小、更薄的需求。另外，半导体器件和导热路径(第一或第二导热路径)可通过集热垫片(pad)、导热凸块、集热焊盘(land)中的至少一种来连接。这是因为可以非常高效地散掉半导体器件产生的热量。而且，集热垫片和集热焊盘中的至少一种的连接表面可以形成为凹凸形状。这是因为由于连接表面的表面积被扩大，从而可以非常高效地散掉半导体器件产生的热量。应该注意到，当例如集热垫片、导热凸块和集热焊盘以这个顺序形成在半导体器件和导热路径之间时，所述“连接表面”是在集热垫片和集热焊盘的情况下都与导热凸块接触的表面。另外，上述凹凸形状的凸起部分的高度(或凹陷部分的深度)优选在0.5-10μm之间，从而使得连接表面的表面积进一步扩大。另外，普通的垫片、凸块和焊盘可用作集热垫片、导热凸块和集热焊盘。
另外，当本发明的半导体器件装配构件还包括桥接导热路径时，可采用倒装芯片法装配第二半导体器件，第二半导体器件和桥接导热路径可通过集热垫片、导热凸块和集热焊盘中的至少一种连接。这是因为能非常高效地散掉第二半导体器件产生的热量。同样，这里的集热垫片和集热焊盘中的至少一种的连接表面可形成为凹凸形状。这是因为由于该连接表面的表面积增大，从而能非常高效地散掉第二半导体器件产生的热量。应该注意的是，如上所述，普通的垫片、凸块和焊盘可分别用作集热垫片、导热凸块和集热焊盘。
另外，在根据本发明的半导体器件装配构件中，第二半导体器件具有比第一半导体器件更大的表面积，并被安置成使得利用至少一个插入其间的电绝缘基片来覆盖第一半导体器件。这是因为，能够将具有较小表面积的第一半导体器件容纳于具有较大表面积的第二半导体器件和散热部分之间，因此能够很容易地实现半导体器件装配构件的小型化。而且，利用此种结构，能够形成在厚度方向上穿过电绝缘基片的该构件的第一和第二导热路径，因此能够缩短第一和第二导热路径的长度。这样，能够从散热部分以更好的效率散掉第一和第二半导体器件产生的热量。在本例中，例如具有计算功能的半导体器件(如中央处理单元CPU)可用作第一半导体器件，例如具有存储功能的半导体器件(如存储器)可用作第二半导体器件。具有计算功能的半导体器件表面积的典型值是约1.0cm2，具有存储功能的半导体器件表面积的典型值是约3.0cm2，因而这些器件适于作为上述构件中使用的半导体器件。下面参照附图详细说明本发明的实施例。
第一实施例
首先，参照合适的附图描述本发明的第一实施例。这里参照的图1是根据本发明的第一实施例的半导体器件装配构件的横截面示意图。
如图1所示，根据第一实施例的半导体器件装配构件1包括：含有电绝缘基片11a、11b和11c的电绝缘层11；安置在电绝缘层11b内的第一半导体器件12；安置在电绝缘层11c内的第二半导体器件13；设置在在电绝缘层11的电绝缘层11a侧的主表面111上的散热部分14；连接至散热部分14和第一半导体器件12的第一导热路径15；连接散热部分14和第二半导体器件13的第二导热路径16；以及连接第一半导体器件12和第二半导体器件13的桥接导热路径17。这里，第一和第二半导体器件12、13可以具有不同的生热密度。另外，第二导热路径16由安置在电绝缘基片11c内的导体图案16a和在电绝缘基片11a、11b厚度方向形成的热通孔16b组成。另外，第一导热路径15由在电绝缘基片11a厚度方向形成的多个热通孔组成，桥接导热路径17由在电绝缘基片11b厚度方向形成的一个热通孔组成。第一半导体器件12安置在散热部分14的一部分和第二半导体器件13之间。这样，除了能够实现高密度地装配第一和第二半导体器件12、13外，通过分别连接到第一和第二半导体器件12、13的第一和第二导热路径15、16，能够从散热部分14高效地散掉第一和第二半导体器件12、13产生的热量。
另外，由于半导体器件装配构件1含有桥接导热路径17，导致桥接导热路径17中产生了由第一半导体器件12和第二半导体器件13之间的温度差异引起的热通量，从而使热量从具有较大生热密度的半导体器件传导到具有较小生热密度的半导体器件。这样，可以非常高效地散掉第一和第二半导体器件12和13产生的热量。这里，具有较大生热密度的半导体器件可以是第一和第二半导体器件12、13中的任一个。
以上是有关本发明第一实施例的描述，但本发明并不局限于上述实施例。例如，图1中设置了桥接导热路径17，但本发明也可以不设置桥接导热路径。此外，在图1中，第一半导体器件12和第二半导体器件13之间仅安置了单层电绝缘基片，但也可以设置两层或更多层电绝缘基片。另外，第二半导体器件13也可以装配在电绝缘层11的电绝缘基片11c侧的主表面112上。另外，除了第一和第二半导体器件12、13之外，还可以装配一个另外的半导体器件或多个半导体器件(图中未示出)。而且，第一导热路径、第二导热路径、桥接导热路径和散热部分的数量并不局限于图1中所示的数量。另外，第一和第二导热路径15、16可以具有不同的横截面。此外，电绝缘层11的侧面113上可进一步设置一个第二散热部分(图中未示出)。另外，如图2所示，在半导体器件装配构件10中，散热部分14也可以设置在电绝缘层11两边的主表面111和112上。在图2所示的构件中，第二导热路径16由在电绝缘基片11c厚度方向上形成的多个热通孔组成。应该注意的是，图1、2中仅示出了描述本发明所必需的元件，而象用来传输电信号的通路导体和电极端子这样的元件通常设置在电绝缘层11中。当然，第一导热路径15和第二导热路径16可以用作传输电信号的通路导体，而散热部分14可以用作电极端子。
第二实施例
接下来，参照合适的附图来描述本发明的第二实施例。这里参照的图3是根据本发明的半导体器件装配构件的第二实施例的横截面示意图。应该注意的是，在图3中，与根据上述第一实施例的半导体器件装配构件1(见图1)具有相同结构的部件用相同的数字标记表示，并省略其描述。
如图3所示，根据第二实施例的半导体器件装配构件2包括：含有4层电绝缘基片21a至21d的电绝缘层21，设置在电绝缘基片21b中的共用导热路径22，第一和第二导热路径15、16均与该共用导热路径22连接。该构件的其它方面与上述半导体器件装配构件1(见图1)相同。这样，能够非常高效地散掉第一和第二半导体器件12、13产生的热量。应该注意到，用于形成散热部分14的方法同样能用作形成共用导热路径22的方法。另外，共用导热路径22可以用作接地层或电源层。
以上是有关本发明第二实施例的描述，但本发明不局限于上述实施例。例如，图3中设置了桥接导热路径17，但本发明也可以不设置桥接导热路径。此外，在图3中，第一半导体器件12和第二半导体器件13之间仅设置了单层电绝缘基片，但也可以设置两层或更多层电绝缘基片。另外，第二半导体器件13也可以装配在电绝缘层21的电绝缘基片21d侧的主表面212上。另外，除了第一和第二半导体器件12、13之外，还可以装配一个另外的半导体器件或多个半导体器件(图中未示出)。另外，第一导热路径、第二导热路径、桥接导热路径和散热部分的数量并不局限于图3中所示的数量。另外，第一和第二导热路径15、16可以具有不同的横截面。另外，散热部分14可以设置在电绝缘层21两边的主表面211和212上。此外，电绝缘层21的侧面213上可进一步设置一个第二散热部分(图中未示出)。应该注意的是，图3中仅示出了描述本发明所必需的元件，而象用来传输电信号的通路导体和电极端子这样的元件通常设置在电绝缘层21中。当然，第一导热路径15和第二导热路径16可以用作传输电信号的通路导体，而散热部分14可以用作电极端子。
第三实施例
接下来，参照合适的附图描述本发明的第三实施例。这里参照的图4是根据本发明的半导体器件装配构件的第三实施例的横截面示意图。应该注意的是，在图4中，与上述第一实施例的半导体器件装配构件1(见图1)具有相同结构的部件用相同的数字标记表示，并省略其描述。
如图4所示，在根据第三实施例的半导体器件装配构件3中，第一和第二半导体器件12、13用倒装芯片法来进行装配。另外，第二导热路径16由在电绝缘基片11a和11b厚度方向上形成的多个热通孔组成。另外，在第一半导体器件12与第一导热路径15的连接区域中，从第一半导体器件12一侧按照集热垫片31、导热凸块32和集热焊盘33的这个顺序进行设置。同样地，在第二半导体器件13与第二导热路径16的连接区域中，以及在第二半导体器件13与桥接导热路径17的连接区域中，从第二半导体器件13一侧按集热垫片31、导热突起32和集热焊盘33的这个顺序进行设置。该构件在其它方面均与上述半导体器件装配构件1(见图1)相同。这样，由于能有效地将热量从第一和第二半导体器件12、13分别传导到第一和第二导热路径15、16，因此能够非常高效地散掉第一和第二半导体器件12、13产生的热量。
以上是有关本发明第三实施例的描述，但本发明不局限于上述实施例。例如，图4中设置了桥接导热路径17，但本发明也可以不设置桥接导热路径。此外，第一半导体器件12和第二半导体器件13之间的电绝缘基片的层数也没有特别的限制。另外，第二半导体器件13也可以装配在电绝缘层11的电绝缘基片11c侧的主表面112上。另外，除了第一和第二半导体器件12、13之外，还可以安装一个另外的半导体器件或多个半导体器件(图中未示出)。另外，第一导热路径、第二导热路径、桥接导热路径和散热部分的数量并不局限于图4中所示的数量。另外，第一和第二导热路径15、16可以具有不同的横截面。另外，散热部分14可以设置在电绝缘层11两边的主表面111和112上。此外，电绝缘层11的侧面113上可进一步设置一个第二散热部分(图中未示出)。应该注意的是，附图4中仅示出了描述本发明所必需的元件，而象用来传输电信号的通路导体和电极端子这样的元件通常设置在电绝缘层11中。当然，第一导热路径15和第二导热路径16可以用作传输电信号的通路导体，而散热部分14可以用作电极端子。
第四实施例
接下来，参照合适的附图描述本发明的第四实施例。这里参照的图5是根据本发明第四实施例的半导体器件装配构件的横截面示意图。应该注意的是，在图5中，与根据上述第一实施例的半导体器件装配构件1(见图1)具有相同结构的部件均采用相同的数字标记，并省略其描述。
如图5所示，在根据第四实施例的半导体器件装配构件4中，安置第二半导体器件43使其通过电绝缘基片11b覆盖第一半导体器件42。另外，与第一半导体器件42相比，第二半导体器件43具有更大的表面积和更小的生热密度。例如，第一半导体器件42可以是具有计算功能的半导体器件，如中央处理单元，而第二半导体器件43可以是具有存储功能的半导体器件，如存储器。另外，第二导热路径16由在电绝缘基片11a和11b厚度方向上形成的多个热通孔组成。该构件的其它部分与上述半导体器件装配构件1(见图1)的相同。这样，除了能够将具有较小表面积的第一半导体器件42容纳在具有较大表面积的第二半导体器件43和散热部分14之间之外，通过分别连接到第一和第二半导体器件42、43的第一和第二导热路径15、16，还能高效地散掉第一和第二半导体器件42、43产生的热量。因此，除了高散热性能外，还可以提供一种能容易地实现小型化的半导体器件装配构件。
以上是有关本发明第四实施例的描述，但本发明并不局限于上述实施例。例如，图5中设置了桥接导热路径17，但本发明也可以不设置桥接导热路径。此外，在图5中，第一半导体器件42和第二半导体器件43之间仅设置了单层电绝缘基片，但也可以设置两层或更多层电绝缘基片。另外，第二半导体器件43也可以装配在电绝缘层11的电绝缘基片11c侧的主表面112上。另外，除了第一和第二半导体器件42、43之外，还可以安装一个另外的半导体器件或多个半导体器件(图中未示出)。另外，第一导热路径、第二导热路径、桥接导热路径和散热部分的数量并不局限于附图5中所示的数量。另外，第一和第二导热路径15、16可以具有不同的横截面。另外，散热部分14可以设置在电绝缘层11两边的主表面111、112上。此外，电绝缘层11的侧面113上可进一步设置一个第二散热部分(图中未示出)。应该注意的是，图5中仅示出了描述本发明所必需的元件，而象用来传输电信号的通路导体和电极端子这样的元件通常设置在电绝缘层11中。当然，第一导热路径15和第二导热路径16可以用作传输电信号的通路导体，而散热部分14可以用作电极端子。
如上所述，根据本发明的半导体器件装配构件，不仅能实现多个半导体器件的高密度装配，还能有效地散掉多个半导体器件产生的热量，因而能够容易地实现半导体器件装配构件(如MCP和多层电路板)的小型化。因此，本发明可适用于其中需要被制作为更小、更薄的器件的电子设备，比如移动电话。
本发明可以以其它的形式实施，而不违背其精神和本质特征。本申请中公开的实施例从各方面来说应被认为是示例性的，而非限制性的。本申请的保护范围由所附的权利要求表明，而不是上述描述文字，在与权利要求等价的意义和范围内的所有修改均包含在其范围内。

Claims (11)

1、一种半导体器件装配构件包括：
电绝缘层，包括多层电绝缘基片；
第一半导体器件，安置在所述电绝缘层内；
第二半导体器件，安置在所述电绝缘层内或所述电绝缘层的主表面上；
散热部分，设置在所述电绝缘层的主表面上；
第一导热路径，用于连接所述散热部分和所述第一半导体器件；和
第二导热路径，用于连接所述散热部分和所述第二半导体器件；
其中所述第一半导体器件安置在所述散热部分的至少一部分和所述第二半导体器件之间。
2、如权利要求1所述的半导体器件装配构件，其中所述第一和第二半导体器件每单位体积产生的热量不同，以及
其中所述半导体器件装配构件进一步包括连接所述第一半导体器件和所述第二半导体器件的桥接导热路径。
3、如权利要求1或2所述的半导体器件装配构件，其中所述第一和第二半导体器件中的至少一个用倒装芯片法装配。
4、如权利要求1所述的半导体器件装配构件，其中所述第一半导体器件用倒装芯片法装配，以及
其中所述第一半导体器件和所述第一导热路径通过集热垫片、导热凸块和集热焊盘中的至少一种来连接。
5、如权利要求1所述的半导体器件装配构件，其中所述第二半导体器件用倒装芯片法装配，以及
其中所述第二半导体器件和所述第二导热路径通过集热垫片、导热凸块和集热焊盘中的至少一种来连接。
6、如权利要求2所述的半导体器件装配构件，其中所述第二半导体器件用倒装芯片法装配，以及
其中所述第二半导体器件和所述桥式导热路径通过集热垫片、导热凸块和集热焊盘中的至少一种来连接。
7、如权利要求4至6中任一权利要求所述的半导体器件装配构件，其中所述集热垫片和所述集热焊盘中的至少一种的连接表面被形成为凹凸形状。
8、如权利要求1所述的半导体器件装配构件，其中所述第二半导体器件具有比所述第一半导体器件更大的表面积，并被安置来使其通过至少一个插入其间的所述电绝缘基片覆盖所述第一半导体器件。
9、如权利要求8所述的半导体器件装配构件，其中所述第一半导体器件是具有计算功能的半导体器件，以及
其中所述第二半导体器件是具有存储功能的半导体器件。
10、如权利要求1所述的半导体器件装配构件，其中所述第一和第二导热路径中的至少一个包括由导热性粘接剂形成的部分，所述导热性粘接剂含有金属粉末和树脂。
11、如权利要求2所述的半导体器件装配构件，其中所述桥接导热路径的至少一部分由导热性粘接剂形成，所述导热性粘接剂含有金属粉末和树脂。
CNA2005100728382A 2004-05-21 2005-05-23 半导体器件装配构件 Pending CN1700452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP152314/2004 2004-05-21
JP2004152314 2004-05-21

Publications (1)

Publication Number Publication Date
CN1700452A true CN1700452A (zh) 2005-11-23

Family

ID=35374425

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100728382A Pending CN1700452A (zh) 2004-05-21 2005-05-23 半导体器件装配构件

Country Status (2)

Country Link
US (1) US20050258533A1 (zh)
CN (1) CN1700452A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034777A (zh) * 2009-09-25 2011-04-27 联发科技股份有限公司 半导体倒装芯片封装
CN111613586A (zh) * 2019-02-26 2020-09-01 罗姆股份有限公司 电子装置及电子装置的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
JP5018624B2 (ja) * 2008-05-06 2012-09-05 アンデン株式会社 負荷駆動用半導体装置
US9867277B2 (en) * 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62225573A (ja) * 1986-03-28 1987-10-03 Fukuda Metal Foil & Powder Co Ltd 導電性ペ−スト用銅粉
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034777A (zh) * 2009-09-25 2011-04-27 联发科技股份有限公司 半导体倒装芯片封装
CN111613586A (zh) * 2019-02-26 2020-09-01 罗姆股份有限公司 电子装置及电子装置的制造方法
CN111613586B (zh) * 2019-02-26 2024-03-12 罗姆股份有限公司 电子装置及电子装置的制造方法

Also Published As

Publication number Publication date
US20050258533A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
CN1242496C (zh) 用于发光二极管的基片
CN1700452A (zh) 半导体器件装配构件
KR101411194B1 (ko) 전자 부품 내장 배선판, 및 전자 부품 내장 배선판의 방열 방법
CN100345466C (zh) 元件内置型多层基板
US8164904B2 (en) Electronic component module
US20070069393A1 (en) Wiring board embedded with spherical semiconductor element
CN108364921A (zh) 从嵌入有二极管的部件承载件的高效热移除
JP2004064043A (ja) 半導体パッケージング装置
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
WO2005013366A1 (en) Heatsinking electronic devices
CN1577993A (zh) 具有栅格阵列接口的折叠式柔性电路互连器
CN108292639B (zh) 半导体装置
CN1665027A (zh) 半导体器件
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
CN214256936U (zh) 模块
JP4289207B2 (ja) 電子制御装置
CN1956192A (zh) 功率电路组件及制造方法
US20160270227A1 (en) Manufacturing method of printing circuit board with micro-radiators
CN1956193A (zh) 埋入式芯片封装结构
CN1324668C (zh) 半导体装置及其制造方法
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
JP7124795B2 (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
US20090119911A1 (en) Forming a three-dimensional stackable die configuration for an electronic circuit board
CN213782014U (zh) 一种三维互连的系统级封装
CN116669286A (zh) 可导热的柔性线路板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication