CN108364921A - 从嵌入有二极管的部件承载件的高效热移除 - Google Patents

从嵌入有二极管的部件承载件的高效热移除 Download PDF

Info

Publication number
CN108364921A
CN108364921A CN201810078147.0A CN201810078147A CN108364921A CN 108364921 A CN108364921 A CN 108364921A CN 201810078147 A CN201810078147 A CN 201810078147A CN 108364921 A CN108364921 A CN 108364921A
Authority
CN
China
Prior art keywords
component
bearing part
layer
conductive coating
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810078147.0A
Other languages
English (en)
Other versions
CN108364921B (zh
Inventor
迈克·莫瑞安茨
杰拉尔德·魏斯
约翰尼斯·施塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Publication of CN108364921A publication Critical patent/CN108364921A/zh
Application granted granted Critical
Publication of CN108364921B publication Critical patent/CN108364921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode

Abstract

一种部件承载件(100)，包括互连堆叠体(102)，该互连堆叠体包括：至少一个电绝缘层结构(104)和/或至少一个导电层结构(106)；部件(108)，该部件嵌入在堆叠体(102)中并且包括二极管(110)；以及至少一个热移除层(112、118)，该至少一个热移除层被构造成从二极管(110)移除热量并且基本上完全覆盖部件承载件(100)的整个主表面。

Description

从嵌入有二极管的部件承载件的高效热移除
技术领域
本发明涉及一种制造部件承载件的方法、一种部件承载件以及一种电子器件。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能不断增多和这样的电子部件日益微型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量不断增加的背景下，日益采用具有若干电子部件的更强大的阵列状部件或封装件，这些部件或封装件具有多个触点或连接件，在这些触点之间的间隔不断减小。移除由这样的电子部件和部件承载件本身在运行期间产生的热成为日益凸显的问题。同时，部件承载件应该是机械牢固的且电气可靠的，以使得甚至在恶劣的条件下也能够运行。
具体而言，嵌入部件承载件中的二极管的高效运行是个挑战。
发明内容
本发明目的在于以允许高效且可靠运行的方式将二极管部件嵌入部件承载件中。
为了实现上述目的，提供了制造部件承载件的方法、部件承载件以及电子器件。
根据本发明的示例性实施方案，提供了一种部件承载件，其中该部件承载件包括互连的(特别是层压的)堆叠体，该堆叠体包括：至少一个(特别是多个)电绝缘层结构和/或至少一个(特别是多个)导电层结构；嵌入在堆叠体中并且包括二极管的部件；以及被构造成从二极管移除热量并且完全或基本完全覆盖部件承载件的整个主表面的至少一个热移除层(其也可以表示为导热层或散热层或热传输层)。
根据本发明的另一示例性实施方案，提供了一种电子器件，其中电子器件包括耦接结构和部件承载件，该部件承载件具有上述特征并且与耦接结构机械连接(例如安装在耦接结构之上和/或之下和/或之内)，使得二极管电耦接至耦接结构。
根据本发明的又一示例性实施方案，提供了一种制造部件承载件的方法，其中该方法包括：形成包括至少一个电绝缘层结构和/或至少一个导电层结构的互连堆叠体，将包括二极管的部件嵌入堆叠体中，以及通过被构造成从二极管移除热量的至少一个热移除层来完全或基本完全覆盖部件承载件的整个主表面。
在本申请的上下文中，术语“部件承载件”可以具体地表示能够在其上和/或其中容纳一个或多个部件的任何支撑结构，以用于提供机械支撑和/或电气连接。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。具体地，部件承载件可以是印刷电路板、有机内插物以及IC(集成电路)基板中的一种。部件承载件也可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
在本申请的上下文中，术语“二极管”可以特别地表示主要在一个方向上传导(即，具有不对称传导性)的双端子电子部件。二极管可以在一个方向上对电流的流动具有低(优选地为零)电阻，而在相反的另一个方向上具有高(优选地为无限)电阻。半导体二极管可以是半导体材料的结晶片，其中p-n结连接至两个电端子。二极管可以实施为整流电流的目的。有利地，可以使用宽带隙半导体材料制造基于半导体的二极管。诸如硅、碳化硅或III族-V族半导体的材料可以用作制造二极管的基础。
在本申请的上下文中，术语“包括二极管的部件”可以特别地表示提供二极管功能的电子部件。在一个实施方案中，包括二极管的部件可以由二极管组成，即不提供除了二极管以外的其它电子功能。在另一实施方案中，该部件包括二极管和至少一个另外的电子元件，诸如另外的二极管、晶体管等。包括二极管的部件可以被构造为裸晶片或具有这种晶片的封装件。二极管部件还可以是嵌入在部件承载件层压体诸如印刷电路板中的裸二极管晶片。在这种实施方案中，根据本发明的示例性实施方案的部件承载件(例如实施为较大的印刷电路板)可以由具有一个或多个凹部的互连堆叠体构成，其中嵌入有二极管的一个或多个较小的部件承载件可以被嵌入作为二极管部件。因此，根据本发明的示例性实施方案的部件承载件也可以以板中板构造来实现。例如，二极管可以用半导体技术制造(如硅技术或碳化硅技术)。替代地，包括二极管的部件也可以被设置为不是以半导体技术制造的电子构件。例如，由多个这种二极管构成的二极管电路可以根据最高达600V且特别地最高达1200V的电工作电压来构造。
在本申请的上下文中，术语“热移除层”可以特别地表示为形成板状部件承载件的一个外部主表面的导热材料连续层(其可以是单层、双层或由至少三个子层组成的层)。由此，该至少一个热移除层可以例如覆盖部件承载件的整个外部表面的至少40％。该至少一个热移除层可以由具有高导热率且特别地为至少3W/mK的材料制成。优选地，该至少一个热移除层可以被构造为与部件承载件制造技术(特别是PCB技术)兼容并且同时具有高导热率的电绝缘材料，诸如铜或具有高导热性填料颗粒等的热预浸料。
在本申请的上下文中，术语“基本完全覆盖整个主表面”可以特别地表示这样的事实，即几乎整个主表面或至少主表面的主要部分由该至少一个热移除层形成或覆盖。例如，主表面的至少90％且特别地至少95％可以由该至少一个热移除层覆盖。只有一个或多个小部分可以保持为未覆盖，例如具有用于引导紧固元件(诸如螺钉)穿过的通孔的部分或主表面的小的边缘部分。
根据本发明的示例性实施方案，可以在互连层结构的部件承载件堆叠体中嵌入一个或多个二极管部件。二极管部件在部件承载件材料(特别是PCB材料，诸如具有增强颗粒的介电树脂基片材和导电铜结构)中的这种嵌入设置允许在部件承载件制造期间高效地制造具有集成式二极管功能的部件承载件。同时，二极管部件被机械地保护在互连堆叠体内。然而，考虑到互连堆叠体的介电材料通常仅具有中等的热移除能力，在部件承载件的运行期间对由一个或多个嵌入的二极管部件产生的热量的高效移除可能是一个问题。然而，本发明的示例性实施方案通过设置形成部件承载件的大致一整个主表面的至少一个热移除层克服了该缺点。通过在部件承载件的基本整个主表面上设置具有高导热特性的一个或多个外部连续热移除层，提供了大的外部热交换区域。该至少一个热移除层可以与嵌入的二极管部件热耦接，从而有效地移除和散发由二极管部件产生的热量。这种热量可以经由部件承载件的完整的外部热移除层来消散。高度有利地，尤其是导电部件承载件材料诸如铜非常适合用作热移除层并且与部件承载件制造工艺完全兼容。
在下文中，将阐述该方法、部件承载件和电子器件的其它示例性实施方案。
在一种实施方案中，该部件是使二极管单片集成在其中的半导体芯片，特别地是裸半导体芯片。半导体芯片能够以紧凑的方式提供强大的二极管功能。具体地，使用裸露的(即未封装的)半导体晶片作为二极管部件允许以特定的平坦且因此紧凑的方式制造部件承载件。
在一种实施方案中，该部件包括特别地在部件的一个主表面上的阴极焊垫和特别地在部件的相反的另一个主表面上的阳极焊垫。阴极焊垫可以被构造为能够实现互连堆叠体的一个或多个导电层结构与二极管的阴极的电连接。相应地，阳极焊垫可以被构造为能够实现互连堆叠体的一个或多个导电层结构与二极管的阳极的电连接。优选地，阴极焊垫和阳极焊垫中的一个或两个由铜制成，使得能够与互连堆叠体的一个或多个导电层结构的铜材料连接。二极管部件的特别有利的实施方案可以是在其相反的主表面上设置具有集成二极管和铜焊垫的裸半导体芯片。
在一种实施方案中，阴极焊垫覆盖部件的整个主表面。另外地或替代地，阳极焊垫仅覆盖部件的相反的另一主表面的一部分。将阴极焊垫构造为完全覆盖二极管部件的一个主表面的导电层允许以低欧姆电阻和朝向该至少一个热移除层的适当的热移除耦接的方式接触阴极。为了在未连续地覆盖二极管部件的整个下主表面的情况下还适当地连接(电地和热地)阳极焊垫，可以设置用于接触阳极焊垫的多个竖向贯穿连接部(诸如微过孔)。
在一种实施方案中，阴极焊垫和阳极焊垫包括金属或由金属组成，所述金属优选为铜。这允许将上述焊垫与互连堆叠体的导电材料适当地(机械地、电地以及热地)连接，该互连堆叠体也优选地由铜制成。
在一种实施方案中，部件承载件包括嵌入堆叠体中的多个部件，特别地恰好四个部件，并且每个部件均包括相应的二极管。其中至少两个可以是二极管部件的所述多个部件可以通过互连堆叠体的导电层结构电互连。
在一种实施方案中，部件被电连接以形成整流桥。这种整流桥或二极管桥可以是在向任一极性的输入提供相同极性的输出的桥接电路配置中的两个、四个或更多个二极管(特别地设置为四个二极管部件)的布置。当用于将交流(AC)输入转换成直流(DC)输出时，这种二极管电路可以被表示为整流桥(参见图9)。这种整流桥可以在电子器件中实现，该电子器件可以例如是用于膝上型电脑或移动电话的电源适配器。
在一种实施方案中，部件被定位成共面。互连部件可以以共面的方式嵌入部件承载件中，从而获得实现有基于电子二极管或二极管的功能(例如整流)的平坦部件承载件，而不会增加或者不会明显增加所获得的部件承载件的厚度。
在一种实施方案中，该至少一个导电层结构包括第一导电层结构，该第一导电层结构被布置成通过电绝缘导热层与导电层间隔开，该导电层作为该至少一个热移除层中的一个，该电绝缘导热层作为该至少一个热移除层中的另一个。电绝缘且导热的层可以在整流二极管与附接至外部热移除层的冷却体之间提供电隔离。第一导电层结构可以有助于该至少一个二极管部件的电连接，特别地可以电耦接多个二极管部件。通过将电绝缘且导热的热移除层夹在第一导电层结构与外部的且特别地为金属的热移除层之间，可以安全地预止外部热移除层与第一导电层结构之间的任何不期望的电耦接。通过采取这种措施，可以自由选择外部导热的热移除层的材料，以优化其热移除和热散发功能。特别地，采取这种措施允许以导电材料制作最外面的热移除层。这是有利的，因为许多高导热材料也是导电的。通过允许在部件承载件的外部表面上实现这种高导热且导电的热移除层，并且通过将导热且电绝缘的热移除层夹在导电热移除层与第一导电层结构之间，部件承载件的热性能和电性能以及可靠性均可以改善。导热且电绝缘的热移除层使从二极管部件经由第一导电层结构直到电绝缘热移除层的热路径关闭。
在一种实施方案中，第一导电层结构直接电接触部件的整个第一主表面，且特别地包括多个部分，每个部分均直接电接触多个部件中的相应的一个部件的整个第一主表面。因此，该一个或多个二极管部件可以定位成相对靠近部件承载件的与其具有适当的热连接的外部散热主表面。当通过共同的(特别是图案化的)第一导电层结构接触部件的多个且特别地所有第一主表面时，可以实现简单且紧凑的构造。
在一种实施方案中，第二导电层结构被布置成通过该至少一个电绝缘层结构中之一和部件与第一导电层结构间隔开。也可以被构造成图案化的金属箔的第二导电层结构可以以高效的方式完成接触该一个或多个部件的第二(特别地为下部的)主表面的任务。通过在第一导电层结构与第二导电层结构之间插入电绝缘层结构，可以安全地确保其电解耦。
在一种实施方案中，第二导电层结构仅电接触部件的第二主表面的一部分，且特别地包括多个部分，每个部分均电接触多个部件中的相应的一个部件的第二主表面的相应部分。特别地，部件承载件可以包括桥接或直接接触部件的第二主表面的一部分和第二导电层结构的多个导电的第一竖向互连结构(诸如微过孔、嵌体、柱或支柱)。例如，可以通过激光钻孔、机械钻孔或蚀刻来制造待用导电材料(诸如电镀铜)填充的用于形成第一竖向互连结构的余隙孔。
在一种实施方案中，部件承载件包括桥接或直接接触第一导电层结构和第二导电层结构二者的至少一个导电的第二竖向互连结构。第二竖向互连结构可以在第一导电层结构与第二导电层结构之间竖向地延伸，并且因此可以延伸穿过与该一个或多个二极管部件相同的平面。特别地，第二竖向互连结构可以由在第一导电层结构与第二导电层结构之间提供短连接的一个或多个竖向延伸的导电结构组成。这保持了低的电损耗并且促进了部件承载件的紧凑构造。例如，第二竖向互连结构可以是例如由铜制成的微过孔、嵌体、柱或支柱。
在一种实施方案中，部件承载件包括第三导电层结构，该第三导电层结构形成部件承载件的与由该至少一个热移除层形成的主表面相反的另一主表面的至少一部分。特别地，第三导电层结构可以是图案化层，例如图案化的铜箔。该第三导电层结构形成与部件承载件的优选地仅由该至少一个热移除层构成的第一主表面相反的部件承载件的第二主表面的一部分。通过在部件承载件的下主表面上设置第三导电层结构，进一步提高了部件承载件的热移除和热散发能力。同时，第三导电层结构在导电地耦接至二极管部件(的特别是阳极焊垫)时，提供电功能。
在一种实施方案中，第三导电层结构是由多个电解耦的分离岛状件组成的图案化导电层。每个岛状件可以用作部件承载件的外部焊垫，以电地且机械地与耦接结构(诸如另外的PCB)连接。这种连接可以例如通过焊接且特别地通过用焊接膏、焊球等将岛状件与耦接结构的导电结构焊接在一起来实现。
在一种实施方案中，部件承载件包括桥接或直接接触第二导电层结构和第三导电层结构二者的多个导电的第三竖向互连结构。例如，第三竖向互连结构可以是例如由铜制成的微过孔、嵌体、柱或支柱。
在替代实施方案中，可以用单个导电层结构代替通过第三竖向互连结构互连的第二导电层结构和第三导电层结构。这允许获得特别紧凑的构造。
在一种实施方案中，第一竖向互连结构、该至少一个第二竖向互连结构和第三竖向互连结构中的至少一个包括由下述构成的组中的至少一种：金属填充的激光钻孔、金属填充的机械钻孔、金属嵌体和微过孔。可以例如通过激光加工或机械加工来完成钻孔。如此制造的孔的金属填充可以通过镀覆(特别是电镀地)进行。
在一种实施方案中，部件承载件包括在第三导电层结构上的焊接材料。例如，焊接材料可以是焊膏或焊接凸块，使得可以通过建立焊接连接将部件承载件简单地组装在耦接结构(诸如另外的印刷电路板，其可以被称为母板)上。
在一种实施方案中，该至少一个热移除层包括导电材料或由导电材料组成(特别地其导热率值至少为50W/mK，特别地至少为100W/mK值，更特别地至少为400W/mK)。特别地，该至少一个热移除层可以包括由下述构成的组中的材料或由下述构成的组中的材料组成：铜、铝、类金刚石碳、石墨烯、高导热性预浸料以及填充有高导热填料颗粒的树脂。
在一种实施方案中，该至少一个热移除层包括电绝缘材料或由电绝缘材料组成，该电绝缘材料的导热率值至少为3W/mK，特别地至少为5W/mK，更特别地至少为10W/mK。
在一个实施方案中，该至少一个热移除层仅为导电层(例如铜箔，参见图1中的附图标记112)。在另一实施方案中，该至少一个热移除层仅是电绝缘层(例如热预浸料，参见图1中的附图标记118)。在又一实施方案中，该至少一个热移除层包括导电层和电绝缘层(参见图1中的附图标记112、118)。在后一种实施方案中，当导电热移除层是外层(因为这允许金属散热体的焊接)并且电绝缘热移除层是内层(因为这允许从部件承载件的外部电解耦中央电子功能)时是特别有利的，然而其中替代布置也是可以的。
平均而言，该至少一个热移除层的导热率的平均值可以至少为3W/mK，特别地至少为20W/mK，更特别地至少为100W/mK。
在一种实施方案中，导电层(作为该至少一个热移除层中的一个)可以具有比电绝缘导热层(作为该至少一个热移除层中的另一个)更高的导热率。电绝缘且导热的热移除层也可以具有比其余电绝缘层结构更高的导热率。例如，电绝缘且导热的层可以包括导热率值至少为3W/mK，特别地至少为5W/mK，更特别地至少为10W/mK的材料或由其组成。
在一种实施方案中，电子器件被构造为电源适配器。AC/DC适配器或家用电源适配器可以用于电池供电设备，诸如充电器或充电室。这种电源适配器可以与需要电力但不包含内部部件的电子器件一起使用，以从市电获得所需的电压和电力。在另一实施方案中，电子器件被构造为整流器、DC/DC转换器(或DC/DC模块)和/或电力电子器件。
在一种实施方案中，电子器件包括与作为热传输层的顶部的导电材料(例如铜)热耦接的散热体。例如，这种散热体可以是设置有散热片的高导热板。这种散热体可以连接或附接至该至少一个热移除层，以将由至少一个热移除层从该一个或多个二极管部件移除的热朝向环境消散。
在一种实施方案中，耦接结构选自由下述构成的组：部件承载件安装在其上的另外的部件承载件、安装在部件承载件上的另外的部件、以及部件承载件嵌入其中的另外的部件承载件。因此，部件承载件可以安装在作为耦接结构和安装基座的另外的部件承载件(诸如印刷电路板)上(例如比照图1)。替代地，部件承载件可以构成在其上安装另外的部件(诸如半导体芯片或半导体封装件)的安装基座(并且可以同样地用作IC基板)(例如比照图7)。在又一示例性实施方案中，可以设置板中板构造，其中部件承载件被嵌入在另一部件承载件(诸如另一印刷电路板)内，例如比照图8。
在一种实施方案中，二极管在部件承载件的与该至少一个热移除层相反的主表面处电耦接至耦接结构。因此，部件承载件的热移除表面和电接口可以布置在其相反的主表面上。因此，不同的功能可以在空间上被解耦。
至少一个另外的部件可以表面式地安装在部件承载件上或嵌入部件承载件中。该至少一个另外的部件可以选自由下述构成的组：不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝或涂覆有铜的金属诸如铝)、热传递单元(例如热管)、光引导元件(例如光波导或光导体连接)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或另一数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片、导光件以及能量收集单元。然而，其他部件可以被嵌入在部件承载件内。例如，可以使用磁性元件用作所述部件。这样的磁性元件可以是永磁性元件(诸如铁磁元件、反铁磁性元件或铁磁性元件，例如铁氧体耦接结构)，或者可以是顺磁性元件。然而，所述部件还可以是另外的部件承载件，例如处于板中板配置。所述部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部。此外，还可以将其它部件用作所述部件。
在一种实施方案中，该部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所述一个或多个电绝缘层结构和一个或多个导电层结构的层叠体，尤其是通过施加机械压力形成的，如果需要的话所述形成过程受热能支持。上述堆叠体可以提供能够为另外的部件提供大安装表面但仍然非常薄且紧凑的板形部件承载件。术语“层结构”可以具体地表示公共平面内的连续层、图案化层或多个非连续岛状件。
在一种实施方案中，部件承载件被成形为板。这有助于紧凑设计，不过其中部件承载件为在其上安装部件提供了大的基底。此外，得益于其厚度小，可以方便地将尤其是作为嵌入有电子部件的示例的裸晶片嵌入薄板诸如印刷电路板中。
在一种实施方案中，部件承载件被构造为由印刷电路板和基板(特别是IC基板)构成的组中之一。
在本申请的上下文中，术语“印刷电路板”(PCB)可以具体地表示将若干导电层结构与若干电绝缘层结构层叠形成的部件承载件(其可以是板状的(即平面的)、三维曲面的(例如当使用3D打印制造时)或者其可以具有任何其他形状)，上述形成过程例如通过施加压力形成，如果需要的话伴随有热能的供应。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。通过形成穿过层叠体的通孔(例如通过激光钻孔或机械钻孔)并且通过利用导电材料(尤其是铜)填充这些通孔从而形成作为通孔连接的过孔，各种导电层结构可以以期望的方式彼此连接。除了可以嵌入在印刷电路板中的一个或多个部件之外，印刷电路板通常还被配置用于在板形印刷电路板的一个或两个相反表面上容纳一个或多个部件。这些部件可以通过焊接被连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(例如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以具体地表示与要安装在其上的部件(尤其是电子部件)具有基本上相同的尺寸的小部件承载件。更具体地，基板可以被理解为用于电气连接或电气网络的承载件以及与印刷电路板(PCB)相当的部件承载件，然而具有显著更高密度的横向和/或竖向布置的连接件。横向连接件例如为传导路径，而竖向连接件可以为例如钻孔。这些横向和/或竖向连接件被布置在基板内，并且可以用于提供尤其是IC芯片的所容置的部件或未容置的部件(例如裸晶片)与印刷电路板或中间印刷电路板的电气连接和/或机械连接。因而，术语“基板”还包括“IC基板”。基板的电介质部分可以由具有增强球(诸如玻璃球)的树脂构成。
在一个实施方案中，至少一个电绝缘层结构包括由以下组成的组中的至少一个：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)、氰酸酯、聚亚苯基衍生物(polyphenylene derivate)、玻璃(尤其是玻璃纤维、多层玻璃、玻璃状材料)、预浸料材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜(epoxy-based Build-Up Film)、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。还可以使用例如由玻璃(多层玻璃)制成的增强材料，例如网、纤维或球体。虽然预浸料或FR4通常是优选的，但也可以使用其它材料。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中作为电绝缘层结构实现。
在一个实施方案中，所述至少一个导电层结构包括由铜、铝、镍、银、金、钯以及钨组成的组中的至少一种。尽管铜通常是优选的，但是其它材料或它们的涂覆形式也是可能的，尤其是涂覆有超导材料诸如石墨烯的上述材料。
在一实施方案中，部件承载件是层压型部件承载件。在这种实施方案中，部件承载件是通过施加按压力——如果期望的话伴随有热——堆叠并连接在一起的多层结构的复合体。
根据下面将描述的实施方案的示例，本发明的以上限定的方面和其他方面变得明显，并参照实施方案的这些示例对其进行说明。
附图说明
图1示出了根据本发明的示例性实施方案的包括部件承载件的电子器件的横截面图。
图2至图5示出了根据图1的部件承载件的各个平面的视图。
图6示出了根据本发明的另一示例性实施方案的部件承载件，其中嵌入在部件承载件中的二极管部件又是具有二极管功能的嵌入在板中板构造中的另外的部件承载件中的裸晶片。
图7示出了根据本发明的又一示例性实施方案的电子器件，其中耦接结构被实施为安装在用作IC基板的部件承载件上的另外的半导体部件。
图8示出了根据本发明的又一示例性实施方案的电子器件，其中耦接结构是另外的更大的部件承载件，其中具有二极管功能的较小的部件承载件被嵌入到板中板构造中。
图9是根据图1的实施方案的由四个互连的二极管部件构成并且被配置为将交流电压转换为直流电压的整流桥的电路图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
在参照附图进一步详细地描述示例性实施方案之前，将先概述获得本发明的示例性实施方案所基于的一些基本考虑。
根据本发明的示例性实施方案，提供了一种部件承载件，其中，二极管桥嵌入在部件承载件的互连堆叠体形式的层压材料中。二极管桥可以通过覆盖部件承载件的(或其互连堆叠体的)基本一整个主表面的热移除层来高效地热耦接至部件承载件的外部。
可以使用导电层结构，诸如微过孔、狭缝和/或全区域层，来嵌入并电流地连接二极管部件。热移除层形式的一完全导热的外部主表面可以负责散发和移除由一个或多个二极管部件于运行期间产生的热量。这防止了部件承载件在运行期间的不期望的过热。根据本发明的实施方案，由于可以用嵌入的二极管功能部件获得低寄生电感，所以可以显著改善具有这种结构的部件承载件的开关行为，同时因热移除层而可以确保适当的散热。通过将二极管部件嵌入部件承载件材料的层压堆叠体中，适当地防止二极管部件受到不期望的腐蚀。互连堆叠体用作抵抗潮湿和来自环境的其他不利影响的保护体。因此，嵌入有二极管功能部件的部件承载件在机械上是可靠且紧凑的，具有适当的热性能，具有有利的低欧姆和低电感配置以允许在开关时获得低损耗，并且可以以低成本制造。
图1示出了根据本发明的示例性实施方案的包括板状平坦的部件承载件100的电子器件150的截面图。图2至图5示出了根据图1的部件承载件100的不同导电层结构106的视图。
图1所示的电子器件150被构造为具有整流桥功能(参见图9的电路图)的电源适配器(然而，该电子器件也可以被实施为用于其它功率电子器件诸如DC/DC模块的整流器)。电子器件150包括耦接结构152，该耦接结构例如可以被实施为印刷电路板(PCB)。此外，电子器件150包括PCB型部件承载件100，该PCB型部件承载件安装在耦接结构152上并由此与该耦接结构机械连接及电连接。因此，嵌入在部件承载件100中的二极管110的电路经由焊接凸块156与耦接结构152电耦接，该焊接凸块将部件承载件100与耦接结构152电连接和机械连接。如从图1可以看出，在与部件承载件100的上主表面相反的部件承载件100的下主表面处形成部件承载件100与耦接结构152之间的连接，连续的导电热移除层112(其也可以表示为导热层或散热传输层)在该上主表面处暴露于环境以用于散热。另外，在导电热移除层112的下方设置其他连续的电绝缘热移除层118(其可以由高导热性预浸料制成)。由此，形成由两个热移除层112、118组成的双层，其中外部导电热移除层112由允许将金属散热体154焊接到部件承载件100上的金属材料制成。内部电绝缘热移除层118可以由介电材料制成，以允许在部件承载件100的内部中的电子电路与导电热移除层112的外部之间电解耦。
如将在下面进一步详细描述的，导电热移除层112和电绝缘热移除层118用于消散在电子器件150的运行期间由二极管110产生的热量。为了进一步促进经由导电热移除层112和电绝缘热移除层118的热移除，可选地可以将散热体154附接或焊接并且热耦接至导电热移除层112。尽管仅在图1中示意性地示出，但是散热体154可以由导热板制成，该导热板具有与板一体形成的多个间隔开的散热片。另外地或替代地，散热体154可以是可被加热的壳体或者可以是通过焊接等连接的热管。由此，在部件承载件100的运行期间由二极管110产生的热量可以通过部件承载件100内的导热路径经由电绝缘热移除层118被引导直到导电热移除层112，从导电热移除层引导到散热体154，最后引导到环境。
下面，将详细说明部件承载件100的结构。
部件承载件100包括由多个电绝缘层结构104和多个导电层结构106组成的层压堆叠体102。电绝缘层结构104可以由介电PCB材料制成，所述介电PCB材料诸如为其中具有增强颗粒(特别是玻璃纤维)的树脂(特别是环氧树脂)。在层压之前，电绝缘层结构104的材料可以至少部分地未固化，使得其可以通过在层压期间施加热量和/或压力而变得可流动。由此，电绝缘层结构104的材料显著地有助于部件承载件100的各种部件的互连。导电层结构106可以包括至少一个连续金属层和/或至少一个图案化金属层和/或至少一个金属竖向互连部。金属层可以例如实施为铜箔。竖向互连部可以例如实施为铜填充过孔、金属嵌体等
多个(在所描述的实施方案中恰好为四个，然而在图1中仅示出了两个)部件108可以嵌入到堆叠体102中。从图1可以看出，所有部件108均位于同一平面，即在同一个水平平面上。在所示出的其中部件承载件100提供整流桥功能的实施方案中，可以设置四个部件108，每个部件包括相应的二极管110。然而，在图1中只有两个部件108可见。部件108以及因此二极管110根据整流桥电路通过导电层结构106电互连。
在部件承载件100运行期间，向部件承载件100施加热应力的二极管110产生大量的热量。为了至少部分地移除这种欧姆热量，由高导热材料制成的热移除层112、118被设置成完全覆盖部件承载件100的全部或整个上主表面。因此，导电热移除层112和电绝缘热移除层118均是具有高导热性的连续层(或形成连续的双层)，以用于将二极管110的热量从部件承载件100中移除或消散出去。例如，导电热移除层112可以是连续的铜层。
从图1中的细节图166可以看出，每个部件108可以被实施为在其中二极管110为单片集成的裸半导体芯片。更具体地，二极管110可以在功能上由阴极170与阳极172之间的p-n结168形成。此外，每个部件108包括由铜制成并与阴极170电接触的阴极焊垫114。除此之外，每个部件108包括由铜制成并接触阳极172的多个阳极焊垫116。阴极焊垫114被设置成完全覆盖部件108的上主表面。阳极焊垫116被设置为分离的岛状件，从而仅覆盖相应部件108的相反下主表面的一部分。因此，阴极焊垫114覆盖相应部件108的整个一(在此处为上部的)主表面，而阳极焊垫116仅覆盖相应部件108的相反的另一(即在此为下部的)主表面的一部分。
图1示出了导电层结构106的最上面的第一导电层结构106a被布置成通过被构造为电绝缘且导热的层(实施为全层)的电绝缘热移除层118与导电热移除层112间隔开。层118是热传导的事实促进了经由电绝缘热移除层118从部件108到导电热移除层112的热传递。层118是电绝缘的事实使导电热移除层112(其由于自身高导热性和与PCB制造要求的适当兼容性而优选由铜制成)与第一导电层结构106a解耦。这允许后者对整流桥的电路作出贡献，而不存在暴露的导电热移除层112干扰这种电功能的任何危险。例如，电绝缘且导热的热移除层118可以由热预浸料制成，所述热预浸料即为具有比普通预浸料(例如，其它电绝缘层结构104可以由普通预浸料制成)更高的导热率的预浸料。用于该目的的高导热预浸料例如可以是带有填料(诸如氧化铝、导电碳纤维等)的任何环氧类型的树脂化合物。优选地，高导热预浸料可以具有至少3W/mK的导热率，例如至少或正好5W/mK的导热率。优选地，电绝缘且导热的热移除层118可以具有比部件承载件100的所有其余电绝缘层结构104都更高的导热率值。
为了实现部件108之间的低欧姆电耦接以及与热移除层112、118的适当热耦接，第一导电层结构106a直接电接触部件108的整个上主表面或第一主表面。为此目的，第一导电层结构106a包括多个部分，每个部分直接电接触多个部件108中的相应一个部件的整个第一主表面。这些部分中的各个部分可以通过电绝缘间隔件180间隔开。间隔件180(其可以例如设置为膏)可以确保极性之间的隔离距离，并且在层压期间树脂流动不足的情况下可能是有用的，以可靠地确保第一导电层结构106a的部分之间的电解耦。
导电层结构106的第二导电层结构106b被布置在第一导电层结构106a下方并且通过电绝缘层结构104中之一和部件108与第一导电层结构106a间隔开。像第一导电层结构106a那样实施为图案化铜箔的第二导电层结构106b仅与部件108的第二主表面的一部分电接触。更具体地，第二导电层结构106b的多个部分各自电接触多个部件108中的相应一个的相应第二主表面的相应部分。
多个第一竖向互连结构120——在此实施为铜填充的激光过孔——直接接触并由此电耦接第二导电层结构106b和部件108的第二主表面上的阳极焊垫116。
第二竖向互连结构122——在此实施为铜填充的机械钻孔或由铜制成的嵌体或立柱——直接接触并由此电耦接第一导电层结构106a和第二导电层结构106b二者。第二竖向互连结构122横穿部件108也嵌入其中的电绝缘层结构104。因此，第二竖向互连结构122也被布置在部件108的共同平面中并且横向地处于相邻部件108之间。这允许获得紧凑的构造和短的电流路径，这又引起了低欧姆和低寄生电感配置。
此外，导电层结构106的第三导电层结构106c形成部件承载件100的与由导电热移除层112(或者在其中未设置导电的外部热移除层112的实施方案中，电绝缘热移除层118)形成的主表面相反的另一下主表面的一部分。在所示的实施方案中，第三导电层结构106c是由多个电解耦的分离岛状件构成的图案化的导电层，特别是图案化的铜箔。在相邻的岛状件之间设置有电绝缘间隔件176(其可以形成焊接掩模)，以用于使各个岛状件电解耦。
除此之外，设置了多个第三竖向互连结构124，该多个第三竖向互连结构在此被实施为铜填充的激光过孔，其直接接触并由此电耦接第二导电层结构106b和第三导电层结构106c二者。
利用根据图1的实施方案，提供了包括嵌入在层压堆叠体102中的四个二极管110的或由该四个二极管组成的整流桥。设置了四个导电层，最上面的形成热移除层112，而下面的三个形成导电层结构106，以用于使二极管110互连并提供相对于部件承载件100的电子外围的电接口。顶部的完整的外部导电热移除层112被设置用于与电绝缘热移除层118一起散热。导电层结构106是电功能层。最下面的第三导电层结构106c用于使部件承载件100在耦接结构152上焊接成SMD(表面安装器件)构件。部件106的在其顶部主表面的整个区域上的电接触直接通过第一导电层结构106a形成，而在其底部主表面的仅部分区域上的电接触经由作为第一竖向互连结构120的微过孔或狭缝通过第二导电层结构106b形成。第二导电层结构106b又通过第三竖向互连结构124连接至最下面的第三导电层结构106c。对照第二竖向互连结构122，通过填充的通孔，在第二导电层结构106b与第一导电层结构106a之间实现另外的电连接。
由于部件108布置有二极管110，图1所示的部件承载件100提供了电流整流的电子功能。由于在部件承载件材料堆叠体102内部的部件108的层压，部件承载件100是机械可靠的。部件承载件100的平坦构造使其紧凑，这通过使用裸晶片作为根据图1的部件108而得到进一步促进。由于设置有全区域导电热移除层112——其经由电绝缘且导热的热移除层118与部件108适当热连接并且电解耦，部件承载件100显示了适当的热性能。通过平坦的部件承载件100及其竖向互连件所提供的短的热路径进一步增强了后者的效果。另外，竖向紧凑的部件承载件100的短的电路径以及部件108通过其连接至导电层结构106的相对大的金属区域有利地实现了低欧姆和低电感配置，从而允许在开关时获得低损耗。由于在堆叠体102的部件承载件材料中的部件108的电连接和机械嵌入可以通过应用部件承载件制造技术来设置，所以部件承载件100的制造可以以低成本实现。
参照图2，示出了与导电热移除层112对应的层的平面图。图2示出了导电热移除层112可以是连续不间断的全表面区域覆盖层。
参照图3，示出了与第一导电层结构106a对应的层的平面图。也可以看到电绝缘层结构104中之一(对照间隔件180)。例如，可以使用介电膏或预切割的介电材料诸如预浸料，来以确定的隔离距离形成所示出的电绝缘层结构104。图3还示出了导电层结构106a的高表面区域可以直接接触部件108的整个上表面。
参照图4，示出了与第二导电层结构106b对应的层的平面图。也可以看到电绝缘层结构104中的另一个。
参照图5，示出了与第三导电层结构106c对应的层的平面图。还可以看到电绝缘层结构104中的另一个(对照间隔件176)。
图6示出了根据本发明的另一示例性实施方案的部件承载件100，其中，嵌入部件承载件100中的二极管部件108是具有二极管110的裸晶片，该二极管又以板中板构造嵌入另外的部件承载件100’的另外的互连堆叠体102’中。
更具体地，二极管110在此可以被实施为裸半导体芯片，该二极管通过将其层压并嵌入到一个或多个电绝缘层结构104’(诸如具有增强颗粒的树脂，特别是预浸料和/或FR4)和一个或多个导电层结构106’(诸如图案化和/或连续金属层，特别是铜箔)的互连堆叠体102’中而封装在印刷电路板层压体中。然后，该另外的部件承载件100’可以用作随后嵌入在部件承载件100的互连堆叠体102内的部件108。因此，另外的部件承载件100’用作嵌入作为另一个板的部件承载件100中的另外的板，从而获得板中板构造。另外的互连堆叠体102’可以为二极管110提供电互连功能和机械保护功能。另外，互连堆叠体102和另外的互连堆叠体102’二者均可以由部件承载件材料层压体(例如预浸料和铜)制成的事实缓解了由于热膨胀系数的不同值和部件承载件100的构件的杨氏模量的不同值而导致的与热失配和热张力有关的问题。
图7示出了根据本发明的又一示例性实施方案的电子器件150，其中，耦接结构152被实施为安装在部件承载件100上的另外的半导体部件，该部件承载件在此用作IC(集成电路)基板。在这种实施方案中提供了紧凑的构造，在该构造中，可以向作为耦接结构152的另外的半导体部件提供整流功能或其他二极管功能，对于该耦接结构，具有集成的二极管功能的部件承载件100另外地用作机械安装基座。
图8示出了根据本发明的又一示例性实施方案的电子器件150，其中，耦接结构152是另外的部件承载件，部件承载件100以板中板构造嵌入该另外的部件承载件中。
在根据图8的实施方案中，一个部件承载件100(例如图1所示的部件承载件)可以嵌入作为耦接结构152的部件承载件材料的另外的层压堆叠体中。从图8可以看出，另一部件承载件100(例如图1中所示的部件承载件)可以被表面安装在构成耦接结构152的另外的层压堆叠体上。以与图6类似的方式，根据图8的板中板构造允许使用适当的兼容材料用于嵌入的部件承载件100和嵌入式耦接结构152。因此，可以有效地抑制与物理性质差异太大的材料的组合相关的热应力和其它问题。因此，可以将如图1所示的模块安装在PCB等之上或之内。
图9是根据图1的实施方案的由各自包括二极管110的四个互连部件108组成的整流桥190的电路图。整流器桥190被配置为将交流电压(参见输入电压UIN)转换成直流电压(参见输出电压UOUT)。
应注意，术语“包括”不排除其他元件或步骤，并且“一(a)”或“一(an)”不排除多个。另外，与不同实施方案相关联描述的元件可以组合。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施不限于附图中所示的和上述的优选实施方案。替代地，使用所示出的方案和根据本发明的原理的多种变型也是可能的，即使在根本不同的实施方案的情况下。

Claims (15)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
互连堆叠体(102)，所述互连堆叠体包括至少一个电绝缘层结构(104)和/或至少一个导电层结构(106)；
部件(108)，所述部件嵌入在所述堆叠体(102)中并且包括二极管(110)；
至少一个热移除层(112、118)，所述至少一个热移除层被构造成从所述二极管(110)移除热量并且基本上完全覆盖所述部件承载件(100)的整个主表面。
2.根据权利要求1所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述部件(108)是使所述二极管(110)单片集成在其中的半导体芯片，特别地是裸半导体芯片；
其中，所述部件(108)包括阴极焊垫(114)和阳极焊垫(116)，所述阴极焊垫特别地在所述部件(108)的一个主表面上，所述阳极焊垫特别地在所述部件(108)的相反的另一主表面上。
3.根据权利要求2所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述阴极焊垫(114)覆盖所述部件(108)的整个主表面，并且/或者所述阳极焊垫(116)覆盖所述部件(108)的所述相反的另一主表面的仅一部分；
其中，所述阴极焊垫(114)和所述阳极焊垫(116)中的至少一个包括金属或由金属组成，所述金属优选为铜。
4.根据权利要求1至3中任一项所述的部件承载件(100)，包括多个部件(108)，特别地恰好四个部件(108)，所述部件嵌入所述堆叠体(102)中并且分别包括相应的二极管(110)。
5.根据权利要求4所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述部件(108)被电连接以形成整流桥(190)；
其中，所述部件(108)被定位成共面。
6.根据权利要求1至5中任一项所述的部件承载件(100)，其中，所述至少一个导电层结构(106)包括第一导电层结构(106a)，所述第一导电层结构被布置成通过作为所述至少一个热移除层(112、118)中的一个的电绝缘导热层(118)与作为所述至少一个热移除层(112、118)中的另一个的导电层(112)间隔开。
7.根据权利要求6所述的部件承载件(100)，其中，所述第一导电层结构(106a)直接电接触所述部件(108)的整个第一主表面，特别地，所述第一导电层结构包括多个部分，每个部分均直接电接触多个部件(108)中的一个相应部件的整个第一主表面。
8.根据权利要求6或7所述的部件承载件(100)，其中，所述至少一个导电层结构(106)包括第二导电层结构(106b)，所述第二导电层结构被布置成至少通过所述至少一个电绝缘层结构(104)中之一和所述部件(108)与所述第一导电层结构(106a)间隔开。
9.根据权利要求8所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述第二导电层结构(106b)电接触所述部件(108)的第二主表面的仅一部分，特别地，所述第二导电层结构包括多个部分，每个部分均直接电接触多个部件(108)中的一个相应部件的第二主表面的相应部分；
包括多个第一竖向互连结构(120)，所述多个第一竖向互连结构直接接触所述部件(108)的所述第二主表面的所述部分以及所述第二导电层结构(106b)二者，其中特别地，所述第一竖向互连结构(120)、至少一个第二竖向互连结构(122)和第三竖向互连结构(124)中的至少一个包括由下述构成的组中的至少一种：金属填充的激光钻孔、金属填充的机械钻孔、金属嵌体和微过孔；
包括至少一个第二竖向互连结构(122)，所述至少一个第二竖向互连结构直接接触所述第一导电层结构(106a)和所述第二导电层结构(106b)二者。
10.根据权利要求1至9中任一项所述的部件承载件(100)，其中，所述至少一个导电层结构(106)包括第三导电层结构(106c)，所述第三导电层结构形成所述部件承载件(100)的与由所述至少一个热移除层(112、118)形成的所述主表面相反的另一主表面的至少一部分，特别地，所述第三导电层结构包括在所述第三导电层结构(106c)上的焊接材料(156)。
11.根据权利要求10所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述第三导电层结构(106c)是由多个电解耦的分离岛状件构成的图案化导电层；
包括多个第三竖向互连结构(124)，所述多个第三竖向互连结构直接接触所述第二导电层结构(106b)和所述第三导电层结构(106c)二者。
12.根据权利要求1至11中任一项所述的部件承载件(100)，包括以下特征中的至少一个：
其中，所述至少一个热移除层(112、118)包括导电材料(112)或由所述导电材料组成，所述导电材料具有的导热率值至少为50W/mK，特别地至少为100W/mK，更特别地为至少400W/mK；
其中，所述至少一个热移除层(112、118)包括电绝缘材料(118)或由所述电绝缘材料组成，所述电绝缘材料具有的导热率值至少为3W/mK，特别地至少为5W/mK，更特别地至少为10W/mK；
其中，所述部件(108)包括另外的互连堆叠体(102’)，所述另外的互连堆叠体包括至少一个另外的电绝缘层结构(104’)和/或至少一个另外的导电层结构(106’)，所述二极管(110)嵌入所述另外的互连堆叠体中，使得所述部件(108)和所述堆叠体(102)形成板中板阵列；
其中，所述至少一个热移除层(112、118)包括由下述构成的组中的材料或由下述构成的组中的材料组成：铜、铝、类金刚石碳、石墨烯、高导热预浸料以及填充有高导热填料颗粒的树脂；
其中，所述至少一个导电层结构(106)包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及的材料中的任一种可选地涂覆有超导材料诸如石墨烯；
其中，所述至少一个电绝缘层结构(104)包括由下述构成的组中的至少一种：树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物；
被成形为板；
其中，所述部件承载件(100)被构造为由印刷电路板和基板组成的组中之一。
13.一种电子器件(150)，其中，所述电子器件(150)包括：
耦接结构(152)；
根据权利要求1至12中任一项所述的部件承载件(100)，所述部件承载件与所述耦接结构(152)机械地连接，使得所述二极管(110)电耦接至所述耦接结构(152)。
14.根据权利要求13所述的电子器件(150)，包括以下特征中的至少一个：
所述电子器件(150)被构造为由下述构成的组中的至少一种：电源适配器、整流器、DC/DC转换器和功率电子器件；
包括散热体(154)，所述散热体热耦接至所述至少一个热移除层(112、118)；
其中，所述耦接结构(152)选自由下述构成的组：所述部件承载件(100)安装在其上的另外的部件承载件；安装在所述部件承载件(100)上的另外的部件；以及所述部件承载件(100)嵌入其中的另外的部件承载件；
其中，所述二极管(110)在所述部件承载件(100)的与所述至少一个热移除层(112、118)相反的主表面处电耦接至所述耦接结构(152)。
15.一种制造部件承载件(100)的方法，其中，所述方法包括：
形成包括至少一个电绝缘层结构(104)和/或至少一个导电层结构(106)的互连堆叠体(102)；
将包括二极管(110)的部件(108)嵌入所述堆叠体(102)中；
通过被构造成从所述二极管(110)移除热量的至少一个热移除层(112、118)基本上完全覆盖所述部件承载件(100)的整个主表面。
CN201810078147.0A 2017-01-26 2018-01-26 从嵌入有二极管的部件承载件进行的高效热移除 Active CN108364921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17153329.2A EP3355349B1 (en) 2017-01-26 2017-01-26 Efficient heat removal from component carrier with embedded diode
EP17153329.2 2017-01-26

Publications (2)

Publication Number Publication Date
CN108364921A true CN108364921A (zh) 2018-08-03
CN108364921B CN108364921B (zh) 2021-10-26

Family

ID=57963007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810078147.0A Active CN108364921B (zh) 2017-01-26 2018-01-26 从嵌入有二极管的部件承载件进行的高效热移除

Country Status (3)

Country Link
US (1) US10332818B2 (zh)
EP (1) EP3355349B1 (zh)
CN (1) CN108364921B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890330A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有介电层的用于嵌入部件承载件中的部件
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN111682003A (zh) * 2019-03-11 2020-09-18 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
CN112702840A (zh) * 2019-10-23 2021-04-23 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN114447591A (zh) * 2020-11-02 2022-05-06 奥特斯奥地利科技与系统技术有限公司 电子装置以及制造电子装置的方法
CN115298821A (zh) * 2020-02-06 2022-11-04 亮锐有限责任公司 制造具有金属嵌体和底部触点的发光器件的方法
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3481161A1 (en) * 2017-11-02 2019-05-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with transistor components arranged side by side
US10971420B2 (en) 2018-12-21 2021-04-06 Samsung Electronics Co., Ltd. Method of forming a thermal shield in a monolithic 3-D integrated circuit
US11183934B2 (en) 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
US11147165B2 (en) * 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
US11071206B2 (en) 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module
US11037853B1 (en) * 2019-12-17 2021-06-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN113382097A (zh) * 2020-03-10 2021-09-10 摩托罗拉移动有限责任公司 用于热缓解的热结构
EP3939081B1 (en) * 2020-03-31 2022-10-26 Hitachi Energy Switzerland AG Power module device with improved thermal performance
DE102021109974A1 (de) * 2020-04-27 2021-10-28 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US11575074B2 (en) 2020-07-21 2023-02-07 Lumileds Llc Light-emitting device with metal inlay and top contacts
US11665813B2 (en) * 2020-08-14 2023-05-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics cooling assemblies and methods for making the same
EP4044221A1 (en) * 2021-02-10 2022-08-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal architecture for stack-type component carrier with embedded component
US20230010755A1 (en) * 2021-07-12 2023-01-12 Dell Products L.P. Information handling system thermal management with a liquid metal embedded elastomer
US11869760B1 (en) * 2022-07-27 2024-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic device assemblies having an electrically insulating layer
US20240130076A1 (en) * 2022-10-18 2024-04-18 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics device assemblies including dual graphite layers and cold plates incorporating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151856A1 (en) * 2012-12-04 2014-06-05 Infineon Technologies Ag Chip Module, an Insulation Material and a Method for Fabricating a Chip Module
US20150243640A1 (en) * 2012-02-09 2015-08-27 Fuji Electric Co., Ltd. Semiconductor device
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
US20160079156A1 (en) * 2014-08-19 2016-03-17 Abb Technology Oy Power semiconductor module and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777398B1 (fr) 1998-04-09 2004-04-02 Valeo Equip Electr Moteur Substrat pour un sous-ensemble a composant electronique de machine electrique
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
WO2011097175A2 (en) 2010-02-05 2011-08-11 Luxera, Inc. Integrated electronic device for controlling light emitting diodes
US20110255850A1 (en) * 2010-04-19 2011-10-20 Richard Hung Minh Dinh Electronic subassemblies for electronic devices
CN102570857A (zh) 2012-03-05 2012-07-11 张采兴 矿用隔爆型整流器
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9023688B1 (en) * 2013-06-09 2015-05-05 Monolithic 3D Inc. Method of processing a semiconductor device
US9642289B2 (en) 2013-09-19 2017-05-02 Infineon Technologies Austria Ag Power supply and method
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
US10553557B2 (en) * 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
DE102015210587B4 (de) * 2015-06-10 2020-10-29 Infineon Technologies Ag Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
SG10201508520PA (en) * 2015-10-14 2017-05-30 Delta Electronics Int’L Singapore Pte Ltd Power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243640A1 (en) * 2012-02-09 2015-08-27 Fuji Electric Co., Ltd. Semiconductor device
US20140151856A1 (en) * 2012-12-04 2014-06-05 Infineon Technologies Ag Chip Module, an Insulation Material and a Method for Fabricating a Chip Module
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
US20160079156A1 (en) * 2014-08-19 2016-03-17 Abb Technology Oy Power semiconductor module and method of manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890330A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有介电层的用于嵌入部件承载件中的部件
US11749613B2 (en) 2018-09-10 2023-09-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN111682003A (zh) * 2019-03-11 2020-09-18 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
CN112702840A (zh) * 2019-10-23 2021-04-23 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
US11470714B2 (en) 2019-10-23 2022-10-11 At&S (China) Co. Ltd. Component carrier with embedded component and horizontally elongated via
CN112702840B (zh) * 2019-10-23 2023-10-27 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN115298821A (zh) * 2020-02-06 2022-11-04 亮锐有限责任公司 制造具有金属嵌体和底部触点的发光器件的方法
CN114447591A (zh) * 2020-11-02 2022-05-06 奥特斯奥地利科技与系统技术有限公司 电子装置以及制造电子装置的方法

Also Published As

Publication number Publication date
US10332818B2 (en) 2019-06-25
CN108364921B (zh) 2021-10-26
EP3355349B1 (en) 2022-05-11
EP3355349A1 (en) 2018-08-01
US20180211899A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
CN108364921A (zh) 从嵌入有二极管的部件承载件的高效热移除
US5943216A (en) Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US20070090517A1 (en) Stacked die package with thermally conductive block embedded in substrate
CN103262237B (zh) 具有中部触点并改善热性能的增强堆叠微电子组件
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US10096562B2 (en) Power module package
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
CN100561735C (zh) 功率电路组件及制造方法
CN204230225U (zh) 电子器件
KR20060100250A (ko) 반도체 장치
JP2003509872A (ja) プリント回路基板アセンブリ
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US10736222B2 (en) Cooling component carrier material by carbon structure within dielectric shell
US20050258533A1 (en) Semiconductor device mounting structure
EP3533303B1 (en) Power module
CN108573876A (zh) 混合器件载体及其制造方法
EP3993567A1 (en) Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
US20090119911A1 (en) Forming a three-dimensional stackable die configuration for an electronic circuit board
RU2488913C1 (ru) Трехмерное электронное устройство
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
CN113645750A (zh) 部件承载件及其制造方法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
CN101236939A (zh) 半导体封装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant