KR101027984B1 - 히트싱크를 갖는 기판보드 어셈블리 - Google Patents

히트싱크를 갖는 기판보드 어셈블리 Download PDF

Info

Publication number
KR101027984B1
KR101027984B1 KR1020090045899A KR20090045899A KR101027984B1 KR 101027984 B1 KR101027984 B1 KR 101027984B1 KR 1020090045899 A KR1020090045899 A KR 1020090045899A KR 20090045899 A KR20090045899 A KR 20090045899A KR 101027984 B1 KR101027984 B1 KR 101027984B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat transfer
transfer plate
heat
heat sink
Prior art date
Application number
KR1020090045899A
Other languages
English (en)
Other versions
KR20100127453A (ko
Inventor
이원일
이태학
유일하
Original Assignee
우진공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우진공업주식회사 filed Critical 우진공업주식회사
Priority to KR1020090045899A priority Critical patent/KR101027984B1/ko
Publication of KR20100127453A publication Critical patent/KR20100127453A/ko
Application granted granted Critical
Publication of KR101027984B1 publication Critical patent/KR101027984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은: 본 발명은: 일측면에 반도체 칩이 표면접촉되게 구비되어 상기 반도체 칩에서 발생하는 열을 전달받는 열전달판; 상기 열전달판의 타측면에 적층되며 회로패턴이 형성된 회로층을 갖는 회로기판; 그리고 상기 반도체 칩이 구비되는 상기 열전달판의 일측면에 표면접촉되게 구비되어, 상기 열전달판으로부터 전달되는 열을 방열하는 히트싱크를 포함하여 구성되는 기판보드 어셈블리(PBA)를 및 상기 기판보드 어셈블리의 제조방법을 개시한다.
본 발명에 따르면, 반도체 칩의 방열효율을 극대화시키고 이에 따라 반도체 칩의 신뢰성을 향상시키며, 히트싱크의 설치에 따른 기판보드 어셈블리의 두께 및 부피 증가를 최소화하여 인쇄회로기판 어셈블리의 박막화 및 고밀도화가 가능하다.
회로기판, 기판보드 어셈블리, 열전달판, 히트싱크, 반도체 칩, 회로패턴

Description

히트싱크를 갖는 기판보드 어셈블리{PBA Having Heat Sink}
본 발명은 기판보드 어셈블리에 관한 것으로서, 보다 자세하게는 반도체 칩의 방열효율을 극대화시키고 이에 따라 반도체 칩의 신뢰성을 향상시키며, 인쇄회로기판 어셈블리의 두께 및 부피 증가를 최소화하여 인쇄회로기판 어셈블리의 박막화 및 고밀도화가 가능한 구조의 기판보드 어셈블리(PBA)에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 인쇄회로기판을 포함하는 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 플래시 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 복수개의 반도체 패키지가 적층된 적층 패키지와, 인쇄회로기판의 적어도 일면에 복수개의 반도체 패키지 또는 적층 패키지가 평면적으로 실장된 반도체 모듈 등이 있다.
적층 패키지, 반도체 모듈과 같은 반도체 칩은 구동시 많은 열이 발생되기 때문에, 효과적인 열 방출을 위해서 일반적으로 히트싱크(heat sink)를 기판에 설치한다. 물론 반도체 패키지의 효과적인 열 방출을 위해서도 히트싱크를 부착한다.
도 1은 종래 기술에 따른 히트싱크를 포함하는 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 종래 히트싱크를 포함하는 기판보드 어셈블리는, 반도체 칩(5)이 납땜(6)에 의하여 인쇄회로기판(7)의 상면에 고정되고, 상기 반도체 칩(5)은 본딩 와이어(4)에 의해 상기 인쇄회로기판(7)의 회로패턴과 전기적으로 접속된다.
그리고, 상기 인쇄회로기판(7)의 하면(저면), 즉 상기 반도체 칩이 설치되는 표면의 반대측 표면에는 상기 반도체 칩(5)에서 발생되는 열 방출을 위하여 히트싱크(9)가 구비되며, 상기 히트싱크(9)는 절연성 접착제(8)를 통해 상기 인쇄회로기판(7)의 하면에 구비된다.
그러나, 종래 히트싱크(9)를 포함하는 기판보드 어셈블리는 다음과 같은 문제점이 있었다.
첫째, 종래의 기판보드 어셈블리는 상기 반도체 칩(5)에서 발생된 열이 인쇄회로기판(7)으로 전달되고 상기 인쇄회로기판(7)으로 전달된 열이 히트싱크(9)로 전달된 후 대기 중에 방열되는 구조로서, 상기 인쇄회로기판의 열전도율이 낮아서 방열효율이 낮은 문제점이 있었다. 이에 따라, 상기 반도체 칩(5)의 방열을 효율적 으로 수행하기 어려워 반도체 칩(5)과 같은 전기, 전자소자들의 특성저하를 유발하여 신뢰성을 저하시키는 문제점이 있었다.
둘째, 종래의 기판보드 어셈블리는, 상기 인쇄회로기판(7)의 상면에 반도체 칩(5)이 구비되고 상기 인쇄회로기판(7)의 하면에 히트싱크(9)가 구비되는 구조로서, 히트싱크(9)의 두께 및 부피만큼 인쇄회로기판(7)의 두께 및 부피를 증가시켜 기판보드 어셈블리의 박막화 및 고밀도화를 구현하기 어려운 문제점이 있었다.
본 발명은 상술한 종래의 기판보드 어셈블리의 구조에 따른 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 칩의 방열효율을 극대화시킴으로써 반도체 칩의 신뢰성을 향상할 수 있는 기판보드 어셈블리를 제공하는 데 있다.
본 발명의 다른 목적은, 히트싱크에 의한 인쇄회로기판의 두께 및 부피 증가를 최소화하여 박막화 및 고밀도화가 가능한 구조의 기판보드 어셈블리를 제공하는 데 있다.
상기한 목적을 달성하기 위한 일 형태로서, 본 발명은: 일측면에 반도체 칩이 표면접촉되게 구비되어 상기 반도체 칩에서 발생하는 열을 전달받는 열전달판; 상기 열전달판의 타측면에 적층되며 회로패턴이 형성된 회로층을 갖는 회로기판; 그리고 상기 반도체 칩이 구비되는 상기 열전달판의 일측면에 표면접촉되게 구비되어, 상기 열전달판으로부터 전달되는 열을 방열하는 히트싱크를 포함하여 구성되는 기판보드 어셈블리(PBA)를 제공한다.
여기서 상기 열전달판은, 상기 회로패턴과 절연된 상태로 상기 회로기판에 적층되는 동판(copper plate)으로 구성된다.
이를 위하여, 상기 열전달판과 상기 회로층 사이에는 절연층이 구비될 수 있다.
그리고 상기 열전달판에는 상기 반도체 칩의 리드선이 상기 회로패턴과 전기적으로 연결되도록 비아홀이 형성된다.
상기 비아홀에는 상기 열전달판를 통한 상기 리드선의 쇼트(short)를 방지하기 위한 절연패드가 형성된다.
한편, 상기 히트싱크는 열전도접착제를 매개로 상기 열전달판에 부착될 수 있다.
그리고 상기 히트싱크에는 상기 반도체 칩과 간섭되지 않도록 상기 반도체 칩에 대응되는 칩수용홀이 두께방향으로 관통하여 형성된다. 여기서 상기 기판보드 어셈블리는, 상기 칩수용홀에 형성되어 상기 반도체 칩을 밀봉시키는 몰딩부를 더 포함한다.
다른 일 형태로서 본 발명은: 회로패턴이 형성된 회로층을 포함하는 인쇄회로기판상에 열전달판을 절연되게 적층하는 단계; 상기 열전달판의 일측면에 적어도 하나의 반도체 칩을 표면접촉시키고 상기 적어도 하나의 반도체 칩을 상기 회로패턴과 전기적으로 연결하는 단계; 및 상기 반도체 칩이 구비되는 열전단판의 일측면에 히트싱크를 접촉시켜 고정하는 단계를 포함하는 기판보드 어셈블리의 제조방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명에 따른 히트싱크를 갖는 기판보드 어셈블리 및 상기 기판보드 어셈블리의 제조방법에 의하면 다음과 같은 효과가 있다.
첫째, 본 발명에 의하면, 반도체 칩에서 발생된 열을 열전달판을 통해 외부 로 방열함과 아울러 열전달판에서 상기 히트싱크로 열전달하여 외부로 방열함으로써 반도체 칩의 방열효율을 극대화시킬 수 있는 이점이 있다. 이에 따라, 반도체 칩 등 인쇄회로기판에 실장되는 전기, 전자소자들의 특성저하를 최소화하여 신뢰성을 향상할 수 있는 이점이 있다.
둘째, 본 발명에 의하면, 히트싱크와 반도체 칩 등 전기, 전자소자를 열전달판의 동일 표면에 구비하여 히트싱크에 의한 기판보드 어셈블리의 두께 및 부피 증가를 최소화하여 인쇄회로기판의 박막화 및 고밀도화를 구현할 수 있는 이점이 있다.
이하, 본 발명에 따른 기판보드 어셈블리, 그리고 상기 인쇄회로기판 어셈블리의 제조방법에 대한 바람직한 실시예들이 첨부된 도면을 참조하여 보다 상세하게 설명된다.
도 2는 본 발명에 따른 기판보드 어셈블리의 일 실시예를 개략적으로 나타낸 분해 사시도이고, 도 3은 도 2의 열전달판을 개략적으로 나타낸 평면도이며, 도 4는 도 3의 열전달판의 요부를 개략적으로 나타낸 단면도이고, 도 5는 본 발명에 따른 기판보드 어셈블리의 일 예에서의 방열경로를 개략적으로 설명하기 위한 요부 단면도이며, 도 6은 본 발명에 따른 기판보드 어셈블리의 제조방법의 일 예를 설명하기 위한 순서도이다.
먼저, 도 2를 참조하면, 본 발명에 따른 기판보드 어셈블리의 일실시예는, 회로패턴(111)이 형성된 회로층(110)을 포함하는 회로기판(100)과, 방열유닛(300) 을 포함하여 구성된다.
보다 상세하게는 상기 방열유닛(300)은 적어도 하나의 반도체 칩(200)이 구비되는 열전달판(310)과 상기 열전달판(310)에 접촉되어 고정되는 히트싱크(320)를 포함하여 구성된다.
여기서 상기 적어도 하나의 반도체 칩(200)은 상기 회로패턴(111)과 전기적으로 연결되며, 상기 방열유닛(300)은 상기 적어도 하나의 반도체 칩(200)에서 발생하는 열의 방출, 즉 방열을 위하여 상기 인쇄회로기판(100)상에 적층되는 구조이다.
본 실시예에 있어서, 상기 인쇄회로기판(100)은, 상기 회로층(110)과 상기 회로층(110)의 상면 및/또는 하면에 구비되는 절연층(120, 130)을 포함하여 구성될 수 있다.
여기서, 상기 절연층(120, 130)은 상기 회로층(110)을 보호하기 위하여 전기 절연이 가능한 재료로 형성된다. 일 예로서 상기 절연층은 전기 절연이 가능하고 취급이 용이한 수지 또는 프리프레그(prepreg)로 이루어질 수 있다.
그리고, 상기 절연층(120, 130)에는 상기 반도체 칩(200)이 상기 회로패턴(111)과 전기적으로 연결되도록 기판 설계조건에 따라 특정의 위치에 다수개의 홀(121, 131)이 형성된다.
이 때, 상기 반도체 칩(200)을 DIP 타입(Type)으로 고정할 경우, 즉 상기 인쇄회로기판(100)의 상면과 하면을 홀로 관통하여 상기 반도체 칩(200)을 실장할 경우, 상기 인쇄회로기판(100)을 구성하는 회로층(110)과 상기 회로층(110)의 상면과 하면에 적층된 절연층(120, 130)에 홀(121, 131)을 각각 형성한다.
또한, 상기 반도체 칩(200)을 SMD 타입(Type)으로 고정할 경우, 즉 상기 인쇄회로기판(100)의 상면과 하면 중 어느 일면에 상기 반도체 칩(200)을 실장할 경우에는, 상기 반도체 칩이 위치하게 되는 일측 절연층에만 홀을 형성할 수 있다.
한편, 상기 방열유닛(300)의 구조를 보다 상세하게 설명하면, 상기 열전달판(310)의 일측면(상면)에는 상기 반도체 칩(200)이 표면접촉되게 구비되며, 상기 반도체 칩(200)은 상기 회로패턴(111)과 전기적으로 연결된다. 그리고 상기 반도체 칩(200)이 구비되는 상기 열전달판(310)의 상면에는 상기 히트싱크(320)가 되는 표면접촉되게 구비되는데, 이에 따라 상기 반도체 칩(200)과 상기 히트싱크(320)가 상기 열전달판(310)의 동일표면상에 구비되게 된다.
그리고 상기 열전달판(310)의 타측면(하측면)에는 상기 인쇄회로기판(100)이 적층되는데, 보다 상세하게는 상기 열전달판(310)을 기준으로 상기 인쇄회로기판(100)이 상기 반도체 칩(200)과 히트싱크(320)의 반대측에 위치하게 된다.
상기 열전달판(310)은 상기 반도체 칩(200)에서 발생하는 열을 상기 히트싱크(320)로 전달하고, 상기 히트싱크(320)는 상기 열전달판(310)에서 전달되는 상기 반도체 칩(200)의 열을 방열하는 기능을 함으로써 상기 기판보드 어셈블리의 과열을 방지한다.
상기 열전달판(310)는 열전달율이 우수한 재질로 구성되는 것이 바람직한데, 본 발명의 일실시예에서는 상기 반도체 칩(200)으로부터 발생된 열이 원활하게 열전달판(310)로 전달되도록, 상기 열전달판(320)을 열전도성이 우수한 구리 재질의 판 즉, 동판(copper plate)인 것을 예시하나 이에 한정되는 것은 아니며 열전도율이 우수한 다른 재질도 가능하다.
그리고, 상기 반도체 칩(200)은 납땜(220)이나 열전도접착제를 통해 상기 열전달판(310)에 고정되어 상기 열전달판(310)로의 열전도성을 보다 높일 수 있는데, 예를 들면 상기 반도체 칩(200) 바닥의 프레임(미도시)을 상기 열전달판(310)의 상면에 납땜(220)하여 상기 반도체 칩(200)을 상기 열전달판(310)상에 고정할 수 있으며, 상기 열전달판(310)은 전기전도가 가능한 재질, 예를 들면 본 실시예에서와 같이 열전도율이 우수한 구리재질로 구성될 수 있으며, 상기 열전달판(310)은 상기 회로패턴(111)과 절연된 상태로 상기 인쇄회로기판(100) 상에 적층된다.
이를 위하여, 본 실시예에서는 상기 열전달판(310)과 상기 회로층(110) 사이에는 상술한 절연층(120)이 구비된다.
도 3과 도 4에서와 같이, 상기 열전달판(310)에는 상기 반도체 칩(200)의 리드선(210)이 상기 인쇄회로기판(100)의 회로패턴(111)과 전기적으로 연결되도록 비아홀(311)이 형성된다.
즉, 상기 비아홀(311)을 통해 상기 반도체 칩(200)의 리드선(210)이 상기 회로패턴(111)과 전기적으로 연결될 수 있다. 이 때, 상기 반도체 칩(200)은 전술한 바와 같이 상기 회로패턴(111)에 DIP Type과 SMD Type의 두 가지 방식으로 실장될 수 있다.
그리고, 상기 비아홀(311)에는 상기 열전달판(310)를 통하여 상기 반도체 칩(200) 리드선(210)의 쇼트(short)를 방지하기 위한 절연패드(312)가 형성되는 것 이 바람직하며, 상기 절연패드(312)는 상기 비아홀(311) 및 상기 비아홀(311) 주변 상기 열전달판(310)의 상면과 하면 일부에 에칭공정과 같은 반도체 제조공정을 통해 형성될 수 있다.
상기 히트싱크(320)는 상기 반도체 칩(200)을 덮는 형태로 상기 열전달판(310)에 적층될 수도 있지만, 본 실시예에서는 상기 히트싱크(320)가 적층됨에 따른 기판보드 어셈블리의 전체 두께 및 부피를 증가시키는 것을 방지하기 위하여, 상기 히트싱크(320)에는 상기 반도체 칩(200)이 수용되는 칩수용홀(320a)이 형성되는 것이 바람직한데, 본 실시예에 있어서 상기 칩수용홀(320a)은 상기 히트싱크(320)을 두께방향으로 관통하여 형성된다.
상기 칩수용홀(320a)은 상기 히트싱크(320)가 상기 반도체 칩(200)과 간섭되지 않도록 상기 반도체 칩(200)과 대응되는 위치에 적절한 크기와 형상으로 형성된다.
그러므로, 본 실시예에 의하면 상기 히트싱크(320)가 상기 열전달판(310)에 적층될 경우 상기 반도체 칩(200)이 상기 칩수용홀(320a)에 삽입되고 상기 히트싱크(320)의 상면이 상기 반도체 칩(200)의 상면에 대응되는 높이로 형성할 수 있기 때문에 상기 히트싱크(320) 적층시 이를 포함하는 기판보드 어셈블리의 두께 및 부피 증가를 최소화하여 박막화 및 고밀도화를 구현할 수 있다. 여기서, 상기 히트싱크(320)는 열전도율이 우수한 접착제나 점착제로 상기 열전달판(310)의 표면에 고정되는데, 일반적인 열전도접착제(330)가 적용가능하며, 이에 따라 상기 히트싱크의 바닥과 상기 열전달판의 상측면 사이에는 상기 열전도접착제(330)에 의한 박막 의 접착층이 형성된다.
이 때, 상기 반도체 칩(200)의 보호를 위하여 상기 칩수용홀(320a)에 상기 반도체 칩(200)을 밀봉시키는 몰딩부(400:도 5 참조)를 형성할 수 있다. 상기 몰딩부는 수지와 같은 절연재질의 몰딩재료를 상기 칩수용홀(320a)에 도포 또는 주입하여 형성될 수 있으며, 상기 몰딩재료는 열전도율이 우수한 재질을 적용하는 것이 좋다.
자세하게 도시하진 않았지만, 전술한 바와 같이 상기 히트싱크(320)는 열전도접착제를 통해 상기 열전달판(310)에 적층 고정되는 것이 바람직하다. 즉, 상기 히트싱크(320)는 열전도접착제를 매개로 상기 열전달판(310)에 적층되어 상기 열전달판(310)로부터 상기 히트싱크(320)로의 열이동이 용이하게 이루어질 수 있으며, 이에 따라 상기 반도체 칩(200)으로부터 상기 열전달판(310)로 전달된 열이 상기 히트싱크(320)로 원활하게 전달되어 외부로 방열됨으로써 상기 반도체 칩(200)의 방열효과를 극대화할 수 있다.
즉, 상기와 같이 구성된 본 발명에 따른 기판보드 어셈블리(PBA)에 의하면, 도 5에 화살표로 표시한 것과 같이 상기 반도체 칩(200)에서 발생된 열이 몰딩부(400)를 통해 외부로 방열되고 몰딩부(400)의 열이 상기 히트싱크(320)로 전달되어 외부로 방열될 뿐만 아니라, 상기 반도체 칩(200)에서 발생된 열이 직접 상기 열전달판(310)로 열전도에 의해 전달됨과 아울러 상기 열전달판(310)로 전달된 열이 상기 히트싱크(320)로 전달되어 외부로 방열됨으로써 상기 반도체 칩(200)의 방열효율을 극대화할 수 있다. 이에 따라, 본 발명에 따른 기판보드 어셈블리에 의하 면 반도체 칩 등 인쇄회로기판에 실장되는 전기, 전자소자들의 방열효율을 극대화하여 소자들의 특성저하를 최소화하고 소자 부품들의 신뢰성을 향상할 수 있다.
상기와 같이 구성된 본 발명에 따른 인쇄회로기판 어셈블리의 제조방법을 보다 상세하게 설명하면 다음과 같다.
도 6에 도시된 바와 같이, 본 발명에 따른 기판보드 어셈블리의 제조방법은, 크게 열전달판 적층단계와, 반도체 칩 설치단계 및 히트싱크 설치단계를 포함하여 이루어질 수 있다.
보다 상세하게, 도 2를 참조하면, 먼저 회로패턴(111)이 형성된 회로층(110)을 포함하는 인쇄회로기판(100)과 열전달판(320)을 준비하고, 상기 회로기판(100)의 상측에 상기 열전달판(310)을 상기 회로패턴과 절연된 상태로 적층한다. 이를 위하여, 상기 회로층(110)의 상면 상부 절연층(120)이 구비되고 상기 회로층의 하측에 하부 절연층(130)을 구비할 수 있다.
그리고, 상기 열전달판(310)의 상측면에 적어도 하나의 반도체 칩(200)을 표면접촉시키고 상기 반도체 칩과 상기 회로패턴(111)을 전기적으로 연결한다. 물론, 상기 열전달판(310)의 적층단계 이전에 먼저 상기 반도체 칩(200)을 상기 열전달판(310)의 상측면에 표면 접촉시켜 고정한 후 상기 열전달판을 상기 인쇄회로기판(110)의 상측에 적층하고 이후에 상기 반도체 칩(200)을 상기 회로패턴(111)과 전기적으로 연결할 수도 있다.
여기서, 상기 반도체 칩(200)은 전술한 바와 같이 열전도접착제를 매개로 상 기 열전달판(310)에 열전도 가능하게 본딩되어 고정될 수 있다.
상기 반도체 칩(200)은 상기 열전달판(310)의 비아홀(311)을 통해 반도체 칩(200)의 리드선(210)이 상기 회로패턴(111)과 전기적으로 연결될 수 있으며, 상기 반도체 칩(200)의 리드선(210)과 상기 회로패턴(111)의 전기적인 연결은 전술한 바와 같이 DIP Type과 SMD Type 두 가지 방식으로 가능하다.
그리고, 상기 열전달판(310)의 상측면에 상기 히트싱크(320)을 접촉시켜 고정하는 히트싱크 적층단계(설치단계)를 수행하는데, 보다 상세하게는, 상기 반도체 칩(200)이 상기 칩수용홀(320a)에 삽입되어 상기 히트싱크(320)에 의해 둘러싸도록, 상기 열전달판(310)의 상측면에 히트싱크(320)를 적층한다. 따라서 상기 칩수용홀(320a)을 통해 상기 반도체 칩(200)은 외부로 노출된다. 상기 히트싱크(320)는 열전도접착제를 통해 상기 열전달판(310)에 적층 고정된다.
그리고, 상기 칩수용홀(320a)에 몰딩부(400:도 5 참조)를 형성하여 상기 칩수용홀(320a)을 통해 노출된 상기 반도체 칩(200)을 밀봉하여 보호한다.
한편, 자세하게 도시하진 않았지만, 히트싱크 적층단계는 상기 열전달판 적층단계 이전에 수행될 수도 있지만, 본 실시예에서와 같이 상기 히트싱크 적층단계 이후에 수행될 수도 있다.
즉, 상기 반도체 칩(200)이 구비된 상기 열전달판(310)에 열전도접착제를 통해 상기 히트싱크(320)를 적층하여 방열유닛(300)을 먼저 형성하고, 상기 인쇄회로기판(100)에 상기 방열유닛(300)을 적층하는 순서로 본 발명에 따른 기판보드 어셈블리를 제작할 수도 있다.
상기와 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다.
그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
도 1은 종래 기술에 따른 기판보드 어셈블리를 개략적으로 나타낸 단면도이다.
도 2는 본 발명에 따른 기판보드 어셈블리의 일 실시예를 개략적으로 나타낸 분해 사시도이다.
도 3은 도 2의 열전달판을 개략적으로 나타낸 평면도이다.
도 4는 도 3의 열전달판의 요부를 개략적으로 나타낸 단면도이다.
도 5는 본 발명에 따른 기판보드 어셈블리의 일 예에서의 방열경로를 개략적으로 설명하기 위한 요부 단면도이다.
도 6은 본 발명에 따른 기판보드 어셈블리의 제조방법의 일 예를 설명하기 위한 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 인쇄회로기판 110: 회로층
111: 회로패턴 120, 130: 절연층
200: 반도체 칩 210: 리드선
300: 방열유닛 310: 열전달판
311: 비아홀 312: 절연패드
320: 히트싱크 320a: 칩수용홀
330: 열전도접착제

Claims (9)

  1. 일측면에 반도체 칩이 표면접촉되게 구비되어 상기 반도체 칩에서 발생하는 열을 전달받는 열전달판;
    상기 열전달판의 타측면에 적층되며 회로패턴이 형성된 회로층을 갖는 회로기판;
    상기 반도체 칩이 구비되는 상기 열전달판의 일측면에 표면접촉되게 구비되어, 상기 열전달판으로부터 전달되는 열을 방열하는 히트싱크; 및
    상기 반도체 칩의 리드선과 상기 회로패턴의 전기적 연결을 위해 상기 반도체칩의 리드선이 관통하는 복수의 홀을 포함하며, 상기 열전달판과 상기 회로층 사이에는 구비되는 절연층을 포함하여 구성되는 기판보드 어셈블리로서;
    상기 열전달판은, 상기 반도체 칩의 리드선과 상기 회로패턴의 전기적 연결을 위한 비아홀과 상기 열전달판을 통한 상기 리드선의 쇼트(short)를 방지하기 위해 상기 비아홀에 구비되는 절연패드를 포함하여 구성되는 기판보드 어셈블리.
  2. 제1항에 있어서,
    상기 열전달판은, 상기 회로패턴과 절연된 상태로 상기 회로기판에 적층되는 동판(copper plate)으로 구성되는 기판보드 어셈블리.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 히트싱크는 열전도접착제를 매개로 상기 열전달판에 부착되는 기판보드 어셈블리.
  7. 제1항 또는 제6항에 있어서,
    상기 히트싱크에는 상기 반도체 칩과 간섭되지 않도록 상기 반도체 칩에 대응되는 칩수용홀이 두께방향으로 관통하여 형성되는 기판보드 어셈블리.
  8. 제7항에 있어서,
    상기 칩수용홀에 형성되어 상기 반도체 칩을 밀봉시키는 몰딩부를 더 포함하는 기판보드 어셈블리.
  9. 삭제
KR1020090045899A 2009-05-26 2009-05-26 히트싱크를 갖는 기판보드 어셈블리 KR101027984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090045899A KR101027984B1 (ko) 2009-05-26 2009-05-26 히트싱크를 갖는 기판보드 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090045899A KR101027984B1 (ko) 2009-05-26 2009-05-26 히트싱크를 갖는 기판보드 어셈블리

Publications (2)

Publication Number Publication Date
KR20100127453A KR20100127453A (ko) 2010-12-06
KR101027984B1 true KR101027984B1 (ko) 2011-04-13

Family

ID=43504671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090045899A KR101027984B1 (ko) 2009-05-26 2009-05-26 히트싱크를 갖는 기판보드 어셈블리

Country Status (1)

Country Link
KR (1) KR101027984B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498649B1 (ko) * 2012-11-30 2015-03-04 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
KR102543495B1 (ko) * 2016-07-06 2023-06-13 김구용 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124607A (ja) * 2000-10-16 2002-04-26 Fuji Electric Co Ltd ディスプレイドライバモジュール
KR20080024964A (ko) * 2006-09-14 2008-03-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124607A (ja) * 2000-10-16 2002-04-26 Fuji Electric Co Ltd ディスプレイドライバモジュール
KR20080024964A (ko) * 2006-09-14 2008-03-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100127453A (ko) 2010-12-06

Similar Documents

Publication Publication Date Title
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
US20140029201A1 (en) Power package module and manufacturing method thereof
US7786571B2 (en) Heat-conductive package structure
US10096562B2 (en) Power module package
US8619428B2 (en) Electronic package structure
US9318828B2 (en) Contact pin and power module package having the same
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR20110037066A (ko) 반도체 디바이스 및 그 제조 방법
KR20160038304A (ko) 회로기판
JP5446302B2 (ja) 放熱板とモジュール
TW201417642A (zh) 連接基板及層疊封裝結構
JP2019149501A (ja) 配線基板及び電子装置
TWI495078B (zh) 連接基板及層疊封裝結構
JP6891274B2 (ja) 電子機器
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
KR20130063832A (ko) 반도체 패키지
JP2001085603A (ja) 半導体装置
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
JP3944898B2 (ja) 半導体装置
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
CN110634813B (zh) 封装结构
JP3229456U (ja) 放熱埋め込み型パッケージ構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 9