JP5018624B2 - 負荷駆動用半導体装置 - Google Patents

Description

本発明は、トランジスタ入力によってパワー半導体素子の駆動を行うことにより、負荷に対する電力供給を制御する負荷駆動用半導体装置に関するものである。

従来、例えば特許文献１に開示されているように、パワー半導体素子を熱保護するために、温度検知などの熱保護専用の素子や回路を用いることによって半導体素子の温度検知を行い、半導体素子の出力を停止させる手法が用いられている。例えば、パワー半導体素子を熱保護するために、パワー半導体素子の近傍かつエミッタ端子とコレクタ端子のいずれか一方に温度検出素子を配置し、検出した温度が所定の温度に達した時、パワー半導体素子の通電を遮断し、発熱を抑える構成とされている。
特開２００５−２５２０９０号公報

しかしながら、従来のような半導体素子の温度検知を行うような手法は、過負荷等に起因するパワー半導体素子の異常発熱時には有効な手法であるが、低電圧時またはその他の要因によってパワー半導体素子の駆動能力（ドライブ能力）不足を起因として異常発熱が生じるような場合には、有効な手段になり得ない。このような駆動能力不足を起因とする異常発熱を抑制するためには、パワー半導体素子を駆動するための駆動回路を強化し、駆動能力不足を解消することが有効であるが、それに伴う回路構成の増大等が必要となり、コストアップに繋がるという問題が生じる。

また、パワー半導体素子の温度検知機能が備えられているような場合に、温度検知を行う部分が故障して温度検知が行えないような状況下においても、パワー半導体素子の異常発熱を抑制できるようにすることがフェールセーフの観点からも好ましい。

本発明は上記点に鑑みて、回路構成の増大等による駆動回路を強化しなくてもパワー半導体素子の駆動能力が向上させられるようにし、パワー半導体素子の異常発熱を抑制できる負荷駆動用半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、入力電圧（Ｖ_IN）に基づいて駆動される駆動トランジスタ（４）と、負荷（１）に対する電力供給を制御し、駆動トランジスタ（４）が駆動されると負荷（１）に対する電力供給を行い、駆動トランジスタ（４）の駆動が止められると負荷（１）に対する電力供給を止めるように駆動されるパワー半導体素子（７）と、駆動トランジスタ（４）およびパワー半導体素子（７）が実装される実装基板（１０）と、を備え、実装基板（１０）には、パワー半導体素子（７）の下に配置され、該パワー半導体素子（７）で発した熱を放出する放熱パターン（１１）が形成されており、放熱パターン（１１）の一部を受熱パターン（１１ａ）として、該受熱パターン（１１ａ）の上に駆動トランジスタ（４）が配置されていることを特徴としている。

このような構成の負荷駆動用半導体装置では、パワー半導体素子（７）で発した熱を放出する放熱パターン（１１）、具体的には放熱パターン（１１）の一部で構成される受熱パターン（１１ａ）の上に駆動トランジスタ（４）を配置することにより、パワー半導体素子（７）の発熱が駆動トランジスタ（４）に積極的に伝わるようにしている。このため、駆動トランジスタ（４）の駆動能力を向上させることが可能となり、パワー半導体素子（７）が半ＯＮ領域で駆動されることを回避することができる。したがって、回路構成の増大等による駆動回路を強化しなくてもパワー半導体素子（７）の駆動能力が向上させられ、パワー半導体素子（７）の異常発熱を抑制できる負荷駆動用半導体装置とすることが可能となる。

好ましくは、放熱パターン（１１）内を通過するパワー半導体素子（７）と駆動トランジスタ（４）の温度差が１０℃以下となるように配置されていると良い。例えば、請求項３に記載したように、放熱パターン（１１）内を通過するパワー半導体素子（７）から駆動トランジスタ（４）までの最短距離を１３．２６ｍｍ以下とすることができる。より好ましくは、請求項４に記載したように、放熱パターン（１１）内を通過するパワー半導体素子（７）から駆動トランジスタ（４）までの最短距離を８．０４ｍｍ以下とすると良い。

このような配置とすれば、パワー半導体素子（７）との温度差が１０℃以下になるような位置に駆動トランジスタ（４）を配置することが可能となり、より効果的にパワー半導体素子（７）の温度上昇に追従して駆動トランジスタ（４）を温度上昇させることが可能となり、上記効果を更に得ることが可能となる。

このような構造の負荷駆動用半導体装置では、請求項５に記載したように、駆動トランジスタ（４）とパワー半導体素子（７）および放熱パターン（１１）を実装基板（１０）の表面に配置する構造とすることもできるし、請求項６に記載したように、パワー半導体素子（７）および放熱パターン（１１）を実装基板（１０）の表面に配置すると共に、駆動トランジスタ（５）を実装基板（１０）の裏面に配置し、実装基板（１０）の表裏を貫通する孔（１０ａ）内に放熱パターン（１１）の一部が引き出されることで受熱パターン（１１ａ）が構成されるようにすることもできる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
図１は、本実施形態にかかる負荷駆動用半導体装置の回路構成の一例を示した図であり、図２は、図１に示す負荷駆動用半導体装置の上面レイアウト図である。以下、これらの図を参照して本実施形態にかかる負荷駆動用半導体装置について説明する。

図１に示すように、負荷駆動用半導体装置は、負荷１に対する電力供給の制御を行うためのものであり、例えば、負荷１としてランプ、モータ、抵抗などを駆動するこために用いられる。

具体的には、負荷駆動用半導体装置は、入力電圧Ｖ_INを分圧抵抗２、３にて分圧した電圧に基づいて、例えばＮＰＮトランジスタで構成された駆動トランジスタ４のベース電圧が入力されることにより作動する。駆動トランジスタ４のコレクタ端子が分圧抵抗５、６を介して電源に接続されており、駆動トランジスタ４がオンされると、分圧抵抗５、６によって分圧された電圧が例えばＭＯＳＦＥＴで構成されたパワー半導体素子７のゲート電圧として入力されることにより、パワー半導体素子７が駆動される。そして、パワー半導体素子７が駆動されることにより、パワー半導体素子７のソースに接続された電源からパワー半導体素子７のドレインに接続された負荷１に対して電力供給が行われるように構成されている。

このような構成の負荷駆動用半導体装置において、駆動トランジスタ４に対して入力電圧Ｖ_INを分圧抵抗２、３で分圧した電圧が入力される際に、駆動トランジスタ４が能動領域となるような入力電圧の状態である場合には、パワー半導体素子７のゲート電圧（ゲート−ソース間電圧）を十分に供給することができず、パワー半導体素子７の閾値電圧近傍の領域でドレイン−ソース間電圧が大きくなり、電力損失により異常発熱に至る。なお、このような領域は、パワー半導体素子７がすべてＯＮする前の領域、つまり半分ＯＮした領域であり、このような領域を半ＯＮ領域という。

このような半ＯＮ領域が継続することで、パワー半導体素子７が異常発熱し、素子破壊などに至る可能性があるため、半ＯＮ領域を回避することが必要になる。このため、本実施形態では、負荷駆動用半導体装置の各構成部品を図２に示すような構造およびレイアウトとしている。なお、図２は断面図ではないが、図を見易くするために後述する各配線パターンにハッチングを示してある。

具体的には、図２に示すように、実装基板１０上に広範囲に形成された銅からなる放熱パターン１１が形成されている。この放熱パターンは、パワー半導体素子７で発した熱を放出する役割を果たすものであり、例えばパワー半導体素子７のいずれかの端子に接続される配線にて構成されている。放熱パターン１１は、パワー半導体素子７で発した熱を駆動トランジスタ４に伝えられればどのようなものであっても構わないが、パワー半導体素子７の発熱をより伝え易くできるように、パワー半導体素子７のうち最も大電流が流されることで温度上昇するソース端子７ａもしくはドレイン端子７ｂに接続される配線にて構成されるのが好ましく、本実施形態ではドレイン端子７ｂに接続される配線にて放熱パターン１１を構成している。

放熱パターン１１の上には、面実装型素子とされたパワー半導体素子７が実装されており、そのうちのドレイン端子７ｂが放熱パターン１１に対してはんだ等を介して接続されている。なお、実装基板１０には、放熱パターン１１から分離されるように配線パターン１２、１３が形成されており、それぞれソース端子７ａとゲート端子７ｃとはんだ等を介して接続されている。

また、放熱パターン１１は、略正方形状で構成され、図２中の上方位置（パワー半導体素子７の上方）において部分的に切欠部が設けられており、切欠部から放熱パターン１１の一部が引き出され、その上に駆動トランジスタ４が配置された構造とされている。放熱パターン１１のうち切欠部に引き出された部分は駆動トランジスタ４に熱を伝えるための受熱パターン１１ａとして働く。この受熱パターン１１ａは、駆動トランジスタ４の下方に位置した構造となっているが、駆動トランジスタ４のベース端子４ａ、コレクタ端子４ｂおよびエミッタ端子４ｃには電気的に接続されておらず、駆動トランジスタ４に対して電気的に分離された構造とされている。

すなわち、駆動トランジスタ４は、切欠部に備えられた配線パターン１４〜１６に電気的に接続され、これら各配線パターン１４〜１６は、互いに電気的に分離されていると共に受熱パターン１１ａとも電気的に分離された構造とされている。なお、駆動トランジスタ４は、各配線パターン１４〜１６に対してはんだ等で接合されることで、物理的な固定も行われるため、駆動トランジスタ４を受熱パターン１１ａに対して固定する必要はないが、駆動トランジスタ４を受熱パターン１１ａに接するように配置させたり、受熱パターン１１ａに対して導電性接着材で固定されるようにすれば、より受熱パターン１１ａに伝わってきた熱が駆動トランジスタ４に伝わるようにすることが可能となる。

パワー半導体素子７から駆動トランジスタ４の間の距離は、放熱パターン１１を通じた熱伝達によりパワー半導体素子７と駆動トランジスタ４との温度差が所定範囲（例えば１０℃）内に収まるように設定されており、本実施形態では、図２中の矢印Ｒで示した経路、つまり放熱パターン１１内を通ったパワー半導体素子７から駆動トランジスタ４までの最短距離を熱伝達経路の最短距離として、当該最短距離が１３．２６ｍｍ以下となるように設定してある。

続いて、上記のように構成された本実施形態の負荷駆動用半導体装置の作動について、図３および図４を参照して説明する。図３と図４は、それぞれ、図２のように配置された負荷駆動用半導体装置と、従来の負荷駆動用半導体装置の各部の温度や電圧の経過時間に対する変化を調べたタイミングチャートである。

図１に示したように、本実施形態の構造の負荷駆動用半導体装置では、負荷駆動を行うために入力電圧Ｖ_INが入力されると、分圧抵抗２、３により分圧された電圧に基づいてベース電流が供給され、駆動トランジスタ４が駆動される。これにより、電源電圧を分圧抵抗５、６にて分圧した電圧がパワー半導体素子７のゲート電圧として入力され、パワー半導体素子７が駆動されることで、電源電圧に基づいてドレイン−ソース間に電流が流され、負荷１が駆動される。

このとき、入力電圧Ｖ_INがパワー半導体素子７を半ＯＮ領域で駆動させるような状態である場合、駆動トランジスタ４が能動領域で駆動されることになるため、パワー半導体素子７の閾値電圧近傍の領域でドレイン−ソース間電圧が大きくなり、電力損失によりパワー半導体素子７が発熱し始める。

しかしながら、このパワー半導体素子７の発熱が図２に示したように受熱パターン１１ａを含む放熱パターン１１を通じて駆動トランジスタ４に伝えられるため、図３に示すように駆動トランジスタ４の温度がパワー半導体素子７の温度上昇に伴って上昇する。このため、駆動トランジスタ４の温度特性より、ベース−エミッタ間電圧Ｖ_BEが低下し、ベース電流が増加する。さらに、駆動トランジスタ４の直流電流増幅率ｈ_feが増加する。したがって、温度上昇に伴って駆動トランジスタ４の駆動能力が向上し、コレクタ電流が増加する。また、パワー半導体素子７は、自分自身の発熱に伴って閾値電圧を低下させる。

このような駆動トランジスタ４およびパワー半導体素子７の温度特性効果により、図３に示したようにパワー半導体素子７のゲート−ソース間電圧Ｖ_GSが上昇する。具体的には、ゲート−ソース間電圧Ｖ_GSは、次式のように表され、ベース−エミッタ間電圧Ｖ_BEが小さくなる程、また、直流電流増幅率ｈ_feが増加する程大きくなる。これにより、パワー半導体素子７が半ＯＮ領域で駆動されることを回避することが可能となり、パワー半導体素子７の異常発熱を抑制することが可能となる。

（数１） Ｖ_GS＝Ｒ_GS×［｛（Ｖ_IN−Ｖ_BE）／Ｒ_IN｝−Ｖ_BE／Ｒ_L］×ｈ_fe
ただし、Ｒ_GSは、分圧抵抗５の抵抗値、Ｖ_GSは、パワー半導体素子７のゲート−ソース間電圧、Ｖ_BEは、駆動トランジスタ４のベース−エミッタ間電圧、Ｒ_INは、分圧抵抗２の抵抗値、Ｒ_Lは、分圧抵抗３の抵抗値をそれぞれ示している。

なお、駆動トランジスタ４は、温度が１０℃上昇するだけで直流電流増幅率ｈ_feが増大し、かつ、ベース−エミッタ間電圧Ｖ_BEの低下から駆動能力が向上する。具体的には、図５に示す駆動トランジスタ４の温度とパワー半導体素子７のゲート−ソース間電圧Ｖ_GSの関係を示した特性図から判るように、ゲート−ソース間電圧Ｖ_GSは０．２１Ｖ／℃の傾きで変化し、駆動トランジスタ４の温度が１０℃上昇するだけで２Ｖ増大するため、パワー半導体素子７の半ＯＮ領域を回避するのに十分な電圧を得ることができる。

一方、従来の負荷駆動用半導体装置では、負荷駆動を行うために入力電圧Ｖ_INが入力され、駆動トランジスタ４が駆動されることよってパワー半導体素子７が駆動され、負荷１が駆動されたときに、パワー半導体素子７の発熱が駆動トランジスタ４に積極的に伝えられるような構造とされていないため、図４に示したようにパワー半導体素子７の温度上昇に伴って駆動トランジスタ４がほとんど温度上昇しない。このため、パワー半導体素子７のゲート−ソース間電圧Ｖ_GSが上昇せず、パワー半導体素子７が半ＯＮ領域で駆動されることになり、パワー半導体素子７の異常発熱を抑制することができない。

このように、本実施形態の負荷駆動用半導体装置では、パワー半導体素子７で発した熱を放出するための放熱パターン１１、具体的には放熱パターン１１の一部で構成される受熱パターン１１ａの上に駆動トランジスタ４を配置することにより、パワー半導体素子７の発熱が駆動トランジスタ４に積極的に伝わるようにしている。このため、駆動トランジスタ４の駆動能力を向上させることが可能となり、パワー半導体素子７が半ＯＮ領域で駆動されることを回避することができる。したがって、回路構成の増大等による駆動回路を強化しなくてもパワー半導体素子７の駆動能力が向上させられ、パワー半導体素子７の異常発熱を抑制できる負荷駆動用半導体装置とすることが可能となる。

さらに、本実施形態では、パワー半導体素子７と駆動トランジスタ４との間の熱伝達経路の最短距離が１３．２６ｍｍ以下となるように設定してある。このため、パワー半導体素子７と駆動トランジスタ４との間の温度差が１０℃以下となるようにすることが可能となる。これについて、図６を参照して説明する。

図６は、放熱パターン１１を構成する金属をベタパターンとし、その中心にパワー半導体素子７を配置して、パワー半導体素子７からの距離に対する温度分布を調べた結果を示した図である。本図中の等温線は０．２５℃間隔で表してある。

この図に示されるように、パワー半導体素子７のうち最も高温であった場所の温度が１１４℃、パワー半導体素子７のうち最も低温であった場所の温度が１１３．７５℃であった場合において、パワー半導体素子７からの距離が８．０４ｍｍの場所で１０６．７５℃、１３．２６ｍｍの場所で１０６．２５℃となった。つまり、パワー半導体素子７からの距離が８．０４ｍｍの場所でパワー半導体素子７の温度に対する温度差Δが７．０℃、パワー半導体素子７からの距離が１３．２６ｍｍの場所でパワー半導体素子７の温度に対する温度差Δが７．７５℃となっていることが判る。一般的に熱源からの距離が離れるほど、熱源との温度差が大きくなることから、パワー半導体素子７からの距離が１３．２６ｍｍ以下であれば、少なくともパワー半導体素子７との温度差が１０℃以下になると言える。

そして、上述したように、パワー半導体素子７の温度上昇に伴って駆動トランジスタ４を温度上昇させられるようにすることで、駆動トランジスタ４の駆動能力を向上させることが可能となることから、パワー半導体素子７と駆動トランジスタ４との間の熱伝達経路の最短距離が短ければ短いほど良い。特に、上記したように、パワー半導体素子７との温度差が１０℃以下になるような位置に駆動トランジスタ４を配置することにより、より効果的にパワー半導体素子７の温度上昇に追従して駆動トランジスタ４を温度上昇させることが可能となり、上記効果を更に得ることが可能となる。

このため、本実施形態のように、パワー半導体素子７から駆動トランジスタ４までの熱伝達経路の最短距離が１３．２６ｍｍ以下となる位置に駆動トランジスタ４を配置することにより、より駆動トランジスタ４の駆動能力を向上させることが可能となり、パワー半導体素子７の異常発熱を更に抑制することが可能となる。

なお、図３中ではパワー半導体素子７と駆動トランジスタ４との温度差Δが１０℃以上となる瞬間が存在するが、駆動トランジスタ４の温度上昇にタイムラグが存在するためであり、最終的には温度差Δが１０℃以下となる。ただし、このときのタイムラグの大きさや温度差Δに関しても、パワー半導体素子７から駆動トランジスタ４までの熱伝達経路の最短距離が短くなればなるほど小さくなり、より早期に駆動トランジスタ４の駆動能力を向上させられるため、熱伝達経路の最短距離を上記のように１３．２６ｍｍ以下にすることが望ましい。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の負荷駆動用半導体装置は、第１実施形態に対して駆動トランジスタ４とパワー半導体素子７の配置を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態に対して異なる部分についてのみ説明する。

図７は、本実施形態にかかる負荷駆動用半導体装置の断面図である。第１実施形態では、駆動トランジスタ４とパワー半導体素子７とを実装基板１０の表面側に共に配置した構造としたが、本実施形態では、図７に示されるようにパワー半導体素子７と駆動トランジスタ４とが実装基板１０の表裏反対側に配置した構造としている。具体的には、実装基板１０の表面から裏面に貫通する孔１０ａが形成されており、この孔１０ａを通じて実装基板１０の表裏面双方に露出させられるように放熱パターン１１が形成されている。この放熱パターン１１のうち孔１０ａを通じて実装基板１０の裏面側に引き出された部分が受熱パターン１１ａとしての役割を果たす。また、実装基板１０の表面側および裏面側において、放熱パターン１１のうちの少なくとも一部がソルダレジスト２０から露出させられており、この露出させられた部分においてパワー半導体素子７が接合されていると共に、駆動トランジスタ４がその上に配置されている。このような配置とすることで実装基板１０を挟んでパワー半導体素子７と対応する位置に駆動トランジスタ４が配置される構成としている。

このように構成された負荷駆動用半導体装置では、パワー半導体素子７から駆動トランジスタ４までの熱伝達経路の最短距離を基板の厚み相当にすることが可能になるため、より熱伝達経路の最短距離を短くできる。これにより、より駆動トランジスタ４の駆動能力を向上させることが可能となり、パワー半導体素子７の異常発熱を更に抑制することが可能となる。

なお、ここでは実装基板１０を挟んでパワー半導体素子７と対応する位置に駆動トランジスタ４が配置される構成としているが、このような構成が最もパワー半導体素子７から駆動トランジスタ４までの熱伝達経路の最短距離を短くすることができるためであり、熱伝達経路の最短距離が１３．２６ｍｍ以下であれば、上記効果を得ることが可能である。

（他の実施形態）
上記各実施形態では、パワー半導体素子７としてＭＯＳＦＥＴ、駆動トランジスタ４としてＮＰＮトランジスタを例に挙げたが、パワー半導体素子７として例えばＩＧＢＴなどの他の素子、駆動トランジスタ４としてＰＮＰトランジスタなどの他の素子が用いられるような負荷駆動用半導体装置に対しても本発明を適用することができる。

また、上記第１、第２実施形態では、放熱パターン１１のうちパワー半導体素子７のドレイン端子７ｂが接合される箇所（パッド部分）以外の表面が露出しているか否かについて特に述べていないが、露出していても露出いなくても構わない。駆動トランジスタ４の下方の温度自体はパワー半導体素子７からの熱伝達経路の最短距離によって決まるため、いずれの場合にも上記効果を得ることが可能となる。

本発明の第１実施形態にかかる負荷駆動用半導体装置の回路構成の一例を示した図である。 図１に示す負荷駆動用半導体装置の上面レイアウト図である。 図２のように配置された負荷駆動用半導体装置の各部の温度や電圧の経過時間に対する変化を調べたタイミングチャートである。 従来の負荷駆動用半導体装置の各部の温度や電圧の経過時間に対する変化を調べたタイミングチャートである。 駆動トランジスタ４の温度とパワー半導体素子７のゲート−ソース間電圧Ｖ_GSの関係を示した特性図である。 放熱パターンを構成する金属をベタパターンとし、その中心にパワー半導体素子を配置して、パワー半導体素子からの距離に対する温度分布を調べた結果を示した図である。 本発明の第２実施形態にかかる負荷駆動用半導体装置の断面図である。

符号の説明

１ 負荷
４ 駆動トランジスタ
７ パワー半導体素子
１０ 実装基板
１０ａ 孔
１１ 放熱パターン
１１ａ 受熱パターン

Claims (6)

1. 入力電圧（Ｖ_IN）に基づいて駆動される駆動トランジスタ（４）と、
   負荷（１）に対する電力供給を制御し、前記駆動トランジスタ（４）が駆動されると前記負荷（１）に対する電力供給を行い、前記駆動トランジスタ（４）の駆動が止められると前記負荷（１）に対する電力供給を止めるように駆動されるパワー半導体素子（７）と、
   前記駆動トランジスタ（４）および前記パワー半導体素子（７）が実装される実装基板（１０）と、を備え、
   前記実装基板（１０）には、前記パワー半導体素子（７）で発した熱の放出を行う放熱パターン（１１）が形成されており、
   前記放熱パターン（１１）の一部を受熱パターン（１１ａ）として、該受熱パターン（１１ａ）の上に前記駆動トランジスタ（４）が配置されていることを特徴とする負荷駆動用半導体装置。
2. 前記放熱パターン（１１）内を通過する前記パワー半導体素子（７）と前記駆動トランジスタ（４）の温度差が１０℃以下となるように配置されていることを特徴とする請求項１に記載の負荷駆動用半導体装置。
3. 前記放熱パターン（１１）内を通過する前記パワー半導体素子（７）から前記駆動トランジスタ（４）までの最短距離は、１３．２６ｍｍ以下とされていることを特徴とする請求項１に記載の負荷駆動用半導体装置。
4. 前記放熱パターン（１１）内を通過する前記パワー半導体素子（７）から前記駆動トランジスタ（４）までの最短距離は、８．０４ｍｍ以下とされていることを特徴とする請求項１に記載の負荷駆動用半導体装置。
5. 前記駆動トランジスタ（４）と前記パワー半導体素子（７）および前記放熱パターン（１１）は、前記実装基板（１０）の表面に配置されていることを特徴とする請求項１ないし４のいずれか１つに記載の負荷駆動用半導体装置。
6. 前記パワー半導体素子（７）および前記放熱パターン（１１）は、前記実装基板（１０）の表面に配置されており、
   前記駆動トランジスタ（５）は、前記実装基板（１０）の裏面に配置されており、前記実装基板（１０）の表裏を貫通する孔（１０ａ）内に前記放熱パターン（１１）の一部が引き出されることで前記受熱パターン（１１ａ）が構成されていることを特徴とする請求項１ない４のいずれか１つに記載の負荷駆動用半導体装置。

Images