JP5407808B2 - 電力制御装置 - Google Patents

Description

本発明は、電力制御装置に関する。

従来の電力制御装置としては、例えば特許文献１に記載されているように、導通時に発熱する半導体パワー素子が形成された半導体チップ（半導体素子）と、半導体チップに設けられ半導体パワー素子の発熱状況を検知する検知ダイオードと、を備えたものが知られている。このような電力制御装置では、検知ダイオードで検知した発熱状況に基づいて、半導体パワー素子の導通が制御される。

特開平１０−１１６９８７号公報

ここで、近年の電力制御装置においては、高出力化及び小型化が益々進展しており、半導体素子の電力損失や熱抵抗が増大する傾向にある。よって、上述したような電力制御装置としては、例えば発熱による破損等の悪影響を防止するため、動作時の発熱による半導体素子の高温化を防止できるものが強く望まれている。

そこで、本発明は、動作時の発熱による半導体素子の高温化を防止することができる電力制御装置を提供することを課題とする。

上記課題を解決するため、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する半導体素子を備え、半導体素子では、第１活性領域の熱集中箇所が第２活性領域で置換されるように第１及び第２活性領域が配置されていることを特徴とする。

この電力制御装置では、動作時に発熱しない又は発熱量が低い第２活性領域が、第１活性領域の熱が篭り易い熱集中箇所に置換されるよう配置されることになる。よって、熱集中を緩和して半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する半導体素子を備え、半導体素子では、第１活性領域の中央部が第２活性領域で置換されるように第１及び第２活性領域が配置されていることを特徴とする。

この電力制御装置では、第１活性領域の熱がその中央部に集中するのを抑制できる。よって、熱集中を緩和して半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する半導体素子を備え、第１活性領域は、第２活性領域の周囲に配置されていることを特徴とする。

この電力制御装置では、第１活性領域の熱を第２活性領域側へと好適に放熱し、熱集中を緩和して半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する半導体素子を複数備え、第２活性領域は、半導体素子の熱集中箇所に配置されていることを特徴とする。

この電力制御装置では、各半導体素子にて熱集中を緩和すると共に、複数の半導体素子間で熱干渉して熱が篭るのを緩和することが可能となる。よって、半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する半導体素子を複数備え、第２活性領域は、半導体素子の中央部に配置されていることを特徴とする。

この電力制御装置では、各半導体素子において第１活性領域の熱がその中央部に集中するのを抑制すると共に、複数の半導体素子間で熱干渉して熱が篭るのを緩和することが可能となる。よって、半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、本発明に係る電力制御装置は、電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する板状の半導体素子を少なくとも一対備え、
前記半導体素子の厚さ方向に沿う方向から見て、前記第１活性領域は所定幅を有するコの字状を呈すると共に、前記第２活性領域は前記第１活性領域の内側に配置され、
前記一対の半導体素子は、前記第１活性領域の開口側が互いに対向するように並設されていることを特徴とする。

この電力制御装置では、第１活性領域の熱を第２活性領域側へと好適に放熱し、各半導体素子にて熱集中を緩和すると共に、一対の半導体素子間で熱干渉して熱が篭るのを好適に緩和することが可能となる。よって、半導体素子の温度分布を均一化することができ、動作時の発熱による半導体素子の高温化を防止することが可能となる。

また、電力制御素子は、トランジスタ素子又はＦＥＴ素子であり、補助回路素子は、ダイオード素子であることが好ましい。この場合、トランジスタ素子又はＦＥＴ素子とダイオード素子とを同じ半導体素子に一体形成し、チップサイズを小型化することができる。

本発明によれば、動作時の発熱による半導体素子の高温化を防止することが可能となる。

第１実施形態に係るパワーモジュールの回路図である。 第１実施形態に係るパワーモジュールの要部を示す概略平面図である。 図２のIII−III線に沿っての概略断面図である。 半導体素子の発熱状況を説明するための図である。 第２実施形態に係るパワーモジュールの要部を示す概略平面図である。 第３実施形態に係るパワーモジュールの要部を示す概略平面図である。 従来のパワーモジュールの概略平面図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を付し、重複する説明を省略する。

［第１実施形態］
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係るパワーモジュールの回路図である。図１においては、（ａ）が昇圧時の回路図を示し、（ｂ）が降圧時の回路図を示している。図１に示すように、本実施形態のパワーモジュール（電力制御装置）１は、ハイブリット自動車等の車両に搭載される車両用インバータに用いられるものである。ここでのパワーモジュール１は、上アーム部Ａ１と下アーム部Ａ２とからなる回路Ｃを構成する。

回路Ｃは、電源５１、コイル５２、ＩＧＢＴ（Insulated GateBipolar Transistor：トランジスタ）素子５３ａ，５３ｂ、ダイオード素子５４ａ，５４ｂ、コンデンサ５５及びモータ５６を有している。この回路Ｃは、通常走行時（力行時）において電源５１からの電圧を昇圧する昇圧回路Ｃ１（図１（ａ）参照）として機能すると共に、制動時（回生時）においてモータ５６からの電圧を降圧する降圧回路Ｃ２（図１（ｂ）参照）として機能する。

なお、以下の説明においては、便宜上、昇圧回路Ｃ１として機能するときのパワーモジュール１について例示して説明する。

図２は第１実施形態に係るパワーモジュールの要部を示す概略平面図であり、図３は図２のIII−III線に沿っての概略断面図であり、図４は半導体素子の発熱状況を説明するための図である。なお、図４では、その温度を濃淡で示しており、色が濃い部分ほど温度が高く、色が薄い部分ほど温度が低いことを示している。図２，３に示すように、パワーモジュール１は、半導体素子２、放熱板３及び冷却器４を備えている。

半導体素子２は、例えばＳｉ（シリコン）で形成され、矩形板状（チップ形状）を呈している。この半導体素子２は、第１活性領域Ｒ１と第２活性領域Ｒ２と有している。第１活性領域Ｒ１は、電力を制御するためのものとして作動時に通電されて発熱する要素である電力制御素子を形成する部位であり、ここでは、上記ＩＧＢＴ素子５３ａを形成する。第２活性領域Ｒ２は、回路Ｃを補助するためのものとして作動時に通電されずに発熱しない要素である補助回路素子を形成する部位であり、ここでは、上記ダイオード素子５４ａを形成する。

放熱板３は、半導体素子２を放熱させるものであり、矩形板状を呈している。この放熱板３は、半導体素子２の下面２ｂにはんだ６を介して接続されている。また、ここでの放熱板３は、半導体素子２の熱を冷却器５へ伝達する。

冷却器４は、半導体素子２を冷却するものであり、放熱フィン４ｘを有するフィン形状を呈している。この冷却器４は、放熱板３の下面３ｂに絶縁材７を介して接続されている。これにより、冷却器４は、放熱板３に対し電気的に絶縁された状態とされると共に、放熱板３から伝達された半導体素子２の熱を、放熱フィン４ｘによって放熱し冷却する。

また、本実施形態の第１活性領域Ｒ１は、図２に示すように、半導体素子２における辺縁部を構成し、厚さ方向から見て所定幅の矩形環形状とされている。第２活性領域Ｒ２は、半導体素子２における中央部を構成し、厚さ方向から見て矩形形状とされている。この第２活性領域Ｒ２は、第１活性領域Ｒ１の内側に位置しており、該第１活性領域Ｒ１で囲まれるように配置されている。換言すると、第１活性領域Ｒ１は、第２活性領域Ｒ２の周囲に位置するように配置されている。つまり、半導体素子２においては、第１活性領域Ｒ１の中央部が第２活性領域Ｒ２で置換されるように、活性領域Ｒ１，Ｒ２が配置されている。

以上のように構成されたパワーモジュール１が作動されると、半導体素子２では、ＩＧＢＴ素子５３ａにのみ通電されて第１活性領域Ｒ１のみが発熱する。このとき、従来のパワーモジュール８０では、通常、図７に示すように、第１活性領域Ｒ１を有する矩形板状の半導体素子８１と、第２活性領域Ｒ２を有する半導体素子８２とが別々の矩形板状の素子として構成されている。そのため、半導体素子８１が発熱する場合、辺縁部８１ｘでは、下方向に放熱されると共に面方向外側にも放熱される一方、中央部８１ｙでは、主に下方向にしか放熱されない。よって、中央部８１ｙに熱が篭り易く該中央部８１ｙに熱が集中し、その結果、中央部８１ｙは、温度が最も高い熱集中箇所となってしまう（図４（ｂ）参照）。

この点、本実施形態では、上述したように、第１活性領域Ｒ１の中央部が第２活性領域Ｒ２で置換されるように、活性領域Ｒ１，Ｒ２が配置されている。つまり、本実施形態においては、第１活性領域Ｒ１の熱集中箇所が第２活性領域Ｒ２で置換されるよう活性領域Ｒ１，Ｒ２が配置されている。

そのため、図４（ａ）に示すように、第１活性領域Ｒ１で生じた熱は、下方向及び面方向外側だけでなく面方向内側へも伝播され、発熱していない第２活性領域Ｒ２を介しても放熱を行うことができる。すなわち、第１活性領域Ｒ１で生じた熱を第２活性領域Ｒ２側へと好適に放熱し、熱拡散効果を高めることができると共に、半導体素子２の中央部へ熱集中するのを防ぐ（緩和する）ことが可能となる。その結果、半導体素子２の最高温度を低下させ、温度分布を均一化することができる。また、第１活性領域Ｒ１の中心線Ｓ方向への熱集中も低減させることも可能となる。

従って、本実施形態によれば、動作時の発熱による半導体素子２の高温化を防止することが可能となり、素子破損を防止して信頼性を向上することができる。そして、半導体素子２の最高温度が低下できることから、その分、素子サイズを小さくすることが可能となり、ひいては、低コスト化及びモジュール体格の小型化をも可能となる。

また、本実施形態では、上述したように、第１活性領域Ｒ１がＩＢＧＴ素子５３ａを形成し、第２活性領域Ｒ２がダイオード素子５４ａを形成するため、ＩＢＧＴ素子５３ａとダイオード素子５４ａとを同じ１つの半導体素子２内に一体形成することができ、チップサイズを小型化することができる。

なお、本実施形態のような車両用インバータとして用いられるパワーモジュール１としては、ハイブリット需要の高まりを受けて、より高出力化且つより小型化できるものが求められている。よって、半導体素子２の電力損失が上昇（熱抵抗が増大）し、動作時の半導体素子２の最高温度が上昇し、場合によっては、一般的な素子動作限界温度である１５０℃を超えてしまうおそれがある。そのため、近年、放熱性を考慮することが大きな課題となっている。従って、半導体素子２の高温化を防止するという上記作用効果を奏する本実施形態は、特に有効なものといえる。

ちなみに、半導体素子８１の中央部のみＩＧＢＴ活性領域Ｒ１を粗に形成し、半導体素子８１の最高温度の低下を図る場合、半導体素子２の大きさ（面積）が大きくなってしまう。よって、この場合、上述した小型化の要請に反するだけでなく、１枚のウェハから得られる素子数が減少（無効領域の増加）してコストアップしてしまう。また、最高温度の低下を図るべく半導体素子１を単に大きくする場合もあるが、この場合においても、同様に、上述した小型化の要請に反し且つコストアップしてしまう。従って、これらの実用性及び現実性は低いといえる。

以上において、昇圧回路Ｃ１として機能するときのパワーモジュール１について説明したが、降圧回路Ｃ２として機能するパワーモジュール１では、第１活性領域Ｒ１が上記ＩＧＢＴ素子５３ｂを形成し、第２活性領域Ｒ２が上記ダイオード素子５４ｂを形成することとなる（以下、同じ）。

［第２実施形態］
次に、第２実施形態について説明する。本実施形態の説明においては、上記第１実施形態と異なる点について主に説明する。

図５は、第２実施形態に係るパワーモジュールの要部を示す概略平面図である。図５に示すように、本実施形態のパワーモジュール（電力制御装置）６１が上記パワーモジュール１（図２参照）と異なる点は、一対の半導体素子２，２を備えている点である。半導体素子２，２は、対向する辺縁が互いに平行となるように、放熱板３上に所定方向（ここでは、図示左右方向）に沿って並設されている。これら半導体素子２，２は、電気的に接続されている。

この本実施形態においても、上記作用効果と同様の効果、すなわち、動作時の発熱による半導体素子２の高温化を防止するという作用効果を奏する。さらに、本実施形態では、半導体素子２の高温化を防止できることから、隣り合う半導体素子２，２間での第１活性領域Ｒ１，Ｒ１同士の熱干渉、つまり、半導体素子２，２間に熱が篭るのを緩和することが可能となる。

さらに、本実施形態では、一対の半導体素子２，２が接続されてパワーモジュール６１が構成されているため、半導体素子２の１つ当たりの消費電力を小さくすることができる。

［第３実施形態］
次に、第３実施形態について説明する。本実施形態の説明においては、上記第２実施形態と異なる点について主に説明する。

図６は、第３実施形態に係るパワーモジュールの要部を示す概略平面図である。図６に示すように、本実施形態のパワーモジュール（電力制御装置）７１が上記パワーモジュール６１と異なる点は、一対の半導体素子２，２（図５参照）に代えて、一対の半導体素子７２ａ，７２ｂを備えている点である。

半導体素子７２ａ，７２ｂは、上記ＩＧＢＴ素子５３ａを形成する第１活性領域Ｒ７１と、上記ダイオード素子５４ａを形成する第２活性領域Ｒ７２と、を有している。第１活性領域Ｒ７１は、厚さ方向から見て、所定幅を有するコの字状を呈しており、開口部（開口）７５が形成されている。第２活性領域Ｒ７２は、厚さ方向から見て、矩形形状を呈しており、第１活性領域Ｒ７１の開口部７５内の部分（つまり、コの字に囲まれた部分）に配置されている。

これら半導体素子７２ａ，７２ｂは、その間にパワーモジュール７１の中心Ｏが位置するように放熱板３上に並設されている。また、半導体素子７２ａ，７２ｂ間では、対向する辺縁が互いに平行とされ、開口部７５，７５が互いに対向すると共に第２活性領域Ｒ７２，Ｒ７２が互いに対向するように（厚さ方向から見てコの字が向き合うように）構成されている。よって、第２活性領域Ｒ７２，Ｒ７２は、厚さ方向から見て、半導体素子７２ａ，７２ｂの中心部からパワーモジュール７１の中心Ｏに向かって形成されるようになっている。

この本実施形態においても、上記作用効果と同様の効果、すなわち、動作時の発熱による半導体素子７２ａ，７２ｂの高温化を防止するという作用効果を奏する。また、半導体素子７２ａ，７２ｂの高温化を防止できることから、隣り合う半導体素子７２ａ，７２ｂ間での第１活性領域Ｒ７１，Ｒ７１同士の熱干渉、つまり、半導体素子７２ａ，７２ｂ間に熱が篭ることを緩和することが可能となる。

特に、本実施形態の半導体素子７２ａ，７２ｂでは、上述したように、第１活性領域Ｒ７１がコの字状を呈すると共に、第２活性領域Ｒ７２が第１活性領域Ｒ７１の内側（開口部７５内）に配置され、そして、これら半導体素子７２ａ，７２ｂは、開口部７５，７５及び第２活性領域Ｒ７２，Ｒ７２が互いに対向するように（コの字が向き合うように）して並設されている。よって、以下の効果を奏する。

すなわち、半導体素子７２ａ，７２ｂ間において、発熱する第１活性領域Ｒ７１，７１の近接程度を抑制でき、第１活性領域Ｒ７１，Ｒ７１同士の熱干渉を一層緩和することが可能となる。また、第１活性領域Ｒ７１で生じた熱を第２活性領域Ｒ７２側へと好適に放熱し、周囲への熱拡散効果を高めることができる。また、発熱していない領域に対する第２活性領域Ｒ７２の接触面積を大きくし、周囲への熱拡散効果を一層高めることができる。さらにまた、熱破損に対する耐性を維持したまなスイッチとして働く第１活性領域Ｒ７１を十分に確保でき、その結果、半導体素子７２ａ，７２ｂの面積を小さくできる。

さらに、上述したように、第２活性領域Ｒ７２，Ｒ７２のそれぞれは、半導体素子７２ａ，７２ｂの中心部からパワーモジュール７１の中心Ｏに向かって形成されている。そのため、パワーモジュール７１において熱集中し易い中心Ｏ側に、半導体素子７２ａ，７２ｂの熱が篭るのも防止することができる。

以上、本発明の好適な実施形態について説明したが、本発明に係る電力制御装置は、実施形態に係る上記パワーモジュール１，６１，７１に限られるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

例えば上記実施形態では、半導体素子をＳｉで形成したが、ＳｉＣ（シリコンカーバイド）で形成してもよい。また、上記実施形態では、第１活性領域がＩＧＢＴ素子を形成するが、第１活性領域がＦＥＴ（Field Effect Transistor）素子やその他のトランジスタ素子を形成する場合もある。

また、上記実施形態では、作動時に第１活性領域のみが発熱したが、第１活性領域に対して第２活性領域の発熱量が低い場合には該第２活性領域が発熱してもよい。また、上記実施形態は、３つ以上の半導体素子を有していてもよく、複数の半導体素子を有していればよい。

１，６１，７１…パワーモジュール（電力制御装置）、２，７２ａ，７２ｂ…半導体素子、５３ａ，５３ｂ…ＩＧＢＴ素子（電力制御素子）、５４ａ，５４ｂ…ダイオード素子（補助回路素子）、７５…開口部（開口）、Ｒ１，Ｒ７１…第１活性領域、Ｒ２，Ｒ７２…第２活性領域。

Claims (2)

1. 電力制御素子を形成する第１活性領域と、補助回路素子を形成する第２活性領域と、を有する板状の半導体素子を少なくとも一対備え、
   前記一対の半導体素子のそれぞれにおいて、前記第２活性領域は、前記半導体素子の熱集中箇所である中央部に少なくとも配置されており、
   前記一対の半導体素子のそれぞれにおいて、前記半導体素子の厚さ方向に沿う方向から見て、前記第１活性領域は所定幅を有するコの字状を呈すると共に、前記第２活性領域は前記第１活性領域の内側に配置され、
   前記一対の半導体素子は、前記第１活性領域の開口側が互いに対向するように並設されていることを特徴とする電力制御装置。
2. 前記電力制御素子は、トランジスタ素子又はＦＥＴ素子であり、
   前記補助回路素子は、ダイオード素子であることを特徴とする請求項１記載の電力制御装置。