JP2002076248A - マルチチップパッケージ - Google Patents
マルチチップパッケージInfo
- Publication number
- JP2002076248A JP2002076248A JP2000258788A JP2000258788A JP2002076248A JP 2002076248 A JP2002076248 A JP 2002076248A JP 2000258788 A JP2000258788 A JP 2000258788A JP 2000258788 A JP2000258788 A JP 2000258788A JP 2002076248 A JP2002076248 A JP 2002076248A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- base
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 自己発熱によるパッケージ内の温度上昇の低
減化を図ることができるマルチチップパッケージを提供
する。 【解決手段】 マイクロコントローラを構成するマルチ
チップパッケージにおいて、マスクROMを有するマイ
クロコントローラを作り込むベースチップ1と、このベ
ースチップ1上にフラッシュメモリの上部チップ6を具
備する。
減化を図ることができるマルチチップパッケージを提供
する。 【解決手段】 マイクロコントローラを構成するマルチ
チップパッケージにおいて、マスクROMを有するマイ
クロコントローラを作り込むベースチップ1と、このベ
ースチップ1上にフラッシュメモリの上部チップ6を具
備する。
Description
【0001】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージ(以降、MCPと称する)に係り、特に、そのチ
ップの自己発熱によるパッケージ内の温度上昇を低減す
るものである。
ケージ(以降、MCPと称する)に係り、特に、そのチ
ップの自己発熱によるパッケージ内の温度上昇を低減す
るものである。
【0002】
【従来の技術】従来このような分野の技術としては、以
下に開示されるようなものがあった。
下に開示されるようなものがあった。
【0003】図3はかかる従来のマルチチップパッケー
ジの断面図である。
ジの断面図である。
【0004】この図に示すように、MCP11は、リー
ドフレーム12上にベースチップ13とその上に接着剤
14を介して、MCP化のチップ15とを重ね、それぞ
れのチップ13,15はワイヤ16,17により配線が
施され、封止樹脂18によりモールドされるように構成
されていた。
ドフレーム12上にベースチップ13とその上に接着剤
14を介して、MCP化のチップ15とを重ね、それぞ
れのチップ13,15はワイヤ16,17により配線が
施され、封止樹脂18によりモールドされるように構成
されていた。
【0005】このように、1つのパッケージ内において
2つのチップ13,15を上下に搭載するものである。
この場合は、2つのチップ13,15の自己発熱による
チップ表面温度の上昇分を考慮する必要があり、2つの
チップ13,15間は放熱経路が限られるので、パッケ
ージ内で一番温度が高くなる箇所になる。
2つのチップ13,15を上下に搭載するものである。
この場合は、2つのチップ13,15の自己発熱による
チップ表面温度の上昇分を考慮する必要があり、2つの
チップ13,15間は放熱経路が限られるので、パッケ
ージ内で一番温度が高くなる箇所になる。
【0006】従来は使用するパッケージ、リードフレー
ムの材質等において放熱対策がなされている。
ムの材質等において放熱対策がなされている。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来のマルチチップパッケージにおいては、パッケー
ジ、リードフレームの材質等で放熱対策を行っても、M
CPに使用する2つのチップの消費電力が多いと、チッ
プの自己発熱によりパッケージが持っている最大ジャン
クション温度を超えてチップが誤動作したり、信頼性が
低下したりする可能性がある。そこで、特に、MCPに
おいては、チップの自己発熱によるチップ表面温度の上
昇を抑える対策をチップに実施する必要があった。
た従来のマルチチップパッケージにおいては、パッケー
ジ、リードフレームの材質等で放熱対策を行っても、M
CPに使用する2つのチップの消費電力が多いと、チッ
プの自己発熱によりパッケージが持っている最大ジャン
クション温度を超えてチップが誤動作したり、信頼性が
低下したりする可能性がある。そこで、特に、MCPに
おいては、チップの自己発熱によるチップ表面温度の上
昇を抑える対策をチップに実施する必要があった。
【0008】本発明は、上記状況に鑑みて、自己発熱に
よるパッケージ内の温度上昇の低減化を図ることができ
るマルチチップパッケージを提供することを目的とす
る。
よるパッケージ内の温度上昇の低減化を図ることができ
るマルチチップパッケージを提供することを目的とす
る。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕マイクロコントローラを構成するマルチチップパ
ッケージにおいて、マスクROMを有するマイクロコン
トローラを作り込むベースチップと、このベースチップ
上にフラッシュメモリの上部チップを具備することを特
徴とする。
成するために、 〔1〕マイクロコントローラを構成するマルチチップパ
ッケージにおいて、マスクROMを有するマイクロコン
トローラを作り込むベースチップと、このベースチップ
上にフラッシュメモリの上部チップを具備することを特
徴とする。
【0010】〔2〕上記〔1〕記載のマルチチップパッ
ケージにおいて、前記上部チップの前記ベースチップの
搭載領域にはマスクROMを有するトランジスタを形成
することを特徴とする。
ケージにおいて、前記上部チップの前記ベースチップの
搭載領域にはマスクROMを有するトランジスタを形成
することを特徴とする。
【0011】〔3〕上記〔2〕記載のマルチチップパッ
ケージにおいて、前記ベースチップの搭載領域はこのベ
ースチップの略中央領域であることを特徴とする。
ケージにおいて、前記ベースチップの搭載領域はこのベ
ースチップの略中央領域であることを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
て図面を参照しながら詳細に説明する。
【0013】図1は本発明の第1実施例を示すマルチチ
ップパッケージの平面図である。
ップパッケージの平面図である。
【0014】この図において、1はベースチップ、2は
そのベースチップ1上のトランジスタを構成している領
域、3はベースチップ1上の中心領域である、トランジ
スタが形成されていない領域、4はそのトランジスタが
形成されていない領域3の周囲に形成されるパッド、5
はトランジスタを構成している領域2の外周に形成され
るパッド、6は上部チップ(MCP用のチップ)、7は
その上部チップ6の外周に形成されるパッドである。こ
の上部チップ6はトランジスタが形成されていない領域
3上に搭載される。
そのベースチップ1上のトランジスタを構成している領
域、3はベースチップ1上の中心領域である、トランジ
スタが形成されていない領域、4はそのトランジスタが
形成されていない領域3の周囲に形成されるパッド、5
はトランジスタを構成している領域2の外周に形成され
るパッド、6は上部チップ(MCP用のチップ)、7は
その上部チップ6の外周に形成されるパッドである。こ
の上部チップ6はトランジスタが形成されていない領域
3上に搭載される。
【0015】ベースチップ1に初めから上部に搭載する
チップ6のサイズ分+αのトランジスタを生成しない領
域(部分)3を設けておき、その領域3に上部チップ6
を搭載する。
チップ6のサイズ分+αのトランジスタを生成しない領
域(部分)3を設けておき、その領域3に上部チップ6
を搭載する。
【0016】このように構成したので、本発明によれ
ば、上部チップ(MCP用のチップ)6下のベースチッ
プ1上には、トランジスタが形成されていないのでこの
領域3においての自己発熱は無視することができる。よ
って、自己発熱によるマルチチップパッケージ内の温度
上昇の低減を図ることができる。
ば、上部チップ(MCP用のチップ)6下のベースチッ
プ1上には、トランジスタが形成されていないのでこの
領域3においての自己発熱は無視することができる。よ
って、自己発熱によるマルチチップパッケージ内の温度
上昇の低減を図ることができる。
【0017】図2は本発明の第2実施例を示すマルチチ
ップパッケージの平面図である。なお、第1実施例と同
様の部分には同じ符号を付してそれらの説明は省略す
る。
ップパッケージの平面図である。なお、第1実施例と同
様の部分には同じ符号を付してそれらの説明は省略す
る。
【0018】この実施例では、上部チップ(MCP用の
チップ)6は、第1実施例のようにトランジスタが形成
されていない領域3上ではなく、MCP化によって機能
が停止している領域10上に搭載される。つまり、MC
Pによりベースチップ1上で機能を使用しないブロック
領域10の上にMCP用のチップ6を搭載することを特
徴とする。
チップ)6は、第1実施例のようにトランジスタが形成
されていない領域3上ではなく、MCP化によって機能
が停止している領域10上に搭載される。つまり、MC
Pによりベースチップ1上で機能を使用しないブロック
領域10の上にMCP用のチップ6を搭載することを特
徴とする。
【0019】この実施例は、特にフラッシュROM版と
してのマイコンをつくる場合に有効である。
してのマイコンをつくる場合に有効である。
【0020】すなわち、1個のチップで作ろうとする
と、歩留まりが低い。そこで、フラッシュROM版とし
てのマイコンを「2チップ」で構成する。つまり、マス
クROM版としてのマイコンをベースチップ1に作り込
み、フラッシュメモリである上部チップ(MCP用のチ
ップ)6を準備する。
と、歩留まりが低い。そこで、フラッシュROM版とし
てのマイコンを「2チップ」で構成する。つまり、マス
クROM版としてのマイコンをベースチップ1に作り込
み、フラッシュメモリである上部チップ(MCP用のチ
ップ)6を準備する。
【0021】ベースチップ1における、上部チップ6の
搭載領域、ここでは略中央領域10には、マスクROM
機能を有するトランジスタを形成しておき、その上に上
部チップ(フラッシュメモリ)6を搭載する。
搭載領域、ここでは略中央領域10には、マスクROM
機能を有するトランジスタを形成しておき、その上に上
部チップ(フラッシュメモリ)6を搭載する。
【0022】このようにして、フラッシュROM版マイ
コンが完成する。つまり、この場合は、ベースチップ1
におけるマスクROM機能は捨てることにする。
コンが完成する。つまり、この場合は、ベースチップ1
におけるマスクROM機能は捨てることにする。
【0023】このように構成したので、上部にチップを
搭載したベースチップの領域は、機能が停止している状
態となり、このブロックにおいてのベースチップにおけ
る自己発熱は無視することができ、上部チップへの発熱
の影響も無視することができる。よって、自己発熱によ
るマルチチップパッケージ内の温度上昇の低減を図るこ
とができる。
搭載したベースチップの領域は、機能が停止している状
態となり、このブロックにおいてのベースチップにおけ
る自己発熱は無視することができ、上部チップへの発熱
の影響も無視することができる。よって、自己発熱によ
るマルチチップパッケージ内の温度上昇の低減を図るこ
とができる。
【0024】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0025】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
よれば、以下のような効果を奏することができる。
【0026】上部にチップを搭載したベースチップの領
域は、機能が停止している状態であり、このブロックに
おいてのベースチップにおける自己発熱は無視できるこ
とになり、上部チップへの発熱の影響も無視することが
できる。
域は、機能が停止している状態であり、このブロックに
おいてのベースチップにおける自己発熱は無視できるこ
とになり、上部チップへの発熱の影響も無視することが
できる。
【0027】よって、自己発熱によるマルチチップパッ
ケージ内の温度上昇の低減を図ることができる。
ケージ内の温度上昇の低減を図ることができる。
【図1】本発明の第1実施例を示すマルチチップパッケ
ージの平面図である。
ージの平面図である。
【図2】本発明の第2実施例を示すマルチチップパッケ
ージの平面図である。
ージの平面図である。
【図3】従来のマルチチップパッケージの断面図であ
る。
る。
1 ベースチップ 2 ベースチップ上のトランジスタを構成している領
域 3 ベースチップ上の中心領域である、トランジスタ
が形成されていない領域 4 トランジスタが形成されていない領域の周囲に形
成されるパッド 5 トランジスタを構成している領域の外周に形成さ
れるパッド 6 上部チップ(MCP用のチップ) 7 MCP用のチップの外周に形成されるパッド 10 MCP化によって機能が停止している部分(略
中央領域)
域 3 ベースチップ上の中心領域である、トランジスタ
が形成されていない領域 4 トランジスタが形成されていない領域の周囲に形
成されるパッド 5 トランジスタを構成している領域の外周に形成さ
れるパッド 6 上部チップ(MCP用のチップ) 7 MCP用のチップの外周に形成されるパッド 10 MCP化によって機能が停止している部分(略
中央領域)
Claims (3)
- 【請求項1】 マイクロコントローラを構成するマルチ
チップパッケージにおいて、(a)マスクROMを有す
るマイクロコントローラを作り込むベースチップと、
(b)該ベースチップ上にフラッシュメモリの上部チッ
プを具備することを特徴とするマルチチップパッケー
ジ。 - 【請求項2】 請求項1記載のマルチチップパッケージ
において、前記上部チップの前記ベースチップの搭載領
域にはマスクROMを有するトランジスタを形成するこ
とを特徴とするマルチチップパッケージ。 - 【請求項3】 請求項2記載のマルチチップパッケージ
において、前記ベースチップの搭載領域は該ベースチッ
プの略中央領域であることを特徴とするマルチチップパ
ッケージ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258788A JP2002076248A (ja) | 2000-08-29 | 2000-08-29 | マルチチップパッケージ |
US09/939,801 US20020027281A1 (en) | 2000-08-29 | 2001-08-28 | Semiconductor device |
US10/619,003 US20040018662A1 (en) | 2000-08-29 | 2003-07-15 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258788A JP2002076248A (ja) | 2000-08-29 | 2000-08-29 | マルチチップパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002076248A true JP2002076248A (ja) | 2002-03-15 |
Family
ID=18747042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000258788A Pending JP2002076248A (ja) | 2000-08-29 | 2000-08-29 | マルチチップパッケージ |
Country Status (2)
Country | Link |
---|---|
US (2) | US20020027281A1 (ja) |
JP (1) | JP2002076248A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005147768A (ja) * | 2003-11-12 | 2005-06-09 | Denso Corp | 赤外線検出器 |
WO2006088161A1 (ja) * | 2005-02-21 | 2006-08-24 | Sanken Electric Co., Ltd. | 半導体装置 |
JP2008034690A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
JP2011187967A (ja) * | 2011-04-07 | 2011-09-22 | Mitsumi Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
KR101106234B1 (ko) | 2006-10-03 | 2012-01-20 | 샌디스크 코포레이션 | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI237354B (en) * | 2002-01-31 | 2005-08-01 | Advanced Semiconductor Eng | Stacked package structure |
JP3956199B2 (ja) * | 2002-02-20 | 2007-08-08 | シャープ株式会社 | 固体撮像装置の製造方法およびその製造方法において使用するマスク |
JP2003318360A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4366472B2 (ja) * | 2003-11-19 | 2009-11-18 | Okiセミコンダクタ株式会社 | 半導体装置 |
TWI296154B (en) * | 2004-01-27 | 2008-04-21 | Casio Computer Co Ltd | Optical sensor module |
TWI256091B (en) * | 2004-08-02 | 2006-06-01 | Siliconware Precision Industries Co Ltd | A semiconductor package having stacked chip package and a method |
JP5110247B2 (ja) * | 2006-07-31 | 2012-12-26 | ミツミ電機株式会社 | 半導体集積回路装置 |
JP2008033724A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法 |
JP2008085131A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置 |
US20080172517A1 (en) * | 2007-01-11 | 2008-07-17 | Guobiao Zhang | Mask-Programmable Memory with Reserved Space |
US8885384B2 (en) | 2007-01-11 | 2014-11-11 | Chengdu Haicun Ip Technology Llc | Mask-programmed read-only memory with reserved space |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
-
2000
- 2000-08-29 JP JP2000258788A patent/JP2002076248A/ja active Pending
-
2001
- 2001-08-28 US US09/939,801 patent/US20020027281A1/en not_active Abandoned
-
2003
- 2003-07-15 US US10/619,003 patent/US20040018662A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005147768A (ja) * | 2003-11-12 | 2005-06-09 | Denso Corp | 赤外線検出器 |
WO2006088161A1 (ja) * | 2005-02-21 | 2006-08-24 | Sanken Electric Co., Ltd. | 半導体装置 |
US7880222B2 (en) | 2005-02-21 | 2011-02-01 | Sanken Electric Co., Ltd. | Semiconductor device having plural regions and elements with varying areas depending on the region |
EP1852911B1 (en) * | 2005-02-21 | 2019-01-02 | Sanken Electric Co., Ltd. | Semiconductor device |
JP2008034690A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
KR101106234B1 (ko) | 2006-10-03 | 2012-01-20 | 샌디스크 코포레이션 | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 |
JP2011187967A (ja) * | 2011-04-07 | 2011-09-22 | Mitsumi Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020027281A1 (en) | 2002-03-07 |
US20040018662A1 (en) | 2004-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076248A (ja) | マルチチップパッケージ | |
US6369455B1 (en) | Externally-embedded heat-dissipating device for ball grid array integrated circuit package | |
TW546806B (en) | Semiconductor package with common lead frame and heat sink | |
JPH0740600B2 (ja) | 半導体装置 | |
JP2003031744A (ja) | 半導体装置 | |
JP3532693B2 (ja) | 半導体装置 | |
JP2001358259A (ja) | 半導体パッケージ | |
JP2008098571A (ja) | 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器 | |
JPH04316357A (ja) | 樹脂封止型半導体装置 | |
JP3570672B2 (ja) | 半導体装置 | |
JPH04263457A (ja) | 半導体装置 | |
JP2004273946A (ja) | 半導体装置 | |
JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
KR20020039010A (ko) | 방열판을 갖는 이중 칩 패키지 | |
JPH11284119A (ja) | 半導体集積デバイスの放熱構造 | |
JPH046860A (ja) | 半導体装置 | |
JPH06188333A (ja) | 半導体装置 | |
KR200216619Y1 (ko) | 반도체패키지 | |
JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
KR200167587Y1 (ko) | 반도체 패캐이지 | |
JPS61114563A (ja) | 集積回路容器 | |
KR100205495B1 (ko) | 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지 | |
JPH0722547A (ja) | 半導体装置 | |
JPH06120295A (ja) | 半導体装置 | |
JP2003282820A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |