JP3737333B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3737333B2 JP3737333B2 JP2000075833A JP2000075833A JP3737333B2 JP 3737333 B2 JP3737333 B2 JP 3737333B2 JP 2000075833 A JP2000075833 A JP 2000075833A JP 2000075833 A JP2000075833 A JP 2000075833A JP 3737333 B2 JP3737333 B2 JP 3737333B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- pad electrode
- lsi
- semiconductor device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を樹脂にて封止してなる半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置は、複数の回路を集積した大規模集積回路（以下、ＬＳＩと称する）を内蔵する半導体素子（以下、ＬＳＩチップと称する）を樹脂にて封止してなるものが一般的である。
【０００３】
図１６は従来の半導体装置１の内部構造を示す断面図である。図１６に示されるように、ＬＳＩチップ３はダイ８上に接着材にて固定配置されている。ＬＳＩチップ３の主表面に配置された複数のパッド電極５は金属細線であるワイヤ７にて、外部との接続用の端子となる導電材料からなるリード９と電気的に接続されている。ＬＳＩチップ３、パッド電極５、ダイ８、ワイヤ７、リード９におけるワイヤ７との接続部を含む一部（インナーリードと言われる部分）は絶縁性の樹脂１０にて封止されている。樹脂１０から導出したリード９の一部（アウターリードと言われる部分）にて、例えば、プリント基板を介して他の装置と電気的に接続され、信号の授受等が行われることとなる。
【０００４】
ＬＳＩチップ３が、例えば、マイクロコンピュータ（以下、マイコンと称する）等のような、中央処理装置（以下、ＣＰＵと称する）のコア、メモリ、その他の周辺機能のための回路などを複合機能を実現するシステムＬＳＩである場合には、これらの機能を同一の半導体基板上に混載していることとなる。このため、システムＬＳＩにメモリとして、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）や一括消去可能なＥＥＰＲＯＭ（電気的に消去可能なリードオンリメモリ）を搭載する場合には、ＣＰＵコアや周辺機能のための回路を実現するための製造プロセス（以下、Ｌｏｇｉｃプロセスと称する）にはない特有の製造プロセスが必要となる。この結果、このようなシステムＬＳＩを実現するためには、これ特有の製造プロセス（Ｌｏｇｉｃとメモリとの混載用のプロセス）を適用し、製品開発するようにしている。
【０００５】
また、近年においては、複数のＬＳＩチップを樹脂にて封止して製品化（つまり、複数の半導体素子を１つのパッケージに収納）された半導体装置が現れてきている。このような半導体装置は、ＭＣＰ（Ｍｕｌｔｉｐｌｅ Ｃｈｉｐ Ｐａｃｋｅｇｅ）タイプと言われている。ＭＣＰタイプの半導体装置は、メモリ系のＬＳＩにて適用されており、例えば、同種のメモリを１つのパッケージに収納することで、メモリ容量の拡大を実現、あるいは、機能の異なる種類のメモリを１つのパッケージに収納することで、省スペース化を実現するのに適用されている。
【０００６】
図１７は、ＭＣＰタイプの半導体装置１１の内部構造を示す断面図であり、図１８は、 ＭＣＰタイプの半導体装置１１の内部構造を示す平面図である。図１７、図１８において、構造上で、図１６と同様な構成要素については同じ符号を付けている。
【０００７】
図１７、図１８に示されるように、ダイ８上には接着材により固定配置されたＬＳＩチップ３が搭載されている。また、ＬＳＩチップ３の主表面上には、ワイヤ７にてリード９と電気的に接続された複数のパッド電極５が配置さている。さらに、ＬＳＩチップ３の主表面上には、絶縁性の接着材を介して、ＬＳＩチップ１３が固定配置されている。ＬＳＩチップ１３の主表面上には複数のパッド電極１５が配置され、これらパッド電極１５の各々は、リード９の対応するものとワイヤ１７にて電気的に接続されている。これら２つのＬＳＩチップ３及び１３、リード９におけるワイヤ７やワイヤ１７との接続部分を含む一部、ダイ８は、樹脂１０にて封止されている。
【０００８】
このように、ＭＣＰタイプの半導体装置１１は、複数のＬＳＩチップ３及び１３を１つのパッケージに収納し、ＬＳＩチップ３，１３それぞれの外部との接続用のリード９を有する構成になっている。
【０００９】
このようなＭＣＰ対応の半導体装置１１としては、例えば、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）のようなものがある。これは、ＳＲＡＭ（スタティックランダムアクセスメモリ）と一括消去可能なＥＥＰＲＯＭといった異種のメモリを１つのパッケージに収納し、それぞれメモリを独立して動作するように、各メモリの入出力端子を、それぞれ個別にリード９に接続するような構造となっている。このような構成とすることで、１つのＬＳＩチップのスペースで２つのＬＳＩチップ分の機能を実現することが可能となる。
【００１０】
このように、半導体装置に内蔵されるＬＳＩ、特にシステムＬＳＩにおいては、混載プロセスを適用することで製品開発が行われ、メモリ系ＬＳＩにおいては、ＭＣＰタイプの半導体装置とすることで、メモリ容量の増大や異種のメモリを複合化して製品開発が行われている。
【００１１】
【発明が解決しようとする課題】
しかしながら、システムＬＳＩを搭載する半導体装置においては、同一の半導体基板上に、メモリ特有の製造プロセスとＬｏｇｉｃプロセスとを組み込んだ特有のプロセスにて製造するため、次のような問題がある。
【００１２】
第１に、Ｌｏｇｉｃ単独の製造プロセスやメモリ単独の製造プロセスと比較して、マスクの枚数が多くなるため、歩留りの低下を招くこととなる。第２に、特有のプロセスとなるので、Ｌｏｇｉｃ部分の回路の性能向上やメモリ部分の性能向上に容易に対応できない。第３に、製造プロセスが複雑化するため、ＴＡＴが長くなる。第４に、製造プロセスが複雑化し、マスクの枚数が多くなるため、プロセスコストが高くなる。第５に、低電圧／低電流動作を追及するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｅｒ）プロセスからなるＬＳＩと高耐圧な要素素子（高耐圧ＭＯＳトランジスタ等）を作り込むための特殊なプロセスからなるＬＳＩとを混載したＬＳＩのためのプロセスの開発自体が技術的に非常に困難である。
【００１３】
特に、今後、より微細なディープサブミクロンの製造プロセスを適用するＬＳＩではＬｏｇｉｃプロセスにおいても低電圧化（０．８〜１．５Ｖ程度）が加速されることとなる。このようになると、一括消去可能なＥＥＰＲＯＭのように、データの書き換えや読み出し時に電源電圧（例えば、３．３Ｖや５Ｖ）より高い高電圧（例えば、８〜１２Ｖ）を含む複数の電圧を必要とするため、高耐圧な要素素子を作り込むための高耐圧プロセスとＬｏｇｉｃプロセスとを組み込んで構成されるシステムＬＳＩ（一括消去可能なメモリ搭載マイコン等）の実現が困難になってしまうこととなる。
【００１４】
また、ＭＣＰタイプの半導体装置においては、上述のように、メモリ容量の増加や省スペース化を目的としているため、同種のメモリ系ＬＳＩを１つのパッケージに収納するか、異種のメモリ系ＬＳＩを１つのパッケージに収納し、異種のメモリ系ＬＳＩをそれぞれ独立して動作させるように、それぞれのＬＳＩに対するリードを設けるといったことに限られていた。このため、ＭＣＰタイプの半導体装置においてシステムＬＳＩを実現するものはなかった。
【００１５】
本発明は、上記問題点を解決し、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて容易に実現することを可能とすることを目的とする。
【００１６】
また、本発明は、さらに、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて実現するにあたって生ずる問題点を解決し、従来に比べてもシステムＬＳＩとしての機能を損なうことなく実現することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明が講じた手段は、第１の半導体素子と第２の半導体素子とを樹脂にて封止してなる半導体装置において、第１の半導体素子の主表面に配置され、各々が第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されており、外部との接続用の複数の端子の対応するものと電気的に接続される複数の第１のパッド電極と、第１の半導体素子の主表面に配置され、各々が第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されている複数の第２のパッド電極と、第２の半導体素子の主表面に配置され、各々が第２の半導体素子に設けられた回路と電気的に接続されており、第２のパッド電極の対応するものと電気的に接続される第３のパッド電極とを有し、第１の半導体素子は、第２の半導体素子に設けられた回路を用いることにより、所定の機能を実行するようにしたものである。
【００１８】
このように構成することにより、本発明の半導体装置は、第１の半導体素子に設けられた回路と第２の半導体素子に設けられた回路とが、第２のパッド電極と第３のパッド電極とで電気的に接続されることで、信号の授受が可能となり、これら２つの半導体素子にてシステムＬＳＩとしての１つの機能を実現することができる。このため、第１の半導体素子と第２の半導体素子とを個別に製造することができ、上記課題を解決することができる。
【００１９】
また、本発明においては、第２のパッド電極の配置、第２の半導体素子における電源電圧あるいは接地電圧の供給、第２の半導体素子に設けられた回路を使用するか否かを選択する選択手段の配置等の工夫をすることにより、システムＬＳＩをＭＣＰタイプの半導体装置にて実現するにあたって生ずる問題点をも解決するものである。
【００２０】
【発明の実施の形態】
本発明の半導体装置についてを、図面を用いて以下に詳細に説明する。図１は、本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す断面図であり、図２は、半導体装置１００の内部構造を示す平面図である。なお、図１において、図１６〜図１８と同様な構成要素については同じ符号を付けている。
【００２１】
図１及び図２において、半導体装置１００は、第１の半導体素子であるＬＳＩチップ１０３と第２の半導体素子であるＬＳＩチップ１１３とを有している。ＬＳＩチップ１０３及びＬＳＩチップ１１３はともに同様な形状（本発明においては、矩形状）である。
【００２２】
ＬＳＩチップ１０３は、ＬＳＩ１０３の裏面とダイ８との間に設けられた接着材にてダイ８の略中央領域上に固定配置されている。ＬＳＩチップ１０３の主表面上には複数の第１のパッド電極１０５が配置されている。第１の実施の形態においては、各パッド電極１０５はＬＳＩチップ１０３の並行する２つの辺にそれぞれ整列配置されている。
【００２３】
ＬＳＩチップ１０３の主表面上には、さらに複数の第２のパッド電極１２５が配置されている。各パッド電極１２５は、ＬＳＩチップ１１３の配置されている領域の周囲の任意の位置に配置されている。
【００２４】
ＬＳＩチップ１０３よりサイズの小さいＬＳＩチップ１１３は、 ＬＳＩ１１３の裏面とＬＳＩチップ１０３の主表面との間に設けられた接着材にてＬＳＩチップ１０３の略中央領域上に固定配置されている。なお、ＬＳＩチップ１１３との無用な電気的接続を避けるために、ＬＳＩチップ１０３の主表面は絶縁性の保護膜で構成されていることが望ましい。ＬＳＩチップ１１３の主表面上には複数の第３のパッド電極１１５が配置されている。第１の実施の形態においては、各パッド電極１１５はＬＳＩチップ１１３の２つの辺（第２のパッド電極１２５が配置されている側の辺）にそれぞれ整列配置されている。
【００２５】
複数の第１のパッド電極１０５各々は、それぞれワイヤ１０７により、対応するリード９と電気的に接続されている。複数の第２のパッド電極１２５各々は、ワイヤ１１７により、対応する複数の第３のパッド電極１１５のいずれかと電気的に接続されている。
【００２６】
このように接続されたＬＳＩチップ１０３、１１３、ダイ８、ワイヤ１０７、１１７、リード９におけるワイヤ１０７との接続部分を含む一部は、樹脂１０にて封止されている。
【００２７】
図３は、図１における半導体装置の組立てを説明する斜視図である。なお、図３においては、組立ての説明に用いるものであるため、リード９やワイヤ１０７を一部削除している。図３に示すように、まず、第１のパッド電極１０５と第２のパッド電極１２５を有するＬＳＩチップ１０３を準備する。この時、ＬＳＩチップ１０３の製造時点において、後に、ＬＳＩチップ１１３が搭載されるべき主表面上の領域１０３ａの周辺にパッド電極１２５が配置されるように構成している。また、ＬＳＩチップ１１３は、ＬＳＩチップ１０３の製造とは独立して別途製造され、準備される。この時、後に施されるワイヤボンディングをより容易に行い、ワイヤ間での短絡等を起こさないうようにするために、パッド電極１１５の配置は、パッド電極１２５の配置される位置に応じて設定されるようにするとよい。このような、それぞれのＬＳＩチップにおけるパッド電極１２５の配置やパッド電極１１５の配置は、このどちらか一方のパッド電極が配置されるＬＳＩチップにおける回路レイアウトの設計時点でそのパッド電極の配置を予め決定しておけば、他方のパッド電極が配置されるＬＳＩチップにおいても容易に対応できる。
【００２８】
ＬＳＩチップ１０３の第１のパッド電極１０５とリード９をワイヤ１０７にて電気的に接続した後に、ＬＳＩチップ１１３を、ＬＳＩチップ１０３の主表面における所定の配置すべき領域１０３ａに搭載される。この後、パッド電極１１５とパッド電極１２５との電気的な接続がワイヤボンディングにて行われる。なお、製造方法としては、これに限定されず、 ＬＳＩチップ１０３の第１のパッド電極１０５とリード９をワイヤ１０７にて電気的に接続する前に、ＬＳＩチップ１１３を、ＬＳＩチップ１０３の主表面における所定の配置すべき領域１０３ａに搭載し、その後に、第１のパッド電極１０５とリード９とのワイヤ１０７による電気的な接続及びパッド電極１１５とパッド電極１２５とのワイヤ１１７による電気的な接続を行うようにしてもよい。後者の方が、ワイヤボンディング処理をまとめて行うことができるので、効率的となることが期待できる。
【００２９】
このように、第１の実施の形態における半導体装置は、ＬＳＩチップ１０３とＬＳＩチップ１１３とがそれぞれ単独で開発され、製造された後に、これら２つのＬＳＩチップ間の信号授受を、ＬＳＩチップ１０３に設けられたパッド電極１２５を用いて行うことで、ひとつの機能（システムＬＳＩとしての機能）が実現されるものである。
【００３０】
本発明の半導体装置に適用されるシステムＬＳＩの代表的な例として、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコンを用いて説明する。図４は、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコン５０の構成を示すブロック図である。
【００３１】
図４にしめすように、このようなマイコン５０は、ＣＰＵ５１、タイマ５８やシリアルーパラレル変換回路５９等の周辺機能、データの保持や送出に用いられるＳＲＡＭ５５、各種の命令を格納したプログラムメモリとしての、一括消去可能なＥＥＰＲＯＭ５３、入出力インターフェース部５７といった様々な構成要素から構成されている。
【００３２】
これら、各構成要素間はそれぞれ多数の信号線やバスにて信号の授受が可能なように接続されている。共通バス５６は、信号線６６を介してタイマ５８の出力信号の転送や、信号線６７を介してシリアルーパラレル変換回路からの出力信号の転送に用いられる。また、共通バス５６は、信号線６１を介して、ＣＰＵ５１とのデータの授受等を行い、信号線６２を介してＳＲＡＭとのアドレスやデータの授受等に用いられる。信号線６３はＣＰＵ５１からＳＲＡＭ５５へ出力される書き込み指示信号等の制御信号を伝達する。入出力インターフェース部５７は、信号線６４により、信号線６９にて外部から受信したデータをＣＰＵに伝達したり、ＣＰＵ５１からの制御信号をインターフェース部５７へ伝達するものであり、信号線６５は、ＳＲＡＭ５５から読み出したデータをインターフェース部５７へ伝達したり、インターフェース部５７から送られてくる信号を受信するのに用いられる。インターフェース部５７は、信号線６９にて外部とのデータ等の信号授受を行う。
【００３３】
ＥＥＰＲＯＭ５３は、格納している命令等のプログラムを信号線６８を用いてＣＰＵ５１へ命令を送る。また、信号線６８を介して、ＣＰＵ５１から送られてくるアドレスに応じて、所望のプログラムの選択がなされる。つまり、信号線６８は、アドレスバス、データバス、メモリ制御信号、ＥＥＰＲＯＭ５３に対する電源電圧供給線等の複数の信号線からなるものである。
【００３４】
本発明の第１の実施の形態における半導体装置１００においては、ＬＳＩチップ１１３としては、図４のＥＥＰＲＯＭ５３を搭載するメモリ系ＬＳＩとし、 ＬＳＩチップ１０３としては、ＥＥＰＲＯＭ５３を除いた、図４におけるその他の構成要素を搭載するＬｏｇｉｃ系ＬＳＩとするものである。
【００３５】
このため、ＬＳＩ１１３の複数のパッド電極１１５とＬＳＩ１０３の複数のパッド電極１２５は、図４における信号線６８と同様な信号の授受を行うために用いられるものである。言い換えると、ワイヤ１１７を用いて、 ＬＳＩ１１３の複数のパッド電極１１５とＬＳＩ１０３の複数のパッド電極１２５とを電気的に接続することで、信号線６８と同様な信号の授受が実現できる。
【００３６】
以上のように、ＬＳＩチップ１０３に設けた第２のパッド電極１２５は、ＬＳＩチップ１１３とのインターフェースをとるために用いられる電極パッドとなり、パッド電極１２５を用いて、ＬＳＩチップ１１３との信号の授受を可能とすることで、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコンとしての動作が可能となる。また、リード９については、従来のリードの数や配置に対して何ら新たな制約が生ずるものではなく、従来と同様のままでよい。
【００３７】
本発明の第１の実施の形態においては、１つのパッケージに収納したＬＳＩチップ１０３とＬＳＩチップ１１３との２つのＬＳＩチップを用いて、ひとつのマイコンとしての動作が実現できるものである。このため、本発明の第１の実施の形態における半導体装置においては、次のような効果が得られる。
【００３８】
第１の半導体素子であるＬＳＩチップ１０３と第２の半導体素子であるＬＳＩチップ１１３とをそれぞれ個別に製造することができるので、それぞれのＬＳＩチップの製造を並行して行うことができる。よって、開発及び製造のＴＡＴを短縮することができる。
【００３９】
また、ＬＳＩチップ１０３をＬｏｇｉｃプロセスにて製造し、ＬＳＩチップ１１３をメモリ特有のプロセスにてそれぞれ製造することができるので、Ｌｏｇｉｃプロセスとメモリプロセスとを組み合わせた混載プロセスを開発する必要がない。特に、一括消去可能なＥＥＰＲＯＭのように高耐圧な要素素子が必要となるＬＳＩ特有の高耐圧プロセスからなるＬＳＩとＳＯＩプロセスからなるＬＳＩとの組み合わせも可能となり、より高度な機能を有するシステムＬＳＩの開発が実現可能となる。
【００４０】
また、ＬＳＩチップの積層により実現し、リード９の配置や本数は、一方の半導体素子であるＬＳＩチップ１０３と同様なままでよい。このため、半導体装置としてのサイズが大きくなることもなく、リードフレームを新たに開発する必要もなく、従来の混載プロセスにて製造される半導体装置のものをそのまま適用可能である。
【００４１】
ここで、マイコンの製品化においては、ＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）のようなハードウェアである回路部分とソフトウェアであるプログラムメモリとを混在させてひとつの機能を実現する場合、同じ機能を実現するにあたって、プログラムメモリとして、ソフトウェア（プログラム）を固定化したマスクＲＯＭを用いる製品（以下、マスクＲＯＭ版マイコンと称する）と、プログラムメモリをＬＳＩに組み込んだ後においてもソフトウェアの変更可能なＥＥＰＲＯＭを用いる製品（以下、ＥＥＰＲＯＭ版マイコンと称する）とを持つ形態が一般的である。この他にも、ソフトウェア用にＥＰＲＯＭを搭載し、パッケージには紫外線照射用の窓が設けられたものや、この窓を設けずに、１回のみプログラム書き込みを可能としたＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｉｎｇ）版マイコンなどもある。
【００４２】
一般には、ＥＥＰＲＯＭ版マイコンは、プログラムメモリとしてのＥＥＰＲＯＭをＬＳＩに組み込んだ後においても、ＥＥＰＲＯＭへの書き込み、つまり、ソフトウェアの書き換え等が可能なため、次のような効果を得るために適用されている。
【００４３】
第１に、マイコン製品の出荷直前までソフトウェアの開発やデバッグの対応を可能とすることができることである。第２に、マイコン製品の出荷後もソフトウェアの書き換えが可能であるため、ソフトバグの発生に対する対応ができ、製品の改良（バージョンアップ等）に対応することができることである。
【００４４】
つまり、ＥＥＰＲＯＭ版マイコンは、製品開発のＴＡＴの短縮や機能向上等の目的で、プログラムの書き換えを前提とするような新規分野向けの製品開発に用いられる。
【００４５】
しかしながら、ＥＥＰＲＯＭ版マイコンは、データの書き込み等に電源電圧より高電圧を用いるため、特殊な製造プロセスを必要とし、製品コストが高くなる傾向がある。
【００４６】
これに対して、マスクＲＯＭ版マイコンは、搭載するマスクＲＯＭのタイプにより多少の相違はあるものの、メタル層、コンタクト層、インプラ層等の一般的なＬｏｇｉｃプロセスにて使用されるマスクを使用し、固定的なプログラムコード用マスクを製作することで製造することができるものである。このため、マスクＲＯＭ版マイコンは特殊な製造プロセスを必要としないため、製品コストが安価（ＥＥＰＲＯＭ版マイコンの製品コストの１／２〜１／３程度）にすることができる。
【００４７】
このような製品コストの差があるため、ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとは、一般的には次のように適用されている。
【００４８】
まず、マイコン製品の開発時には、ＥＥＰＲＯＭ版マイコンを用い、プログラムの書き換えを可能としておく。プログラムの書き換えを可能としておくことで、ハードウェア及びソフトウェアのデバックを行う。
【００４９】
マイコン製品の量産開始直後は、ＥＥＰＲＯＭ版マイコンを量産用として適用する。これは万が一に発生し兼ねないプログラムバグに対処可能とするためである。
【００５０】
ＥＥＰＲＯＭ版マイコンとして製品出荷した後、市場実績（プログラムバグの発生状況等）を確認し、安定した状況において、 ＥＥＰＲＯＭ版マイコンから同じ機能が実現可能なマスクＲＯＭ版マイコンに切り替える。
【００５１】
このようにＥＥＰＲＯＭ版マイコンは、開発時と量産出荷の初期時に適用されるものである。このため、この種のマイコンの生涯出荷数量を考慮すると、ＥＥＰＲＯＭ版マイコンよりマスクＲＯＭ版マイコンの方が圧倒的に多いものとなる。
【００５２】
このため、新たな機能を有するマイコンを開発することを考慮した場合、マスクＲＯＭ版マイコンでの開発とともに、量産数量が少ないＥＥＰＲＯＭ版マイコンでの開発も行わなければならない。このため、新たな機能を有するマイコンをリリースするにあたっては、ＴＡＴ、開発工数、及び開発費用がそれぞれ多くかかることとなる。特に、量産数量が少ないＥＥＰＲＯＭ版マイコンについては、その投資効率が悪いものとなる。
【００５３】
また、 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとは同じ機能が実現できるようにしなければならないため、 ＥＥＰＲＯＭ版マイコンは、最終形態となるマスクＲＯＭ版マイコンと等価な諸特性を実現するものでなくてはならない。この諸特性とは、電気的特性、機能のみならず、消費電流やラッチアップ特性、ノイズ特性等を含むものである。 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとで、この諸特性がほぼ同じものが得られないと、ＥＭＣ規格に差異が生ずるといった問題が起こることとなる。例えば、 ＥＥＰＲＯＭ版マイコンからマスクＲＯＭ版マイコンに置き換えた際に、動作マージンが大きくなる、ノイズが大きくなる、マイコンに内蔵されるアナログ回路の精度が変わるため再調整が必要となる、消費電流量が変わり、バッテリの持続時間が変わるといった問題が発生する。
【００５４】
第２の実施の形態においては、本発明の第１の実施の形態の半導体装置を適用し、さらに、 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとの間で生ずる上記のような問題点を解決するように改良したものを提供する。以下に、図面を用いて、本発明の第２の実施の形態における半導体装置を説明する。図５、図６は、それぞれ本発明の第２の実施の形態における半導体装置の平面図である。図５は、ＥＥＰＲＯＭ版マイコンとしての半導体装置の図であり、図６は、マスクＲＯＭ版マイコンとしての半導体装置の図である。図５、図６は、図２に対応するものであり、図２と同様な構成要素には同じ符号を付している。
【００５５】
図５においては、ＬＳＩチップ２１３にプログラムメモリとしてのＥＥＰＲＯＭを搭載させている。また、主表面にＬＳＩチップ２１３が配置されているＬＳＩチップ２０３には、プログラムメモリとしてのマスクＲＯＭを搭載するとともに、プログラムメモリ以外のマイコンとして必要な回路の全てが搭載されている。
【００５６】
ＬＳＩチップ２０３の主表面に配置された複数のパッド電極２２５各々は、ＬＳＩチップ２１３の主表面に配置されている複数のパッド電極２１５の対応するものとを、ワイヤ２１７により電気的に接続するようにしている。また、複数のリード９各々は、複数のパッド電極２０５の対応するものと、ワイヤ２０７により電気的に接続されている。
【００５７】
ここで、ＬＳＩチップ２０３には第１のパッド電極２０５の１つに選択用のパッド電極２０５ａを設けている。図５におけるＥＥＰＲＯＭ版マイコンにおいては、パッド電極２０５ａを電源電圧用のリード９ａとワイヤ２０７ａにて電気的に接続されている。電源電圧用のリード９ａは、ＬＳＩチップ２０７における電源電圧用のパッド電極２０５とも接続されている。
【００５８】
図６のマスクＲＯＭ版マイコンおいては、ＬＳＩチップ２１３を有していないものである。このため、パッド電極２２５はいずれもワイヤボンディングがなされていない。ＬＳＩチップ２０３はマスクＲＯＭ２２２を搭載している。また、パッド電極２０５ａは電源電圧用のリード９ａとワイヤボンディングされていない。
【００５９】
ここで、ＬＳＩチップ２０３のパッド電極２０５ａとＬＳＩチップ２０３の内部に搭載される回路との関係を説明する。図７は、パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路を示す図である。
【００６０】
図７において、パッド電極２０５ａは、接地されたプルダウン抵抗２５１に接続されるとともに、ＡＮＤゲート２５３の一方の入力端に接続されている。ＡＮＤゲート２５３の他方の入力端には、マイコンの初期化用のリセット信号ＲＥＳが遅延用バッファ２５７を介して入力される。ＡＮＤゲート２５３の出力端は、ラッチ回路（以下、ＬＡＴと称する）２５５の入力端子Ｄに接続されている。ＬＡＴ２５５のクロック端子には、リセット信号ＲＥＳが入力される。ＬＡＴ２５５の出力信号は、選択信号ＳＥＬとして、後述する内部の回路に入力される。なお、図７においては、 ＬＡＴ２５５としてフリップフロップを用いてもよい。なお、ＡＮＤゲート２５３は設なくともよいが、ＬＡＴ２５５の入力端子Ｄに入力される信号の電位レベルを安定にしておくためには、ＡＮＤゲート２５３を設けた方が好ましい。例えば、ＬＡＴ２５５の内部において、入力端子Ｄから入力された信号をリセット信号ＲＥＳにて導通が制御されるアナログスイッチにて受けるようになっていれば、ＡＮＤゲート２５３がなくともよい。また、ＬＡＴ２５５の内部において、入力端子Ｄから入力された信号をインバータにて受けるようになっていれば、ＡＮＤゲート２５３を設けておいた方が、インバータの動作状態を確実に安定化できるので好ましい。
【００６１】
図７に示す回路の動作を説明する。まず、図５に示すように、パッド電極２０５ａが電源電圧用のリード９ａとワイヤボンディングにより電気的に接続されているとする。このため、ＡＮＤゲート２５３の一方の入力端には、電源電位レベル（以下、Ｈレベル）の信号が入力されることとなる。マイコンの初期化時において、リセット信号ＲＥＳが接地電位レベル（以下、Ｌレベルと称する）からＨレベルとなる。この時、ＡＮＤゲート２５３の出力信号の電位レベルはＨレベルとなる。この後、マイコンの初期化の解除に伴い、リセット信号ＲＥＳの電位レベルがＨレベルからＬレベルとなる。ＬＡＴ２５５は、リセット信号ＲＥＳの立ち下がりに応じて、入力端子Ｄにて受信している信号を取り込む（ＨスルーＬラッチ型）。バッファ２５７を設けているため、ＬＡＴ２５５が取り込む信号の電位レベルはパッド電極２０５ａの電位レベルに応じたものとなる。この結果、ＬＡＴ２５５の出力信号である選択信号ＳＥＬの電位レベルはＨレベルとなる。
【００６２】
また、図６に示すように、パッド電極２０５ａが電源電圧用のリード９ａとワイヤボンディングにより電気的に接続されてないとする。このため、ＡＮＤゲート２５３の一方の入力端の電位レベルは、プルダウン抵抗２５１により、Ｌレベルとなる。この後、上述と同様に、リセット信号ＲＥＳの電位レベルがＬレベルからＨレベルとなり、再びＬレベルとなるのに応じて、 ＬＡＴ２５５は、入力端子Ｄにて受信している信号を取り込む。この結果、ＬＡＴ２５５の出力信号である選択信号ＳＥＬの電位レベルはＬレベルとなる。
【００６３】
このように、パッド電極２０５ａをワイヤボンディングにてリード９ａに接続するか否かで、選択信号ＳＥＬの電位レベルを切り換えることができる。
【００６４】
次に、ＬＳＩチップ２０３内における選択信号ＳＥＬが入力される回路についてを説明する。図８は、選択信号ＳＥＬが入力される選択回路２６０の概念図であり、図９は、選択回路２６０の具体的な回路図である。なお、図８、図９においては、ＬＳＩチップ２１３が搭載するＥＥＰＲＯＭ並びにＬＳＩチップ２０３が搭載するマスクＲＯＭが８ビットのデータを扱うものとしての例を示している。
【００６５】
図８において、選択回路２６０には、 ＬＳＩチップ２１３が搭載するＥＥＰＲＯＭからのデータＤ０〜Ｄ７が一方の入力端（０側入力）に入力されている。また、選択回路２６０には、 ＬＳＩチップ２０３が搭載するマスクＲＯＭからのデータＤ'０〜Ｄ'７が一方の入力端（１側入力）に入力されている。図８においては、データＤ０〜Ｄ７並びにデータＤ'０〜Ｄ'７を伝達する信号線を１本で示しているが、８ビットのデータが８本の信号線にて並列に転送されるものである。選択回路２６０には、選択信号ＳＥＬが、入力されている。選択信号ＳＥＬの電位レベルがＬレベルの時には、選択回路２６０の出力信号ＩＤ０〜ＩＤ７は、それぞれデータＤ０〜Ｄ７に応じた信号となる。選択信号ＳＥＬの電位レベルがＨレベルの時には、選択回路２６０の出力データＩＤ０〜ＩＤ７は、それぞれデータＤ'０〜Ｄ'７に応じた信号となる。
【００６６】
図９に示す、選択回路２６０の具体的な回路図を用いて上記動作を説明する。選択回路２６０は、１４個の２入力１出力のＡＮＤゲート２６１−０〜２６１−７、２６３−０〜２６３−７、７個の２入力１出力のＯＲゲート２６５−０〜２６５−７、１個のインバータ２６７から構成されている。ＡＮＤゲート２６１−ｎ（ただし、ｎは０〜７の整数）の一方の入力端にはデータＤ'ｎが入力されている。 ＡＮＤゲート２６１−ｎの他方の入力端には、選択信号ＳＥＬが入力されている。 ＡＮＤゲート２６３−ｎの一方の入力端にはデータＤｎが入力されている。 ＡＮＤゲート２６３−ｎの他方の入力端には、選択信号ＳＥＬが入力されるインバータ２６７の出力信号が入力されている。ＯＲゲート２６５−ｎの２つの入力端には、ＡＮＤゲート２６１−ｎの出力信号とＡＮＤゲート２６３−ｎの出力信号とがそれぞれ入力されている。
【００６７】
図９に示す選択回路２６０の構成から理解されますように、選択信号ＳＥＬの電位レベルがＬレベルの時には、インバータ２６７から電位レベルがＨレベルの信号が入力されているＡＮＤゲート２６３−ｎ側が有効となり、データＤ０〜Ｄ７が、それぞれＡＮＤゲート２６３−ｎ、ＯＲゲート２６５−ｎを介して、出力データＩＤ０〜ＩＤ７として出力される。選択信号ＳＥＬの電位レベルがＨレベルの時には、選択信号ＳＥＬから電位レベルがＨレベルの信号が入力されているＡＮＤゲート２６１−ｎ側が有効となり、データＤ'０〜Ｄ'７が、それぞれＡＮＤゲート２６１−ｎ、ＯＲゲート２６５−ｎを介して、出力データＩＤ０〜ＩＤ７として出力される。この出力データＩＤ０〜ＩＤ７は、ＬＳＩチップ２０３に搭載されている他の回路へ転送可能なように、ＬＳＩチップ２０３内の内部バスに伝達される。
【００６８】
このように、選択信号ＳＥＬの電位レベルがＬレベルであれば、ＬＳＩチップ２０３に搭載されているマスクＲＯＭを使用し、選択信号ＳＥＬの電位レベルがＨレベルであれば、ＬＳＩチップ２１３に搭載されているＥＥＰＲＯＭを使用するように切り換えることができる。なお、図８、図９においては、データを転送するデータバス部分についての選択のみを例として示したが、実際には、その他の、各メモリ（マスクＲＯＭ、ＥＥＰＲＯＭ）のアクセスに必要となる制御信号にも同様に選択可能にする必要がある。また、一括消去可能なＥＥＰＲＯＭは、マスクＲＯＭとの差異として、データの書き込みのための特別なバスが必要である。これに対しては、ＬＳＩチップ２１３が選択された際に、ＬＳＩチップのＥＥＰＲＯＭへの書き込みの際にのみ使用するバスをＬＳＩチップ２０３に設けておく、あるいは、図８や図９で示したデータＤ'０〜Ｄ'７を伝達する信号線やＩＤ０〜ＩＤ７を伝達する信号線等を双方向バスとし、選択回路２６０の構成をＡＮＤゲートやＯＲゲートでなくアナログスイッチとする等の対応にて実現することができる。
【００６９】
以上のように、電極パッド２０５ａに対するボンディングの有無に応じて、ＬＳＩチップ２１３を使用するＭＣＰモードとＬＳＩチップ２０３のみを使用するＳｉｎｇｌｅ Ｃｈｉｐモードとを切り換えることができる。つまり、本発明の第２の実施の形態における半導体装置においては、プログラムメモリとしてマスクＲＯＭを搭載したＬＳＩチップ２０３と、ＭＣＰ対応として開発した、プログラムメモリ用の一括消去可能なＥＥＰＲＯＭを搭載するＬＳＩチップ２１３とを組み合わせることで、ＥＥＰＲＯＭ版マイコンの時には、ＭＣＰとしてＬＳＩチップ２０３とＬＳＩチップ２１３とを組み合わせてマイコンとしての動作を実現させ、マスクＲＯＭ版マイコンの時には、ＬＳＩチップ２１３を用いたＭＣＰとせずに、ＬＳＩチップ２０３のみでマイコンとしての動作を実現させることができる。
【００７０】
このような構成とすることで、本発明の第２の実施の形態における半導体装置においては、第１の実施の形態の半導体装置の効果に加えて、次のような効果が得られる。
【００７１】
第１に、ＭＣＰタイプ用のＥＥＰＲＯＭのＬＳＩチップ２１３を、ＬＳＩチップ２０３とは個別に設計をしておくことができるので、マスクＲＯＭ版マイコンであるＬＳＩチップ２０３の新規設計のみで、ＥＥＰＲＯＭ版マイコンも同時に実現することができる。つまり、ＥＥＰＲＯＭ版マイコン並びにマスクＲＯＭ版マイコンをそれぞれ個別に開発する必要がなくなるため、開発ＴＡＴの短縮化、開発費用の削減ができる。また、 ＭＣＰタイプ用のＥＥＰＲＯＭのＬＳＩチップ２１３は、特定のマイコンに限らず、様々なマイコンにも適用することが可能となるので、開発費用の削減が期待できる。
【００７２】
第２に、マスクＲＯＭ版マイコンであるＬＳＩチップ２０３が、ＥＥＰＲＯＭ版マイコンにおいてもベースとなるため、プログラムメモリ以外の構成については、共通の回路を適用することで、電気的特性、ノイズ特性等の諸特性の差異を極めて小さくすることができる。この結果、 ＥＭＣ規格に差異のないＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとを提供することが容易に実現できる。
【００７３】
第３に、従来のように、ＥＥＰＲＯＭ版マイコンが特殊な製造プロセスを適用して実現していたのに比べて、ＥＥＰＲＯＭ部分を従来の高耐圧プロセスを適用し、その他のマイコンの回路部分を従来のＭＯＳプロセスを適用して実現することができる。このため、 ＥＥＰＲＯＭ版マイコンをよりコストを低減して実現することができる。
【００７４】
第４に、ＬＳＩチップ２１３を換えることで、各種の仕様に適応したマイコンを短期間で開発することできる。例えば、メモリサイズ、一括消去可能なＥＥＰＲＯＭの書き換え保証回数、動作電圧等が異なるマイコンを、ＬＳＩチップ２１３を新規に開発することのみで実現することができる。
【００７５】
なお、第２の実施の形態においては、マスクＲＯＭ版マイコンとしてのＬＳＩチップ２０３を適用して説明したが、ＬＳＩチップ２０３として、プログラムメモリを有しない、つまり、マスクＲＯＭを有しないマイコンとして開発し、ＬＳＩチップ２１３として、マスクＲＯＭのものと一括消去可能なＥＥＰＲＯＭのものとを開発し、それらのいずれかをプログラムメモリとして適用することで、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとを実現するようにしてもよい。この場合、いずれの場合においても、パッド電極２２５はＬＳＩチップ２１３のパッド電極２１５と電気的な接続がなされるため、図７〜図９に示すような回路等は不要となる。また、マスクＲＯＭ版マイコンとしてのＬＳＩチップ２０３と組み合わせられるＬＳＩチップ２１３としては、一括消去可能なＥＥＰＲＯＭに限らず、マスクＲＯＭやＥＰＲＯＭ等であってもよい。例えば、開発済みのＬＳＩチップ２０３に搭載されたマスクＲＯＭのメモリ容量が不足した場合には、新規にＬＳＩチップ２０３を開発せずに、ＬＳＩチップ２１３にてメモリ容量の大きなマスクＲＯＭを開発し、ＬＳＩチップ２０３がこのＬＳＩチップ２１３のマスクＲＯＭを用いることで、容易に対応することが可能となる。
【００７６】
以上、本発明の第１、及び第２のの実施の形態についてを詳細に説明した。特に、第２の実施の形態においては、ＬＳＩチップ２０３をマスクＲＯＭ版マイコンとし、ＬＳＩチップ２１３をプログラムメモリ用の一括消去可能なＥＥＰＲＯＭとして説明したが、ＬＳＩチップ２１３としては次のようなものを適用することも可能である。
【００７７】
（１）一括消去可能なＥＥＰＲＯＭとアナログーディジタルコンバータ等のアナログ回路とを搭載したもの
（２）アナログーディジタルコンバータ等のアナログ回路
（３）一括消去可能なＥＥＰＲＯＭとＳＲＡＭとを搭載したもの
（４）マスクＲＯＭ
（５）ＤＲＡＭ
（６）ＳＲＡＭ
（７）ＥＥＰＲＯＭ
【００７８】
例えば、マイコン等で採用されるＬｏｇｉｃプロセスが低電圧（例えば、０．１８μｍプロセスでは電源電圧Ｖｄｄ＝１．６〜２．０Ｖ）となってきている。これに対して、アナログーディジタルコンバータ等のアナログ信号を扱う回路部分においては、センサやアクチュエータ等における従来のインターフェースレベル（５Ｖや３Ｖ）を維持することが必要である。上記（１）や（２）は、これに十分対応することができる。具体的には、ＬＳＩチップ２０３として、アナログ回路を含まないマスクＲＯＭ版マイコンを開発し、ＬＳＩチップ２１３として、（２）の回路を適用して、これらのＬＳＩチップを第１あるいは第２の実施の形態に示すようにＭＣＰタイプとして組みあわせることにより、システムＬＳＩを実現する。また、ＥＥＰＲＯＭ版マイコンの場合には、ＬＳＩチップ２１３を（１）を適用すればよい。なお、この場合には、（２）を開発せずに、マスクＲＯＭ版マイコンはアナログ回路を搭載しないマイコンとして製品化するようにすることも可能である。
【００７９】
また、第２の実施の形態において、データ格納用のメモリの増設を同時に実現するためには、（３）を用いることができる。この場合には、ＬＳＩチップ２１３のＳＲＡＭがデータ格納用のメモリの増設用として用いられ、一括消去可能なＥＥＰＲＯＭがプログラムメモリ用として用いられる。
【００８０】
また、（４）〜（７）は、ＬＳＩチップ２０３に搭載されるデータ格納用メモリの増設用やＬＳＩチップ２０３とは異なる製造プロセスとなるメモリの混載用として実現する際に適用されるものである。例えば、ＬＳＩチップ２０３におけるデータ格納用メモリのメモリ空間を超えると、ＬＳＩチップ２１３に搭載されたデータ格納用の増設用メモリにアクセスが移るように、アドレス制御信号やチップセレクト信号を制御するようにすればよい。このようにすれば、製品コストを増加することなく、短期間で所望のシステムＬＳＩを実現することが可能となる。
【００８１】
なお、第１及び第２の実施の形態においては、２個のＬＳＩチップを用いて、これらを相互に接続することで、システムＬＳＩとしてのＭＣＰタイプの半導体装置を実現するものを示しているが、３個以上のＬＳＩチップを相互に接続して、システムＬＳＩとしての機能を実現する半導体装置としてもよいことは言うまでもない。例えば、マスクＲＯＭ版マイコンとしてのＬＳＩチップ、一渇消去可能なＥＥＰＲＯＭとしてのＬＳＩチップ、電源制御回路としてのＬＳＩチップ、通信用アナログＬＳＩとしてのＬＳＩチップの４個のＬＳＩチップを相互に接続し、１つのパッケージに収納して、システムＬＳＩとしての機能が実現されるようにしてもよい。
【００８２】
第１及び第２の実施の形態においては、マイコンに代表されるようなシステムＬＳＩを例として説明したが、これに限らず、本発明の応用として、次のような場合にも適用可能である。
【００８３】
例えば、本発明の主旨の１つである同一の半導体基板への製造が困難な、製造プロセスが異なる複数のＬＳＩチップ間を相互に接続してＬＳＩを実現するものであってもよい。例えば、バイポーラプロセスを適用したパワーＬＳＩと、その制御に用いられるＬｏｇｉｃプロセスを適用したＬＳＩとを相互に接続し、１つのパッケージに収納するようにしてもよい。
【００８４】
また、同一の半導体基板への製造が可能な、製造プロセスが同様（例えば、いずれもＬｏｇｉｃプロセスが適用されるもの）な複数のＬＳＩチップ間においても適用することができる。例えば、既に開発され、単体のＬＳＩとしても動作可能なアナログ回路を多く搭載した通信用ＬＳＩと、その通信用ＬＳＩの制御用のマイコンとを相互に接続し、１つのパッケージに収納するようにしてもよい。このようにすれば、短期間で、付加価値の高い異なるＬＳＩを開発することが可能となる。
【００８５】
このように、いずれにおいても、１つのパッケージに収納される複数のＬＳＩチップが、データの授受等が可能なように相互に接続され、これら複数のＬＳＩチップにて、半導体装置としての所望の機能を実現するように構成されることが重要である。
【００８６】
上記第２の実施の形態においては、パッド電極２０５ａへのワイヤボンディングの有無により、ＬＳＩチップ２０３内に搭載した回路にて、ＬＳＩチップ２１３の使用の有無を選択するようにしたが、これに限らず、次のような他の方法でも同様な選択を実現することができる。
【００８７】
まず、ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択する方法である。つまり、マスクＲＯＭにおけるコード（プログラム）を決めるマスク層には、メモリタイプによりメタル層、コンタクト層、インプラ層など各種あり、このプログラムコードに応じた所望のマスクを用いてマスクＲＯＭが製作される。このため、マスクＲＯＭのコード用に加えて、上記の選択用としてマスク層用のマスクを使用し、選択指定することができる。この場合、ＬＳＩチップ２１３を使用するよう選択処理してしまうと、そのＬＳＩチップ２０３は単独での使用ができなくなるが、このようにすれば、パッド電極２０５ａといった選択用の特別なパッド電極を設ける必要がない。また、マスクＲＯＭのコード用マスクを選択用と兼用することができるので、マスクの増加等のコストの増加や製造工程の増加を防止できる。
【００８８】
次に、ヒューズＲＯＭを使用して選択する方法である。つまり、ＬＳＩチップ２０３に、所定の電流を流すあるいはレーザにて断線させることができるようなメタル配線からなるヒューズ（以下、これをヒューズＲＯＭと称する）を設け、この断線状態に応じて、選択されるようにしておけばよい。図７の例でいえば、パッド電極２０５ａの代わりにヒューズＲＯＭを介して電源電圧が印加されているような構成となり、このヒューズＲＯＭの断線状態に応じて、ＡＮＤゲートに電源電圧が印加されるか、、プルダウン抵抗２５１を介して接地電圧が印加されるかが選択制御できるようにしておけばよい。このような構成とすれば、ＬＳＩチップ２０３のウェハプロービング時に、選択処理することができるので、在庫に対する調整等を考慮すると、柔軟に対応することが可能となる。
【００８９】
次に、ＬＳＩチップ２０３の所定のパッド電極２０５を選択専用のパッド電極とする方法である。これは、図７におけるプルダウン抵抗２５１を削除して、パッド電極２０５ａを選択専用のリードに電気的に接続し、このリードに対してｍ電源電圧を印加するか接地電圧を印加するかで選択するようにしたものである。このようにすれば、パッケージの収納した半導体装置の電子機器への組み込み後においても、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとを容易に選択することができるものである。この結果、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとのそれぞれの場合においての、機器のデバッグや差異評価を精度良くかつ低コストで実現することができる。
【００９０】
また、上記のように選択専用のリードやパッド電極を設ける方法としては、ＬＳＩチップ２０３とＬＳＩチップ２１３とにそれぞれ別々のプログラムを内蔵させておくようにしてもよい。つまり、選択専用のリードへ供給される信号の電位レベルにより異なるプログラムに応じた異なる動作が実現可能なマイコンを選択的に実現することができる。つまり、パッケージとしては１つのマイコンを２種類の使い方で用いることができる。この場合、このような半導体装置を適用した電子機器にて電源を切ることなく切り換え可能となるので、例えば、ＬＳＩチップ２０３のマスクＲＯＭに格納されたプログラムの続きを、ＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムにて継続して実行することもできる。また、１つのマイコン（マスクＲＯＭ版マイコン）用ＬＳＩチップ２０３を開発した後に、このマイコンの応用製品として、ＬＳＩチップ２１３を開発することで対応することができる。
【００９１】
次に、ＬＳＩチップ２０３のマスクＲＯＭに格納したプログラムあるいはＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムによって選択する方法である。つまり、ＬＳＩチップ２０３とＬＳＩチップ２１３とを１つのパッケージに収納してなるマイコンにおいて、初期動作（ディフォルト）時のプログラム起動をＬＳＩチップ２０３のマスクＲＯＭに格納したプログラムあるいはＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムのどちらかに決めておき、その選択されるＬＳＩチップのプログラムにおける最初のプログラムルーチンにより、どちらのＬＳＩチップを使用するか（どちらのＬＳＩチップのプログラムを使用するか）を決定するようにすればよい。例えば、このプログラムルーチンとしての起動プログラムにて、前述の選択用リードから入力されている信号の電位レベルを確認し、その確認結果に応じてマイコンに内蔵されたモード指定レジスタ等によって、その確認結果を保持し、これをどちらのＬＳＩチップのプログラムを使用するかの選択信号として用いるようにすればよい。
【００９２】
なお、起動プログラムの他のプログラムにより選択する方法としては、前述のレジスタの状態を確認する方法も可能である。例えば、ＬＳＩチップ２１３がＬＳＩチップ２０３側とデータの授受可能なように接続されているか否かにより、セットあるいはリセットされるレジスタとして、その状態を示すフラグを保持するようなレジスタであれば、実現可能である。
【００９３】
次に、ＬＳＩチップ２０３に、ＬＳＩチップ２１３がＬＳＩチップ２０３側とデータの授受可能なように接続されているか否かを判定するような判定回路等のハードウェアにより選択する方法がある。つまり、マイコンの初期化時等において、このような判定回路にて、ＬＳＩチップ２１３の有無を判定する。ＬＳＩチップ２１３がないと判定された場合には、ＬＳＩチップ２０３側のプログラムを起動し、ＬＳＩチップ２１３が有ると判定された場合には、ＬＳＩチップ２１３側のプログラムを起動するようにすればよい。このような判定回路としては、図７のような構成と同様なものが適用可能であり、これをパッド電極２０５ａでなく所望の判定可能な信号線に接続しておけばよい。また、このような判定回路の判定は、バスライン経由で所定のレジスタへのアクセス動作にて判定することや、２つのＬＳＩチップのそれぞれの所望のパッド電極間を判定検出用のワイヤ等にて接続し、この接続状態（例えば、接続されている場合には、電源電圧が印加され、接続されていない場合には、開放状態となるようなもの）にて判定するようにしてもよい。
【００９４】
ここまで、第１及び第２の実施の形態における２つのＬＳＩチップの組み合わせや選択処理に関する変形例や応用例についてを詳細に説明した。ここで、次に、パッド電極の配置等レイアウトに関する変形例や応用例についてを以下に説明する。
【００９５】
第１に実施の形態や第２の実施の形態においては、図２や図５に示されるように、パッド電極１２５やパッド電極２２５をそれぞれ比較的ＬＳＩチップ１１３やＬＳＩチップ２１３の外周に近い領域（図中では２つのＬＳＩチップの並行する外周辺間の距離の略中央の位置）に配置されている。また、図１０の平面図に示すように、ＬＳＩチップ１１３の配置された領域に更に、ＬＳＩチップ１０３の外周よりさらにＬＳＩチップ１１３の外周に近接した位置にパッド電極３２５が配置されている。このようなパッド電極の配置は、リード９とパッド電極１０５との接続用のワイヤ１０７がパッド電極１１５とパッド電極３２５との接続用のワイヤ１１７と交差することがない。しかしながら、以下のような問題が考慮される。
【００９６】
第１に、ＬＳＩチップ１０３の主表面上に搭載されるＬＳＩチップ１１３のチップサイズが変更された場合に、そのサイズ変更に対する対応が困難あるいはそのための余裕が小さくなってしまう。このようなサイズ変更は、メモリサイズの拡大等の仕様変更や適用される製造プロセスの変更により生ずる可能性は充分考えられるものである。
【００９７】
第２に、ＬＳＩチップ１０３の略中央寄りの領域に、パッド電極１２５、３２５等を配置するようにしているため、ＬＳＩチップ１０３のレイアウト設計時に、これらパッド電極１２５，３２５等の保護回路の配置が困難、無駄な領域の増加、ＬＳＩチップ１０３における回路モジュールがこのパッド電極１２５，３２５の配置領域にて分断される等の制約が生ずることである。このような制約があると、通常のＣＡＤシステムを適用してＬＳＩのレイアウト設計をすることが効率的に行うことができなくなる。
【００９８】
このような問題点を解決するためには、図１１の平面図に示すようなパッド電極のレイアウトを適用することで解決することができる。図１１においては、図１０と同様な構成においては同じ符号を付けている。
【００９９】
図１１においては、パッド電極１２５や３２５に相当するパッド電極４２５を、ＬＳＩチップ１１３の外周よりＬＳＩチップ１０３の外周に近い位置にて、パッド電極１０５とで千鳥状に配置している。その他の構成は図１０と同様である。このように、リードとの接続用のパッド電極１０５とパッド電極１１５との接続用のパッド電極４２５とを千鳥状に交互に配置しているので、上記のような問題点を解決し、省スペースで効率的なレイアウトが可能となる。
【０１００】
次に、上記の実施の形態や変形例等においては、いずれもＬＳＩチップ１０３やＬＳＩチップ１１３の２辺にのみパッド電極が配置されているものを例としてきたが、これに限らない。例えば、図１２の平面図に示すように、ＬＳＩチップ１０３に相当するＬＳＩチップ５０３の４つの辺それぞれに沿って、パッド電極１０５に相当するパッド電極５０５が配置され、 ＬＳＩチップ１１３に相当するＬＳＩチップ５１３の４つの辺それぞれに沿って、パッド電極１１５に相当するパッド電極５１５が配置されるものであってもよい。また、パッド電極１１５の配置に合わせて、パッド電極１２５に相当するパッド電極５２５が、パッド電極５０５とで千鳥状となるように配置されている。パッド電極５０５は対応するリード９とワイヤ５０７にて電気的に接続され、パッド電極５１５は対応するパッド電極５２５とワイヤ５１７にて電気的に接続されている。
【０１０１】
図１２のようなパッド電極のレイアウトは、ＬＳＩチップ５０３のサイズとＬＳＩチップ５１３のサイズの関係、パッド電極５２５の数とこれらパッド電極５２５に対するワイヤボンディングのための実装上での設計制約により各ＬＳＩチップの４つの辺に沿って配置しているものである。しかし、可能であれば、図１３の平面図に示すように、ＬＳＩチップ５１３に相当するＬＳＩチップ６１３における対向する２辺に集中してパッド電極５１５に相当するパッド電極６１５を配置し、これに合わせて、ＬＳＩチップ５０３に相当するＬＳＩチップ６０３のパッド電極５２５に相当するパッド電極６２５を、ＬＳＩチップ６０３の対向する２辺に配置するようにした方がよい。
【０１０２】
図１２のようにパッド電極を配置することにより、次のような効果が期待できる。例えば、内部インターフェース用として用いられるパッド電極６１５とパッド電極６２５との距離は、ワイヤボンディング時の制約から、実装上である一定の距離を確保する必要がある。しかしながら、このようなパッド電極６１５が配置されていない辺に対しては、上述のような制約はないので、リードとの接続用のパッド電極６０５の近傍まで、ＬＳＩチップ６１３の外周部分を接近させるこのができる。例えば、図１４の平面図に示すように構成することができる。
【０１０３】
図１４においては、ＬＳＩチップ６１３の、図面における水平方向のサイズが大きくなっていることが理解されるであろう。つまり、パッド電極６１５が配置されている側のＬＳＩチップ６１３の辺とパッド電極６２５が配置されている側のＬＳＩチップ６０３の辺との距離（Ｌ１）よりパッド電極６１５が配置されていない側のＬＳＩチップ６１３の辺とパッド電極６２５が配置されていない側のＬＳＩチップ６０３の辺との距離（Ｌ２）の方が短くなっている。
【０１０４】
このため、図１２のものに比べて図１３や図１４に示すようなものの方が、ＬＳＩチップ６１３のチップサイズや形状に対する制約が少なくて済むので、設計や形状の自由度が増すこととなる。また、ＬＳＩチップ６１３のサイズを、可能な限りにおいて少しでもＬＳＩチップ６０３のサイズに近づけることができれば、それだけ厚さが厚い部分が増えるので、外部応力に対してもより強固にすることが可能となる。
【０１０５】
なお、図１３や図１４においては、２辺にインターフェース用のパッド電極６１５やパッド電極６２５を配置するものを例としたが、３辺あるいは１辺にインターフェース用のパッド電極６１５やパッド電極６２５を配置するものであってもよい。
【０１０６】
このように、インターフェース用のパッド電極６１５やパッド電極６２５を配置する辺を絞り込んでおくことで、ＬＳＩチップ６０３においてこれらパッド電極６２５用の信号をまとめてレイアウトすることができるので、効率的な配線が可能となることや、ＬＳＩチップ６１３のウェハープロービング時に、これらＬＳＩチップ６１３を複数個同時にテストすることが可能となる。
【０１０７】
次に、本発明の半導体装置におけるテストに関する変形例についてを以下に説明する。本発明においては、ＭＣＰタイプの半導体装置において、１つのパッケージに収納された複数のＬＳＩチップをもちいて所望の機能を実現するものである。このため、組立て後の半導体装置としての試験時には、リード９を用いて、所望の機能が正しく実行されるか否かをテストし、良品あるいは不良品の選別をすることとなる。ここで、本発明の半導体装置においては、例えば、ＬＳＩチップ１０３とＬＳＩチップ１１３のそれぞれを個別にテストすることが可能なテスト回路を、例えば、ＬＳＩチップ１０３に内蔵しておくとよりよい。例えば、テストを指示するためのリード９の１つ及びテストを指示するためののパッド電極１０５の１つに対して、所定の電位レベルの信号を入力することや個別のテストを可能とするテスト機能を設けることで可能となる。このような場合、このテスト信号により、リード９における入出力用のリードが、図９に示すような選択回路により、ＬＳＩチップ１０３の入出力信号かＬＳＩチップ１１３の入出力信号かと選択的に接続されるように制御されればよい。このようにすることで、例えば、一括消去可能なＥＥＰＲＯＭからなるＬＳＩチップ１１３をリード９を用いて、メモリテスタにより試験し、ＬＳＩチップ１０３をＬｏｇｉｃテスタにて総合試験することが可能となる。よって、試験に対するカバレージを向上させることができる。
【０１０８】
次に、本発明の半導体装置におけるワイヤボンディングに関する変形例についてを以下に説明する。前述した第１及び第２の実施の形態においては、ＬＳＩチップ１１３のパッド電極１１５における電源用のパッド電極や接地用のパッド電極等もパッド電極１２５に電気的に接続されるものとしてある。しかしながら、パッド電極１１３のうち、電源用のパッド電極、接地用のパッド電極、アナログ信号用のパッド電極はノイズの影響を受けることを考慮したり、時に、電源用のパッド電極のように電流量が多いものについては、ＬＳＩチップ１０３においてのこれらのパッド電極に接続される部分のレイアウトが大きくなったり、所望の性能を実現できないといったことが問題になる。
【０１０９】
このような問題点に対しては、図１２のパッド電極５１５ｘやパッド電極５１５ｙのように、リード９ｘやリード９ｙに直接ワイヤ５１７ｘやワイヤ５１７ｙにて電気的接続するようにすればよい。図１２においては、例えば、パッド電極５１５ｘは電源用のパッド電極であり、パッド電極５１５ｙは接地用のパッド電極であり、リード９ｘは電源用のリードであり、リード９ｙは接地用のリードである。また、図１３においても、パッド電極５１５ｘに相当するパッド電極６１５ｘ及びパッド電極５１５ｙに相当するパッド電極６１５ｙが示されている。
【０１１０】
図１２や図１３のように、電源用のリード９ｘや接地用のリード９ｙから直接ワイヤボンディングにより、ＬＳＩチップ５１５や６１５の電源用のパッド電極や接地用のパッド電極に電気的に接続するようにしたので、上記のような問題点を解決することができる。よって、電源系のノイズの回り込みが防止でき、ＬＳＩチップ５０３や６０３の内部配線にて電源等を供給する必要がないので、 ＬＳＩチップ５０３や６０３における大電流対応のための配線のメタル幅確保も不要となる。
【０１１１】
また、ＬＳＩチップ１１３におけるパッド電極１１３のうちアナログ信号用のパッド電極については、図１５の平面図に示すように、アナログ信号用のリード９ｗとアナログ信号用のパッド電極７１５ｗとを直接ワイヤ７１７にて電気的に接続するようにすれば、上記問題点を解決することができる。また、ＬＳＩチップ１１３における接地用のパッド電極に対しても、図１５のパッド電極７１５ｗとリード９ｗのように対応することも可能である。
【０１１２】
次に、本発明の半導体装置における発振回路の搭載についてを以下に説明する。ＬＳＩチップ１０３とＬＳＩチップ１１３とで、搭載された回路上、別々の源発振クロックを必要とする場合、それぞれのＬＳＩチップに発振回路を内蔵し、それぞれに水晶振動子を接続する必要が生ずる。この場合、ＬＳＩチップ１１３側の発振回路においては、リードまでのワイヤ長が長くなり、コイル成分が大きくなるため、誘導の影響が大きくなってしまうこととなる。
【０１１３】
このような場合には、ＬＳＩチップ１０３側にＬＳＩチップ１１３用の発振回路を持たせればよい。ＬＳＩチップ１１３が発振回路を搭載していたとしても、ＬＳＩチップ１１３が搭載する発振回路は使用せず、ＬＳＩチップ１０３における代替用としての、ＬＳＩチップ１１３用の発振回路によりＬＳＩチップ１１３へ所望のクロック信号を入力するようにすればよい。
【０１１４】
次に、本発明の半導体装置における構造について以下に説明する。前述したいずれの実施の形態においても、例えば、チップサイズの大きいＬＳＩチップ１０３が下に配置され、チップサイズの小さいＬＳＩチップ１１３がＬＳＩチップ１０３の上に配置されるようになっている。ここで、一括消去可能なＥＥＰＲＯＭのように、メモリセル上部に応力が加わることでエンデュランス特性等の回路の諸特性に影響が生ずるようなものがある。このような応力に対する影響を受け易いＬＳＩチップについては、応力に対する影響をより低減できる配置として、必ずＬＳＩチップ１１３のように、例えば２つのＬＳＩチップのうちの上側に配置されるものとした方がよい。
【０１１５】
以上、本発明についてを詳細に説明したが、本発明においては、その要旨を変更しない範囲で種々の改良や変更を妨げるものではない。
【０１１６】
例えば、図１２においては、パッド電極５０５とパッド電極５２５とを千鳥状に配置しているが、これに限るものではない。図１２においては、レイアウト上の制限から、ＬＳＩチップ５０３におけるパッド電極５０５のパッド電極間の間隔が狭いような場合やパッド電極５２５に対する保護回路の配置制限が生ずる場合に、適用されるものである。 パッド電極５２５に対する保護回路の配置制限が解消され、ＬＳＩチップ５０３におけるパッド電極５０５のパッド電極間の間隔が比較的広く（例えば、隣り合うパッド電極５０５の間に他のパッド電極が配置できる程度の広さ）とれるような場合には、隣り合うパッド電極５０５間にパッド電極５２５を配置するようにしてもよい。つまり、ＬＳＩチップ５０３の外周の各辺において、パッド電極５０５とパッド電極５２５が一列に整列配置されるようにしてもよい。この場合、これらパッド電極５０５の近傍にレイアウトされる電源用配線や接地用配線を、パッド電極５０５における保護回路及びパッド電極５２５における保護回路にて共用することができるので、より有効である。
【０１１７】
また、第２の実施の形態においては、図７に示すような回路を用いる例を示したが、図７のような回路構成に限定されるものではない。例えば、選択信号ＳＥＬの電位レベルが前述のものとは逆にしたいのであれば、プルダウン抵抗２５１を電源電位とパッド電極２０５ａとの間に配置されたプルアップ抵抗とし、パッド電極２０５ａを接地用のリードとワイヤにて接続するか否かで選択するようにしてもよいし、以下のようにしても実現可能である。
【０１１８】
図１９に、図７の回路の変形例を示す。図１９において、図７と同様な構成要素については、同じ符号を付けている。
【０１１９】
図１９においては、図７のプルダウン抵抗２５１の代わりに、Ｎチャネル型ＭＯＳトランジスタ８５１を設けている。図１９におけるその他の構成は図７と同様である。ＭＯＳトランジスタ８５１の一方の電極（例えば、ドレイン側）はパッド電極２０５ａに接続され、他方の電極（例えば、ソース側）は接地されている。ＭＯＳトランジスタ８５１のゲート電極には、バッファ２５７を介してリセット信号ＲＥＳが入力されている。
【０１２０】
図１９のように構成することで、リセット信号ＲＥＳの電位レベルがＨレベルになった時に、ＭＯＳトランジスタ８５１が導通状態となる。この時、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されていれば、ＬＡＴ２５５には電位レベルがＨレベルの信号がＡＮＤゲート２５３から入力される。これを確実に行うためには、ＭＯＳトランジスタ８５１が導通状態となった時のオン抵抗が、プルダウン抵抗２５１のように高抵抗であることが望ましい。パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されていなければ、ＬＡＴ２５５には電位レベルがＬレベルの信号がＡＮＤゲート２５３から入力される。この後、ＬＡＴ２５５の入力された信号の電位レベルに応じた電位レベルの選択信号ＳＥＬが出力され、リセット信号ＲＥＳの電位レベルがＬレベルに戻っても、ＬＡＴ２５５が選択信号ＳＥＬの電位レベルを維持することができる。よって、第２の実施の形態と同様な選択を行うことができる。
【０１２１】
図１９の回路は、図７の回路に比べて、パッド電極２０５ａがワイヤにて電源用のリード９ａと電気的に接続されていても、リセット処理時以外（つまり、リセット信号ＲＥＳの電位レベルがＨレベルとなる時以外）は、パッド電極２０５ａと接地との間に流れる電流をＭＯＳトランジスタ８５１にて低減することができる。このため、図１９の回路は、図７の回路に比べて、消費電力を低減することができる。また、抵抗２５１がＭＯＳ抵抗であると考えれば、図１９と図７とでレイアウト的にも差異はなく、素子数も変わらない。
【０１２２】
また、図７のような回路を用いない方法もある。図２０は、図７の回路を用いない場合の、本発明の第２の実施の形態の変形例におけるＭＣＰタイプの半導体装置の内部構造を示す平面図である。図２０は、図５に対応するものであり、図２０において、図５と同様な構成要素は図５と同じ符号を付している。
【０１２３】
図２０においては、図５に示される構成に加えて、パッド電極２０５ｂが追加されている。このパッド電極２０５ｂは、ワイヤにて接地用のリード９ｂに接続可能な位置に配置されている。
【０１２４】
図２１は、図２０の変形例の用いられる、パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路を示す図である。
【０１２５】
図２１に示すように、ＬＳＩチップ２０３には、図７のような回路の代わりに、バッファ８５３が設けられている。バッファ８５３の入力端には、パッド電極２０５ａとパッド電極２０５ｂとが共通配線を介して接続されている。つまり、パッド電極２０５ａとパッド電極２０５ｂとは、ＬＳＩチップ１０３内にて配線によりワイヤードＯＲされて、バッファ８５３に入力されることとなる。バッファ８５３から出力される信号を選択信号ＳＥＬとして用いる。
【０１２６】
このように構成することで、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続され、パッド電極２０５ｂが接地用のリード９ｂとワイヤにて電気的に接続されずに開放状態であれば、バッファ８５３の出力である選択信号ＳＥＬの電位レベルはＨレベルに維持される。また、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されずに開放状態であり、パッド電極２０５ｂが接地用のリード９ｂとワイヤにて電気的に接続されていれば、バッファ８５３の出力である選択信号ＳＥＬの電位レベルはＬレベルとなる。よって、第２の実施の形態と同様な選択を行うことができる。
【０１２７】
このようにすると、パッド電極２０５ｂが増えることとなるが、図７のような回路が必要ないので、ＬＳＩチップ２０３のコスト低減、サイズの縮小等に寄与できる。
【０１２８】
なお、パッド電極２０５ｂを設けられない場合には、 バッファ８５３の入力端をパッド電極２０５ａのみに接続し、バッファ８５３から出力される信号を選択信号ＳＥＬとしてもよい。この場合、ワイヤボンディングをし易くし、ワイヤ間での短絡を防止するために、図２２に示すように、電源用のリード９ａと接地用のリード９ｂとが隣合って配置され、電源用のパッド電極２０５ｄと接地用のパッド電極２０５ｇの間にパッド電極２０５ａが配置されていることが望ましい。このようにして、パッド電極２０５ａを、電源用のリード９ａあるいは接地用のリード９ｂのどちらかとワイヤボンディングすることで、選択信号ＳＥＬの電位レベルを選択的に制御することができる。
【０１２９】
ここで、製造時におけるパッド電極２０５ａへのワイヤボンディング誤りを低減するためには、図２２における電源用のリード９ａと接地用のリード９ｂとを離して配置した方がより好ましい。この場合の対応には、やはり、図２０のように、パッド電極２０５ａとパッド電極２０５ｂとを設ける必要がある。
【０１３０】
パッド電極２０５ａとパッド電極２０５ｂとを用いる方法としては、更に、次のような方法も考慮される。
【０１３１】
図２１のバッファ８５３の入力端に、この入力端と接地との間を、 ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択的に接続可能とする方法である。つまり、上述したように、マスクＲＯＭにおけるコード（プログラム）を決めるマスク層には、メモリタイプによりメタル層、コンタクト層、インプラ層など各種あり、このプログラムコードに応じた所望のマスクを用いてマスクＲＯＭが製作される。このため、マスクＲＯＭのコード用に加えて、上記の選択用としてマスク層用のマスクを使用し、選択指定することができる。例えば、マスク層にて、バッファの入力端と接地との間を接続するようにすれば、選択信号ＳＥＬの電位レベルはＬレベルに固定できる。この場合、パッド電極２０５ａ及びパッド電極２０５ｂはともにワイヤボンディングにて所望のリードとの電気的な接続をせずに、開放状態とすることができる。このため、マスクＲＯＭ版マイコンとしての使用が決定している場合には、このようにマスク層にて選択信号ＳＥＬの電位レベルを固定するようにすれば、上記の問題が解決できる。この場合、プログラムコード用のマスクを用いるので、製造工程の増加や製造コストの増加も生ずることがない。
【０１３２】
ここで、マスクＲＯＭ版マイコンとしての使用が決定している場合には、パッド電極２０５ａ、パッド電極２０５ｂ、パッド電極２０５ａとパッド電極２０５ｂが入力端に接続されたバッファとを用い、マスク層でバッファの入力端を接地させることは有効である。ここで、このようなマイコンに対して、再びＥＥＰＲＯＭ版マイコンに適用したい要求に対して応える方法を以下に説明する。
【０１３３】
このような要求に対しては、図２３のような回路を用いることが有効である。図２３は、図１９に対応させて見ることができるので、図２３において図１９と同様な構成要素については図１９と同じ符号を付けている。
【０１３４】
図２３の回路は、図１９に示すＡＮＤゲート２５３が削除されている。これは図７において、前述したような理由からである。また、バッファ８５３の代わりに、図１９と同様なＬＡＴ２５５とバッファ２５７、ＭＯＳトランジスタ８５１が設けられている。パッド電極２０５ａとパッド電極２０５ｂとは、ＬＳＩチップ１０３内にて配線によりワイヤードＯＲされて、ＬＡＴ２５５の入力端子Ｄに接続されている。リセット信号ＲＥＳはＬＡＴ２５５のゲート端子に入力されるとともに、バッファ２５７を介してＮチャネル型ＭＯＳトランジスタ８５１のゲート電極に入力される。Ｎチャネル型ＭＯＳトランジスタ８５１の一方の電極（例えば、ソース側）は接地され、他方の電極（例えば、ドレイン側）は、先に説明したマスクＲＯＭのマスク層にて接続が選択的に行われる、図２３のスイッチ手段８６１を介してＬＡＴ２５５の入力端子Ｄと接続可能になっている。ＬＡＴ２５５の出力端子Ｏから出力される信号が選択信号ＳＥＬとなる。動作は、基本的には、図１９と同様である。
【０１３５】
次に、図２３の回路の動作を説明する。なお、図２３の回路を搭載したＬＳＩチップ１０３及びＬＳＩチップ１１３を用いる半導体装置において、選択信号ＳＥＬの電位レベルがＬレベルの場合に、その半導体装置をマスクＲＯＭ版マイコンとするように設定し、選択信号ＳＥＬの電位レベルがＨレベルの場合に、ＥＥＰＲＯＭ版マイコンとするように制御するものとして説明する。図２３においては、スイッチ手段８６１が未接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続されていない状態）で、パッド電極２０５ａを電源用のリード９ａとワイヤボンディングするか、パッド電極２０５ｂを接地用のリード電極９ｂとワイヤボンディングするかによって、リセット信号ＲＥＳに基づいて、選択信号ＳＥＬの電位レベルを選択的に設定することができる。この場合、ＥＥＰＲＯＭ版マイコンとしてもマスクＲＯＭ版マイコンとしてもワイヤボンディングにて選択可能である。また、スイッチ手段８６１が接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続された状態）し、パッド電極２０５ａ及びパッド電極２０５ｂをともにワイヤボンディングせず開放状態としておけば、リセット信号ＲＥＳに基づいて選択信号ＳＥＬの電位レベルを設定しようとしても、選択信号ＳＥＬの電位レベルをＬレベルに固定することができる。この場合、マスクＲＯＭ版マイコンとして固定される。
【０１３６】
さらに、スイッチ手段８６１が接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続された状態）した状態において、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すると、ＬＡＴ２５５の入力端子に入力される信号の電位レベルをＨレベルにすることができる。このため、スイッチ手段８６１が接続状態であっても、リセット信号ＲＥＳに基づいて、選択信号ＳＥＬの電位レベルをＨレベルとすることが可能となる。この場合、マスクＲＯＭ版マイコンとして固定されたものを、強制的にＥＥＰＲＯＭ版マイコンとして再度使用することができることとなる。
【０１３７】
図２３の回路を用いることで、上記の問題点を解決することができる。また、図２３の回路においては、図１９と同様に、消費電力の低減にも寄与することが可能である。
【０１３８】
なお、図７、図１９、図２３にそれぞれ示す回路は、いずれもリセット信号ＲＥＳに基づき、選択信号ＳＥＬの電位レベルの設定を行うものである。このため、電源の瞬断等の不測の事態により、電位レベルがＬレベルであったリセット信号ＲＥＳの電位レベルが一時的にＨレベルとなり、再びＬレベルに戻るような場合が起こり得る。このような場合における選択信号ＳＥＬの電位レベルの安定化をより確実に得たい場合には、図７、図１９、図２３のような回路を用いるよりは、例えば、図２１に示す回路を用いたり、その他の上述したようなリセット信号ＲＥＳと関わらずに、選択信号ＳＥＬの電位レベルを設定する方がよい。
【０１３９】
なお、リセット信号ＲＥＳを用いずに、パッド電極２０５ｂを設けることなくパッド電極２０５ａのみを使用する方法としては、次のようなものも可能である。
【０１４０】
例えば、入力端がパッド電極２０５ａに接続され、出力される信号を選択信号ＳＥＬとして用いる点は上述のものと同様である。ここで、パッド電極２０５ｂを設けない代わりに、パッド電極２０５ａと接地との間を、 ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択的に接続可能とする方法である。例えば、パッド電極２０５ａにワイヤボンディングを施さずに開放状態し、マスク層にて、パッド電極２０５ａと接地との間を接続するようにすれば、選択信号ＳＥＬの電位レベルはＬレベルに固定できる。また、マスク層にてパッド電極２０５ａと接地との間が未接続であれば、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すれば、選択信号ＳＥＬの電位レベルはＨレベルにすることができる。また、リード９ａに隣接して接地用のリード９ｂが配置されていれば、パッド電極２０５ａと接地用のリード９ｂとワイヤにて電気的に接続すれば、選択信号ＳＥＬの電位レベルはＬレベルにすることができる。
さらに、マスク層にて、パッド電極２０５ａと接地との間を接続されていても、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すれば、消費電力は増えるが、選択信号ＳＥＬの電位レベルはＨレベルにすることができる。
【０１４１】
以上のように、第２の実施の形態における選択方法としては種々のものがある。このため、本発明の半導体装置を適用する製品の構成や目的に応じて、上述した様々な選択方法のいずれかを適用することで、その目的を満足させることができると言える。
【０１４２】
また、上記においては、いずれもワイヤを用いて複数のＬＳＩチップ間を接続するＭＣＰタイプものを例として説明したが、これに限らず次のようなものにおいても適用が考慮できる。
【０１４３】
例えば、複数のＬＳＩチップを積層せずに、基板にそれぞれ同一平面側に実装して、この基板におけるプリント配線により相互に接続するようにしてもよい。具体的には、ＬＳＩチップ１０３のパッド電極１０５とパッド電極１２５を、それぞれＬＳＩチップ１０３自身が実装される基板に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。また、ＬＳＩチップ１１３のパッド電極１１５も同様に、 ＬＳＩチップ１１３自身が実装される基板に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。ここで、基板に設けられている配線を介して、パッド電極１１５とパッド電極１２５とが電気的に接続されるようにワイヤボンディングがなされる。また、基板における、ワイヤボンディングにてパッド電極１０５が接続された配線は、ワイヤボンディングにて更にリードのような外部端子や、スルーホール等によりＬＳＩチップの実装されない側の平面に設けられたバンプ電極と電気的に接続される。
【０１４４】
また、リードフレームにおけるダイや基板の表面と裏面にそれぞれのＬＳＩチップを配置して相互に接続するようにしてもよい。具体的には、基板の表面にＬＳＩチップ１０３を配置し、 ＬＳＩチップ１０３のパッド電極１０５とパッド電極１２５を、それぞれＬＳＩチップ１０３自身が実装される表面側に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。また、基板の裏面にＬＳＩチップ１１３を配置し、 ＬＳＩチップ１１３のパッド電極１１５を、ＬＳＩチップ１１３自身が実装される裏面側に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。ここで、基板に設けられている配線とスルーホールを介して、パッド電極１１５とパッド電極１２５とが電気的に接続される。また、基板における、ワイヤボンディングにてパッド電極１０５が接続された配線は、ワイヤボンディングにて更にリードのような外部端子に電気的に接続される。
【０１４５】
また、パッド電極をパンプ構造にてそれぞれのＬＳＩチップ間を相互に接続するようにしてもよい。これは、ワイヤボンディングを用いずに、パッド電極１０５とパッド電極１２５とが直接接続されるような構成となる。
【０１４６】
いずれにおいても、本発明のようなパッド電極を有するＬＳＩチップが適用でき、これら複数のＬＳＩチップを相互に接続することで、所望の機能を実現することができる。
【０１４７】
ただし、基板を用いることによるのコストの増加やサイズの増加、ダイの表裏面を用いた際のＬＳＩチップ間の相互の接続の困難性、バンプ構造とした際において、上側ＬＳＩチップのパッド電極の配置の変更に対する下側ＬＳＩチップにおける、上側ＬＳＩチップと接続されるべきパッド電極の配置変更に対する対処の必要性等の観点からみると、図２や図５に示すように、積層構造としてワイヤボンディングにより相互接続するものの方が、より最適といえる。
【０１４８】
しかしながら、ワイヤボンディング等に様々な要因により、積層構造における各ＬＳＩチップに対する応力の影響を受けることを極力避けたい場合には、上述したように、基板に２つのＬＳＩチップを実装し、この基板を用いて、２つのＬＳＩチップ間の相互の接続を行う方がよりよい。このため、基板を用いる方法は、応力の低減を重視するような製品やコスト的な面を十分補える他の要因を有する製品においては好適である。
【０１４９】
また、前述のＬＳＩチップに対する応力の影響にも関わるが、第２の実施の形態においては、サイズの大きいＬＳＩチップ２０３をマイコンとし、サイズの小さいＬＳＩチップ２１３を一括消去可能なＥＥＰＲＯＭとして説明したが、これに限られるものではない。例えば、サイズの大きいＬＳＩチップ２０３を一括消去可能なＥＥＰＲＯＭとし、サイズの小さいＬＳＩチップ２１３をマイコンとしてもよい。
【０１５０】
これは、例えば、積層される２つのＬＳＩチップにおいて適用される製造プロセスによっては、一括消去可能なＥＥＰＲＯＭのＬＳＩチップよりマイコンのＬＳＩチップの方がサイズを小さなる場合も考慮される。ただし、サイズの大きいＬＳＩチップ２０３が一括消去可能なＥＥＰＲＯＭで、サイズの小さいＬＳＩチップ２１３がマイコンとなるような場合には、次の点を考慮すべきである。
【０１５１】
図２４は、ＬＳＩチップ２０３に相当するＬＳＩチップ９１３として、一括消去可能なＥＥＰＲＯＭを用いた場合の、内部回路のレイアウトを示す図である。
【０１５２】
ＬＳＩチップ９１３は、メモリセル部が配置されたメモリセル領域９１３−１、チャージポンプ回路等の周辺回路が配置された第１の周辺回路領域９１３−２、その他の周辺回路が配置された第２の周辺回路領域９１３−３とからなる。この時、メモリセル領域９１３−１に配置されるメモリセル部は、応力による影響にて特性の変化を生じやすい。図２５は、ＬＳＩチップ９１３の主表面に、マイコンとしてのＬＳＩチップ９０３を積層した平面図である。また、図２６は、図２５におけるＬＳＩチップ９０３とＬＳＩチップ９１３における内部回路の配置との関係を示す平面図である。なお、図２５においては、リードや封止樹脂やワイヤを削除した状態を示している。
【０１５３】
図２５に示すように、ＬＳＩチップ９０３の内部回路とインターフェースをとるためのパッド電極９１５がＬＳＩチップ９１３の主表面に配置されている。図２５においては、ＬＳＩチップ９１３における外周の２つの辺にそれぞれ整列配置されている。ＬＳＩチップ９１３の主表面上にはＬＳＩチップ９０３が配置されている。ＬＳＩチップ９０３の主表面上には、パッド電極９１５に電気的に接続されるべき、ＬＳＩチップ９１３の内部回路とのインターフェースをとるためのパッド電極９２５が整列配置されている。パッド電極９２５は、ワイヤボンディング処理のし易さを考慮し、パッド電極９１５が配置されているＬＳＩチップ９１３の辺と並行で、近接したＬＳＩチップ９０３の各辺に沿って配置されている。また、 ＬＳＩチップ９０３の主表面上には、図示せぬ外部との接続用リードと電気的に接続されるべきパッド電極９０５が整列配置されている。パッド電極９０５は、ＬＳＩチップ９０３の外周における、パッド電極９２５の配置された辺と同じ辺に沿って、パッド電極９２５と千鳥状に配置されててもよいし、パッド電極９２５の配置されていない辺に沿って配置されてもよい。また、、パッド電極９２５の配置された辺と同じ辺に沿って、パッド電極９０５を配置する場合、隣合うパッド電極９０５の間隔が広ければ、パッド電極９０５の間にパッド電極９２５を配置して、パッド電極９０５とパッド電極９２５とを一列に整列配置してもよい。この場合、ワイヤボンディングの際に、リードと接続されるべきパッド電極９０５とパッド電極９２５との区別がしずらいが、ワイヤボンディングにてパッド電極９０５とリードとを電気的に接続するワイヤと、パッド電極９１５とパッド電極９２５とを電気的に接続するワイヤとが短絡するようなことが防止しやすいし、このような短絡防止のためにワイヤボンディングにてパッド電極９０５とリードとを電気的に接続するワイヤの頂点の高さを高くする必要がないので、封止樹脂の厚さも薄くすることができる。なお、パッド電極９２５は、接続されるべきリードとのワイヤボンディングを考慮して配置されればよい。
【０１５４】
図２６に示されるように、ＬＳＩチップ９０３（図２６においては点線にてその配置される領域を示している）は、ＬＳＩチップ９１３におけるメモリセル部が配置されたメモリセル領域９１３−１の上方を完全に覆うように配置されている。
【０１５５】
このように配置することにより、次のような効果がある。つまり、ＬＳＩチップ９０３，９１３の熱膨張係数の差、これらＬＳＩチップを樹脂封止する封止樹脂の熱膨張係数の差等により、例えば、図２６における領域９１３−２がメモリセル領域であったとすると、メモリセルにおいて、その上方をＬＳＩチップ９０３にて覆われた部分と覆われていない部分とがあることが分かる。このような状態で積層配置されたＬＳＩチップを樹脂にて封止すると、前述したような熱膨張係数の差等により、メモリセルに対する応力が不均一（特に、メモリセル領域におけるＬＳＩチップ９０３にて覆われた部分と覆われていない部分との境目のメモリセル）となり、この結果、メモリセルの特性に影響が与えられることとなる。このため、このようなメモリセル領域を有するＬＳＩチップ９１３の上に他のＬＳＩチップ９０３を積層配置する場合には、図２６のように、メモリセル領域９１３−１の上方をＬＳＩチップ９０３で完全に覆うように配置することで、上記の問題を解決することができる。
【０１５６】
図２７は、図２５の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。図２７は図２５のＡ−Ａ’断面図に相当する。なお、図１と同様な構成要素には同じ符号を付けている。図２７に示すように、インターフェース用のパッド電極９１５とパッド電極９２５とはワイヤ９１７にて電気的に接続されている。また、パッド電極９０５はリード９とワイヤ９０７にて電気的に接続されている。なお、ワイヤ９０７とワイヤ９１７とが短絡しないように、ワイヤ９０７の頂点の高さを十分高くする必要がある。また、このワイヤ９１７が外部に露出しないように、充分な厚さをもって、封止樹脂１０にて樹脂封止が施されている。
【０１５７】
図２８は、ＬＳＩチップ９１３における内部回路のレイアウトの変形例を示す図であり、図２６と同様に、ＬＳＩチップ９０３の配置される領域を点線にて示している。図２８においては、メモリセル領域９１３−１をＬＳＩチップ９１３の略中央領域にしている。このメモリセル領域９１３−１の周辺を、第１の周辺回路領域９１３−２や第２の周辺回路領域９１３−３としている。このように配置すると、ＬＳＩチップ９０３をＬＳＩチップ９１３の、主表面において、略中央領域を覆うように配置すれば、ＬＳＩチップ９０３にてメモリセル領域９１３−１の上方を十分覆うことができる。
【０１５８】
図２９は、図２８におけるＬＳＩチップ９１３の主表面に、マイコンとしてのＬＳＩチップ９０３を積層した平面図である。メモリセル領域９１３−１を図２８のようにすることで、図２９のようなパッド電極の配置を実現することができる。つまり、ＬＳＩチップ９０３における外周の並行する２辺に、インターフェース用のパッド電極９２５をそれぞれ配置でき、他の並行する２辺にリードとの接続用のパッド電極９０５をそれぞれ配置することができる。パッド電極９１５は、パッド電極９２５が配置された、ＬＳＩチップの外周の近傍に設けている。
【０１５９】
図３０、図３１は、それぞれ図３１の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。図３０は図２９のＡ−Ａ’断面図に相当し、図３１は図２９のＢ−Ｂ’断面図に相当する。
【０１６０】
図３０に示されるように、パッド電極９０５はリード９とワイヤ９０７にて電気的に接続されている。図３１に示されるように、パッド電極９１５はパッド電極９２５とワイヤ９１７にて電気的に接続されている。
【０１６１】
このように、図２８〜図３１から分かるように、パッド電極９０５とパッド電極９２５とを、ＬＳＩチップ９０３の外周における別々の辺にそれぞれ沿って配置することができるので、ワイヤ９０７とワイヤ９１７が短絡するような問題が生じない。また、このような短絡を防止するためにワイヤ９０７の頂点の高さを高くする必要がないので、図２７の場合に比べて、図３０の方が封止樹脂の厚さも薄くすることができる。また、パッド電極９０５とパッド電極９２５とが異なる辺に沿って配置されているので、誤ったワイヤボンディングがされることも低減できる。
【０１６２】
なお、上記においては、ＬＳＩチップ９１３を一括消去可能なＥＥＰＲＯＭとして説明したが、一括消去可能なＥＥＰＲＯＭと同様な応力の問題が生ずるメモリセルや回路を搭載するものであれば、ＬＳＩチップ９１３として一括消去可能なＥＥＰＲＯＭに限らず、図２４〜図３１のような方法を適用することが可能である。また、ＬＳＩチップ９０３もマイコンに限らなくともよい。サイズの異なるＬＳＩチップを用いたＭＣＰにおいて、このような応力を考慮したＭＣＰにおけるＬＳＩチップの配置は、図１７に示す従来のＭＣＰにおいても適用しても十分効果があるものである。
【０１６３】
このように、本発明においては、例えば、２つのＬＳＩチップのうち、そのどちらをマイコンとして用い、どちらをメモリとして用いても適用できるものである。つまり、一方をＬＳＩチップ１０３のようにインターフェース用のパッド電極１２５とリードとの接続用のパッド電極１０５とを設けておけば、他方のＬＳＩチップのサイズが大きい場合には、このＬＳＩチップの上にパッド電極１０５とパッド電極２０５を有するＬＳＩチップを配置するようにすればよいし、他方のＬＳＩチップのサイズが小さい場合には、パッド電極１０５とパッド電極２０５を有するＬＳＩチップの上にこのサイズの小さいＬＳＩチップを配置するようにすればよい。このように、一方のＬＳＩチップを開発することで、他方のＬＳＩチップとして様々なサイズや機能のものが適用でき、これにより種々のシステムＬＳＩを短期間に提供することができる。この場合、一方のＬＳＩチップは再度開発し直す必要がないので、コストも低減できる。
【０１６４】
なお、図２４〜図３１を用いて説明した構成においても、本明細書中で説明している種々の変形例や応用例を適用することが可能である。
【０１６５】
上記実施の形態や変形例、応用例にて示した回路におけるプルダウン抵抗やＮチャネル型ＭＯＳトランジスタは、選択信号ＳＥＬの電位レベルの用い方に応じて、プルアップ抵抗としたり、ＰチャネルＭＯＳトランジスタとしてもよい。また、リセット信号ＲＥＳに限らず、他の信号を用いてもよいが、ＬＳＩチップの動作の初期時において、自動的に設定されるものとしては、リセット信号ＲＥＳが好適である。
【０１６６】
【発明の効果】
以上、本発明の半導体装置によれば、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて容易に実現することができる。
【０１６７】
また、本発明の半導体装置によれば、さらに、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて実現するにあたって生ずる問題点を解決し、従来に比べてもシステムＬＳＩとしての機能を損なうことなく実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す断面図である。
【図２】本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す平面図である。
【図３】図１における半導体装置１００の組立てを説明する斜視図である。
【図４】一括消去可能なＥＥＰＲＯＭを搭載してなるマイコン５０の構成を示すブロック図である。
【図５】本発明の第２の実施の形態におけるＭＣＰタイプの半導体装置の内部構造を示す平面図であり、ＥＥＰＲＯＭ版マイコンとしての半導体装置の図である。
【図６】本発明の第２の実施の形態におけるＭＣＰタイプの半導体装置の内部構造を示す平面図であり、マスクＲＯＭ版マイコンとしての半導体装置の図である。
【図７】パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路を示す図である。
【図８】選択信号ＳＥＬが入力される選択回路２６０の概念図である。
【図９】選択回路２６０の具体的な回路図である。
【図１０】図２の変形例を示す半導体装置の平面図である。
【図１１】図２の変形例を示す半導体装置の平面図である。
【図１２】図１１の応用例を示す半導体装置の平面図である。
【図１３】図１２の変形例を示す半導体装置の平面図である。
【図１４】図１３の応用例を示す半導体装置の平面図である。
【図１５】ワイヤボンディングにおける変形例を示す半導体装置の平面図である。
【図１６】従来の半導体装置を示す断面図である。
【図１７】他の従来の半導体装置を示す断面図である。
【図１８】図１７の半導体装置における平面図である。
【図１９】パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路の変形例を示す図である。
【図２０】本発明の第２の実施の形態の変形例におけるＭＣＰタイプの半導体装置の内部構造を示す平面図である。
【図２１】パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路を示す図である。
【図２２】本発明の変形例における、パッド電極の配置とリードの配置を示す図である。
【図２３】パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路の他の例を示す図である。
【図２４】ＬＳＩチップ２０３に相当するＬＳＩチップ９１３として、一括消去可能なＥＥＰＲＯＭを用いた場合の、内部回路のレイアウトを示す図である。
【図２５】ＬＳＩチップ９１３の主表面に、ＬＳＩチップ９０３を積層した平面図である。
【図２６】図２５におけるＬＳＩチップ９０３とＬＳＩチップ９１３における内部回路の配置との関係を示す平面図である。
【図２７】図２５の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。
【図２８】ＬＳＩチップ９１３における内部回路のレイアウトの変形例を示す図である。
【図２９】図２８の変形例において、ＬＳＩチップ９１３の主表面に、ＬＳＩチップ９０３を積層した平面図である。
【図３０】図２９の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図（Ａ−Ａ’断面図）である。
【図３１】図２９の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図（Ｂ−Ｂ’断面図）である。
【符号の説明】
９ リード
１０３、２０３，５０３，６０３，７０３ ＬＳＩチップ（下側）
１１３、２１３，５１３，６１３，７１３ ＬＳＩチップ（上側）
１０５、２０５，５０５，６０５，７０５ パッド電極（リード接続用）
１１５、２１５，５１５，６１５，７１５ パッド電極（内部インターフェース用）
１２５、２２５，３２５，４２５，５２５，６２５，７２５ パッド電極（内部インターフェース用）
１０７、２０７，５０７ ワイヤ
１１７、２１７，５１７，７１７ ワイヤ
【発明の属する技術分野】
本発明は、複数の半導体素子を樹脂にて封止してなる半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置は、複数の回路を集積した大規模集積回路（以下、ＬＳＩと称する）を内蔵する半導体素子（以下、ＬＳＩチップと称する）を樹脂にて封止してなるものが一般的である。
【０００３】
図１６は従来の半導体装置１の内部構造を示す断面図である。図１６に示されるように、ＬＳＩチップ３はダイ８上に接着材にて固定配置されている。ＬＳＩチップ３の主表面に配置された複数のパッド電極５は金属細線であるワイヤ７にて、外部との接続用の端子となる導電材料からなるリード９と電気的に接続されている。ＬＳＩチップ３、パッド電極５、ダイ８、ワイヤ７、リード９におけるワイヤ７との接続部を含む一部（インナーリードと言われる部分）は絶縁性の樹脂１０にて封止されている。樹脂１０から導出したリード９の一部（アウターリードと言われる部分）にて、例えば、プリント基板を介して他の装置と電気的に接続され、信号の授受等が行われることとなる。
【０００４】
ＬＳＩチップ３が、例えば、マイクロコンピュータ（以下、マイコンと称する）等のような、中央処理装置（以下、ＣＰＵと称する）のコア、メモリ、その他の周辺機能のための回路などを複合機能を実現するシステムＬＳＩである場合には、これらの機能を同一の半導体基板上に混載していることとなる。このため、システムＬＳＩにメモリとして、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）や一括消去可能なＥＥＰＲＯＭ（電気的に消去可能なリードオンリメモリ）を搭載する場合には、ＣＰＵコアや周辺機能のための回路を実現するための製造プロセス（以下、Ｌｏｇｉｃプロセスと称する）にはない特有の製造プロセスが必要となる。この結果、このようなシステムＬＳＩを実現するためには、これ特有の製造プロセス（Ｌｏｇｉｃとメモリとの混載用のプロセス）を適用し、製品開発するようにしている。
【０００５】
また、近年においては、複数のＬＳＩチップを樹脂にて封止して製品化（つまり、複数の半導体素子を１つのパッケージに収納）された半導体装置が現れてきている。このような半導体装置は、ＭＣＰ（Ｍｕｌｔｉｐｌｅ Ｃｈｉｐ Ｐａｃｋｅｇｅ）タイプと言われている。ＭＣＰタイプの半導体装置は、メモリ系のＬＳＩにて適用されており、例えば、同種のメモリを１つのパッケージに収納することで、メモリ容量の拡大を実現、あるいは、機能の異なる種類のメモリを１つのパッケージに収納することで、省スペース化を実現するのに適用されている。
【０００６】
図１７は、ＭＣＰタイプの半導体装置１１の内部構造を示す断面図であり、図１８は、 ＭＣＰタイプの半導体装置１１の内部構造を示す平面図である。図１７、図１８において、構造上で、図１６と同様な構成要素については同じ符号を付けている。
【０００７】
図１７、図１８に示されるように、ダイ８上には接着材により固定配置されたＬＳＩチップ３が搭載されている。また、ＬＳＩチップ３の主表面上には、ワイヤ７にてリード９と電気的に接続された複数のパッド電極５が配置さている。さらに、ＬＳＩチップ３の主表面上には、絶縁性の接着材を介して、ＬＳＩチップ１３が固定配置されている。ＬＳＩチップ１３の主表面上には複数のパッド電極１５が配置され、これらパッド電極１５の各々は、リード９の対応するものとワイヤ１７にて電気的に接続されている。これら２つのＬＳＩチップ３及び１３、リード９におけるワイヤ７やワイヤ１７との接続部分を含む一部、ダイ８は、樹脂１０にて封止されている。
【０００８】
このように、ＭＣＰタイプの半導体装置１１は、複数のＬＳＩチップ３及び１３を１つのパッケージに収納し、ＬＳＩチップ３，１３それぞれの外部との接続用のリード９を有する構成になっている。
【０００９】
このようなＭＣＰ対応の半導体装置１１としては、例えば、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）のようなものがある。これは、ＳＲＡＭ（スタティックランダムアクセスメモリ）と一括消去可能なＥＥＰＲＯＭといった異種のメモリを１つのパッケージに収納し、それぞれメモリを独立して動作するように、各メモリの入出力端子を、それぞれ個別にリード９に接続するような構造となっている。このような構成とすることで、１つのＬＳＩチップのスペースで２つのＬＳＩチップ分の機能を実現することが可能となる。
【００１０】
このように、半導体装置に内蔵されるＬＳＩ、特にシステムＬＳＩにおいては、混載プロセスを適用することで製品開発が行われ、メモリ系ＬＳＩにおいては、ＭＣＰタイプの半導体装置とすることで、メモリ容量の増大や異種のメモリを複合化して製品開発が行われている。
【００１１】
【発明が解決しようとする課題】
しかしながら、システムＬＳＩを搭載する半導体装置においては、同一の半導体基板上に、メモリ特有の製造プロセスとＬｏｇｉｃプロセスとを組み込んだ特有のプロセスにて製造するため、次のような問題がある。
【００１２】
第１に、Ｌｏｇｉｃ単独の製造プロセスやメモリ単独の製造プロセスと比較して、マスクの枚数が多くなるため、歩留りの低下を招くこととなる。第２に、特有のプロセスとなるので、Ｌｏｇｉｃ部分の回路の性能向上やメモリ部分の性能向上に容易に対応できない。第３に、製造プロセスが複雑化するため、ＴＡＴが長くなる。第４に、製造プロセスが複雑化し、マスクの枚数が多くなるため、プロセスコストが高くなる。第５に、低電圧／低電流動作を追及するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｅｒ）プロセスからなるＬＳＩと高耐圧な要素素子（高耐圧ＭＯＳトランジスタ等）を作り込むための特殊なプロセスからなるＬＳＩとを混載したＬＳＩのためのプロセスの開発自体が技術的に非常に困難である。
【００１３】
特に、今後、より微細なディープサブミクロンの製造プロセスを適用するＬＳＩではＬｏｇｉｃプロセスにおいても低電圧化（０．８〜１．５Ｖ程度）が加速されることとなる。このようになると、一括消去可能なＥＥＰＲＯＭのように、データの書き換えや読み出し時に電源電圧（例えば、３．３Ｖや５Ｖ）より高い高電圧（例えば、８〜１２Ｖ）を含む複数の電圧を必要とするため、高耐圧な要素素子を作り込むための高耐圧プロセスとＬｏｇｉｃプロセスとを組み込んで構成されるシステムＬＳＩ（一括消去可能なメモリ搭載マイコン等）の実現が困難になってしまうこととなる。
【００１４】
また、ＭＣＰタイプの半導体装置においては、上述のように、メモリ容量の増加や省スペース化を目的としているため、同種のメモリ系ＬＳＩを１つのパッケージに収納するか、異種のメモリ系ＬＳＩを１つのパッケージに収納し、異種のメモリ系ＬＳＩをそれぞれ独立して動作させるように、それぞれのＬＳＩに対するリードを設けるといったことに限られていた。このため、ＭＣＰタイプの半導体装置においてシステムＬＳＩを実現するものはなかった。
【００１５】
本発明は、上記問題点を解決し、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて容易に実現することを可能とすることを目的とする。
【００１６】
また、本発明は、さらに、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて実現するにあたって生ずる問題点を解決し、従来に比べてもシステムＬＳＩとしての機能を損なうことなく実現することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明が講じた手段は、第１の半導体素子と第２の半導体素子とを樹脂にて封止してなる半導体装置において、第１の半導体素子の主表面に配置され、各々が第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されており、外部との接続用の複数の端子の対応するものと電気的に接続される複数の第１のパッド電極と、第１の半導体素子の主表面に配置され、各々が第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されている複数の第２のパッド電極と、第２の半導体素子の主表面に配置され、各々が第２の半導体素子に設けられた回路と電気的に接続されており、第２のパッド電極の対応するものと電気的に接続される第３のパッド電極とを有し、第１の半導体素子は、第２の半導体素子に設けられた回路を用いることにより、所定の機能を実行するようにしたものである。
【００１８】
このように構成することにより、本発明の半導体装置は、第１の半導体素子に設けられた回路と第２の半導体素子に設けられた回路とが、第２のパッド電極と第３のパッド電極とで電気的に接続されることで、信号の授受が可能となり、これら２つの半導体素子にてシステムＬＳＩとしての１つの機能を実現することができる。このため、第１の半導体素子と第２の半導体素子とを個別に製造することができ、上記課題を解決することができる。
【００１９】
また、本発明においては、第２のパッド電極の配置、第２の半導体素子における電源電圧あるいは接地電圧の供給、第２の半導体素子に設けられた回路を使用するか否かを選択する選択手段の配置等の工夫をすることにより、システムＬＳＩをＭＣＰタイプの半導体装置にて実現するにあたって生ずる問題点をも解決するものである。
【００２０】
【発明の実施の形態】
本発明の半導体装置についてを、図面を用いて以下に詳細に説明する。図１は、本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す断面図であり、図２は、半導体装置１００の内部構造を示す平面図である。なお、図１において、図１６〜図１８と同様な構成要素については同じ符号を付けている。
【００２１】
図１及び図２において、半導体装置１００は、第１の半導体素子であるＬＳＩチップ１０３と第２の半導体素子であるＬＳＩチップ１１３とを有している。ＬＳＩチップ１０３及びＬＳＩチップ１１３はともに同様な形状（本発明においては、矩形状）である。
【００２２】
ＬＳＩチップ１０３は、ＬＳＩ１０３の裏面とダイ８との間に設けられた接着材にてダイ８の略中央領域上に固定配置されている。ＬＳＩチップ１０３の主表面上には複数の第１のパッド電極１０５が配置されている。第１の実施の形態においては、各パッド電極１０５はＬＳＩチップ１０３の並行する２つの辺にそれぞれ整列配置されている。
【００２３】
ＬＳＩチップ１０３の主表面上には、さらに複数の第２のパッド電極１２５が配置されている。各パッド電極１２５は、ＬＳＩチップ１１３の配置されている領域の周囲の任意の位置に配置されている。
【００２４】
ＬＳＩチップ１０３よりサイズの小さいＬＳＩチップ１１３は、 ＬＳＩ１１３の裏面とＬＳＩチップ１０３の主表面との間に設けられた接着材にてＬＳＩチップ１０３の略中央領域上に固定配置されている。なお、ＬＳＩチップ１１３との無用な電気的接続を避けるために、ＬＳＩチップ１０３の主表面は絶縁性の保護膜で構成されていることが望ましい。ＬＳＩチップ１１３の主表面上には複数の第３のパッド電極１１５が配置されている。第１の実施の形態においては、各パッド電極１１５はＬＳＩチップ１１３の２つの辺（第２のパッド電極１２５が配置されている側の辺）にそれぞれ整列配置されている。
【００２５】
複数の第１のパッド電極１０５各々は、それぞれワイヤ１０７により、対応するリード９と電気的に接続されている。複数の第２のパッド電極１２５各々は、ワイヤ１１７により、対応する複数の第３のパッド電極１１５のいずれかと電気的に接続されている。
【００２６】
このように接続されたＬＳＩチップ１０３、１１３、ダイ８、ワイヤ１０７、１１７、リード９におけるワイヤ１０７との接続部分を含む一部は、樹脂１０にて封止されている。
【００２７】
図３は、図１における半導体装置の組立てを説明する斜視図である。なお、図３においては、組立ての説明に用いるものであるため、リード９やワイヤ１０７を一部削除している。図３に示すように、まず、第１のパッド電極１０５と第２のパッド電極１２５を有するＬＳＩチップ１０３を準備する。この時、ＬＳＩチップ１０３の製造時点において、後に、ＬＳＩチップ１１３が搭載されるべき主表面上の領域１０３ａの周辺にパッド電極１２５が配置されるように構成している。また、ＬＳＩチップ１１３は、ＬＳＩチップ１０３の製造とは独立して別途製造され、準備される。この時、後に施されるワイヤボンディングをより容易に行い、ワイヤ間での短絡等を起こさないうようにするために、パッド電極１１５の配置は、パッド電極１２５の配置される位置に応じて設定されるようにするとよい。このような、それぞれのＬＳＩチップにおけるパッド電極１２５の配置やパッド電極１１５の配置は、このどちらか一方のパッド電極が配置されるＬＳＩチップにおける回路レイアウトの設計時点でそのパッド電極の配置を予め決定しておけば、他方のパッド電極が配置されるＬＳＩチップにおいても容易に対応できる。
【００２８】
ＬＳＩチップ１０３の第１のパッド電極１０５とリード９をワイヤ１０７にて電気的に接続した後に、ＬＳＩチップ１１３を、ＬＳＩチップ１０３の主表面における所定の配置すべき領域１０３ａに搭載される。この後、パッド電極１１５とパッド電極１２５との電気的な接続がワイヤボンディングにて行われる。なお、製造方法としては、これに限定されず、 ＬＳＩチップ１０３の第１のパッド電極１０５とリード９をワイヤ１０７にて電気的に接続する前に、ＬＳＩチップ１１３を、ＬＳＩチップ１０３の主表面における所定の配置すべき領域１０３ａに搭載し、その後に、第１のパッド電極１０５とリード９とのワイヤ１０７による電気的な接続及びパッド電極１１５とパッド電極１２５とのワイヤ１１７による電気的な接続を行うようにしてもよい。後者の方が、ワイヤボンディング処理をまとめて行うことができるので、効率的となることが期待できる。
【００２９】
このように、第１の実施の形態における半導体装置は、ＬＳＩチップ１０３とＬＳＩチップ１１３とがそれぞれ単独で開発され、製造された後に、これら２つのＬＳＩチップ間の信号授受を、ＬＳＩチップ１０３に設けられたパッド電極１２５を用いて行うことで、ひとつの機能（システムＬＳＩとしての機能）が実現されるものである。
【００３０】
本発明の半導体装置に適用されるシステムＬＳＩの代表的な例として、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコンを用いて説明する。図４は、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコン５０の構成を示すブロック図である。
【００３１】
図４にしめすように、このようなマイコン５０は、ＣＰＵ５１、タイマ５８やシリアルーパラレル変換回路５９等の周辺機能、データの保持や送出に用いられるＳＲＡＭ５５、各種の命令を格納したプログラムメモリとしての、一括消去可能なＥＥＰＲＯＭ５３、入出力インターフェース部５７といった様々な構成要素から構成されている。
【００３２】
これら、各構成要素間はそれぞれ多数の信号線やバスにて信号の授受が可能なように接続されている。共通バス５６は、信号線６６を介してタイマ５８の出力信号の転送や、信号線６７を介してシリアルーパラレル変換回路からの出力信号の転送に用いられる。また、共通バス５６は、信号線６１を介して、ＣＰＵ５１とのデータの授受等を行い、信号線６２を介してＳＲＡＭとのアドレスやデータの授受等に用いられる。信号線６３はＣＰＵ５１からＳＲＡＭ５５へ出力される書き込み指示信号等の制御信号を伝達する。入出力インターフェース部５７は、信号線６４により、信号線６９にて外部から受信したデータをＣＰＵに伝達したり、ＣＰＵ５１からの制御信号をインターフェース部５７へ伝達するものであり、信号線６５は、ＳＲＡＭ５５から読み出したデータをインターフェース部５７へ伝達したり、インターフェース部５７から送られてくる信号を受信するのに用いられる。インターフェース部５７は、信号線６９にて外部とのデータ等の信号授受を行う。
【００３３】
ＥＥＰＲＯＭ５３は、格納している命令等のプログラムを信号線６８を用いてＣＰＵ５１へ命令を送る。また、信号線６８を介して、ＣＰＵ５１から送られてくるアドレスに応じて、所望のプログラムの選択がなされる。つまり、信号線６８は、アドレスバス、データバス、メモリ制御信号、ＥＥＰＲＯＭ５３に対する電源電圧供給線等の複数の信号線からなるものである。
【００３４】
本発明の第１の実施の形態における半導体装置１００においては、ＬＳＩチップ１１３としては、図４のＥＥＰＲＯＭ５３を搭載するメモリ系ＬＳＩとし、 ＬＳＩチップ１０３としては、ＥＥＰＲＯＭ５３を除いた、図４におけるその他の構成要素を搭載するＬｏｇｉｃ系ＬＳＩとするものである。
【００３５】
このため、ＬＳＩ１１３の複数のパッド電極１１５とＬＳＩ１０３の複数のパッド電極１２５は、図４における信号線６８と同様な信号の授受を行うために用いられるものである。言い換えると、ワイヤ１１７を用いて、 ＬＳＩ１１３の複数のパッド電極１１５とＬＳＩ１０３の複数のパッド電極１２５とを電気的に接続することで、信号線６８と同様な信号の授受が実現できる。
【００３６】
以上のように、ＬＳＩチップ１０３に設けた第２のパッド電極１２５は、ＬＳＩチップ１１３とのインターフェースをとるために用いられる電極パッドとなり、パッド電極１２５を用いて、ＬＳＩチップ１１３との信号の授受を可能とすることで、一括消去可能なＥＥＰＲＯＭを搭載してなるマイコンとしての動作が可能となる。また、リード９については、従来のリードの数や配置に対して何ら新たな制約が生ずるものではなく、従来と同様のままでよい。
【００３７】
本発明の第１の実施の形態においては、１つのパッケージに収納したＬＳＩチップ１０３とＬＳＩチップ１１３との２つのＬＳＩチップを用いて、ひとつのマイコンとしての動作が実現できるものである。このため、本発明の第１の実施の形態における半導体装置においては、次のような効果が得られる。
【００３８】
第１の半導体素子であるＬＳＩチップ１０３と第２の半導体素子であるＬＳＩチップ１１３とをそれぞれ個別に製造することができるので、それぞれのＬＳＩチップの製造を並行して行うことができる。よって、開発及び製造のＴＡＴを短縮することができる。
【００３９】
また、ＬＳＩチップ１０３をＬｏｇｉｃプロセスにて製造し、ＬＳＩチップ１１３をメモリ特有のプロセスにてそれぞれ製造することができるので、Ｌｏｇｉｃプロセスとメモリプロセスとを組み合わせた混載プロセスを開発する必要がない。特に、一括消去可能なＥＥＰＲＯＭのように高耐圧な要素素子が必要となるＬＳＩ特有の高耐圧プロセスからなるＬＳＩとＳＯＩプロセスからなるＬＳＩとの組み合わせも可能となり、より高度な機能を有するシステムＬＳＩの開発が実現可能となる。
【００４０】
また、ＬＳＩチップの積層により実現し、リード９の配置や本数は、一方の半導体素子であるＬＳＩチップ１０３と同様なままでよい。このため、半導体装置としてのサイズが大きくなることもなく、リードフレームを新たに開発する必要もなく、従来の混載プロセスにて製造される半導体装置のものをそのまま適用可能である。
【００４１】
ここで、マイコンの製品化においては、ＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）のようなハードウェアである回路部分とソフトウェアであるプログラムメモリとを混在させてひとつの機能を実現する場合、同じ機能を実現するにあたって、プログラムメモリとして、ソフトウェア（プログラム）を固定化したマスクＲＯＭを用いる製品（以下、マスクＲＯＭ版マイコンと称する）と、プログラムメモリをＬＳＩに組み込んだ後においてもソフトウェアの変更可能なＥＥＰＲＯＭを用いる製品（以下、ＥＥＰＲＯＭ版マイコンと称する）とを持つ形態が一般的である。この他にも、ソフトウェア用にＥＰＲＯＭを搭載し、パッケージには紫外線照射用の窓が設けられたものや、この窓を設けずに、１回のみプログラム書き込みを可能としたＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｉｎｇ）版マイコンなどもある。
【００４２】
一般には、ＥＥＰＲＯＭ版マイコンは、プログラムメモリとしてのＥＥＰＲＯＭをＬＳＩに組み込んだ後においても、ＥＥＰＲＯＭへの書き込み、つまり、ソフトウェアの書き換え等が可能なため、次のような効果を得るために適用されている。
【００４３】
第１に、マイコン製品の出荷直前までソフトウェアの開発やデバッグの対応を可能とすることができることである。第２に、マイコン製品の出荷後もソフトウェアの書き換えが可能であるため、ソフトバグの発生に対する対応ができ、製品の改良（バージョンアップ等）に対応することができることである。
【００４４】
つまり、ＥＥＰＲＯＭ版マイコンは、製品開発のＴＡＴの短縮や機能向上等の目的で、プログラムの書き換えを前提とするような新規分野向けの製品開発に用いられる。
【００４５】
しかしながら、ＥＥＰＲＯＭ版マイコンは、データの書き込み等に電源電圧より高電圧を用いるため、特殊な製造プロセスを必要とし、製品コストが高くなる傾向がある。
【００４６】
これに対して、マスクＲＯＭ版マイコンは、搭載するマスクＲＯＭのタイプにより多少の相違はあるものの、メタル層、コンタクト層、インプラ層等の一般的なＬｏｇｉｃプロセスにて使用されるマスクを使用し、固定的なプログラムコード用マスクを製作することで製造することができるものである。このため、マスクＲＯＭ版マイコンは特殊な製造プロセスを必要としないため、製品コストが安価（ＥＥＰＲＯＭ版マイコンの製品コストの１／２〜１／３程度）にすることができる。
【００４７】
このような製品コストの差があるため、ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとは、一般的には次のように適用されている。
【００４８】
まず、マイコン製品の開発時には、ＥＥＰＲＯＭ版マイコンを用い、プログラムの書き換えを可能としておく。プログラムの書き換えを可能としておくことで、ハードウェア及びソフトウェアのデバックを行う。
【００４９】
マイコン製品の量産開始直後は、ＥＥＰＲＯＭ版マイコンを量産用として適用する。これは万が一に発生し兼ねないプログラムバグに対処可能とするためである。
【００５０】
ＥＥＰＲＯＭ版マイコンとして製品出荷した後、市場実績（プログラムバグの発生状況等）を確認し、安定した状況において、 ＥＥＰＲＯＭ版マイコンから同じ機能が実現可能なマスクＲＯＭ版マイコンに切り替える。
【００５１】
このようにＥＥＰＲＯＭ版マイコンは、開発時と量産出荷の初期時に適用されるものである。このため、この種のマイコンの生涯出荷数量を考慮すると、ＥＥＰＲＯＭ版マイコンよりマスクＲＯＭ版マイコンの方が圧倒的に多いものとなる。
【００５２】
このため、新たな機能を有するマイコンを開発することを考慮した場合、マスクＲＯＭ版マイコンでの開発とともに、量産数量が少ないＥＥＰＲＯＭ版マイコンでの開発も行わなければならない。このため、新たな機能を有するマイコンをリリースするにあたっては、ＴＡＴ、開発工数、及び開発費用がそれぞれ多くかかることとなる。特に、量産数量が少ないＥＥＰＲＯＭ版マイコンについては、その投資効率が悪いものとなる。
【００５３】
また、 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとは同じ機能が実現できるようにしなければならないため、 ＥＥＰＲＯＭ版マイコンは、最終形態となるマスクＲＯＭ版マイコンと等価な諸特性を実現するものでなくてはならない。この諸特性とは、電気的特性、機能のみならず、消費電流やラッチアップ特性、ノイズ特性等を含むものである。 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとで、この諸特性がほぼ同じものが得られないと、ＥＭＣ規格に差異が生ずるといった問題が起こることとなる。例えば、 ＥＥＰＲＯＭ版マイコンからマスクＲＯＭ版マイコンに置き換えた際に、動作マージンが大きくなる、ノイズが大きくなる、マイコンに内蔵されるアナログ回路の精度が変わるため再調整が必要となる、消費電流量が変わり、バッテリの持続時間が変わるといった問題が発生する。
【００５４】
第２の実施の形態においては、本発明の第１の実施の形態の半導体装置を適用し、さらに、 ＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとの間で生ずる上記のような問題点を解決するように改良したものを提供する。以下に、図面を用いて、本発明の第２の実施の形態における半導体装置を説明する。図５、図６は、それぞれ本発明の第２の実施の形態における半導体装置の平面図である。図５は、ＥＥＰＲＯＭ版マイコンとしての半導体装置の図であり、図６は、マスクＲＯＭ版マイコンとしての半導体装置の図である。図５、図６は、図２に対応するものであり、図２と同様な構成要素には同じ符号を付している。
【００５５】
図５においては、ＬＳＩチップ２１３にプログラムメモリとしてのＥＥＰＲＯＭを搭載させている。また、主表面にＬＳＩチップ２１３が配置されているＬＳＩチップ２０３には、プログラムメモリとしてのマスクＲＯＭを搭載するとともに、プログラムメモリ以外のマイコンとして必要な回路の全てが搭載されている。
【００５６】
ＬＳＩチップ２０３の主表面に配置された複数のパッド電極２２５各々は、ＬＳＩチップ２１３の主表面に配置されている複数のパッド電極２１５の対応するものとを、ワイヤ２１７により電気的に接続するようにしている。また、複数のリード９各々は、複数のパッド電極２０５の対応するものと、ワイヤ２０７により電気的に接続されている。
【００５７】
ここで、ＬＳＩチップ２０３には第１のパッド電極２０５の１つに選択用のパッド電極２０５ａを設けている。図５におけるＥＥＰＲＯＭ版マイコンにおいては、パッド電極２０５ａを電源電圧用のリード９ａとワイヤ２０７ａにて電気的に接続されている。電源電圧用のリード９ａは、ＬＳＩチップ２０７における電源電圧用のパッド電極２０５とも接続されている。
【００５８】
図６のマスクＲＯＭ版マイコンおいては、ＬＳＩチップ２１３を有していないものである。このため、パッド電極２２５はいずれもワイヤボンディングがなされていない。ＬＳＩチップ２０３はマスクＲＯＭ２２２を搭載している。また、パッド電極２０５ａは電源電圧用のリード９ａとワイヤボンディングされていない。
【００５９】
ここで、ＬＳＩチップ２０３のパッド電極２０５ａとＬＳＩチップ２０３の内部に搭載される回路との関係を説明する。図７は、パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路を示す図である。
【００６０】
図７において、パッド電極２０５ａは、接地されたプルダウン抵抗２５１に接続されるとともに、ＡＮＤゲート２５３の一方の入力端に接続されている。ＡＮＤゲート２５３の他方の入力端には、マイコンの初期化用のリセット信号ＲＥＳが遅延用バッファ２５７を介して入力される。ＡＮＤゲート２５３の出力端は、ラッチ回路（以下、ＬＡＴと称する）２５５の入力端子Ｄに接続されている。ＬＡＴ２５５のクロック端子には、リセット信号ＲＥＳが入力される。ＬＡＴ２５５の出力信号は、選択信号ＳＥＬとして、後述する内部の回路に入力される。なお、図７においては、 ＬＡＴ２５５としてフリップフロップを用いてもよい。なお、ＡＮＤゲート２５３は設なくともよいが、ＬＡＴ２５５の入力端子Ｄに入力される信号の電位レベルを安定にしておくためには、ＡＮＤゲート２５３を設けた方が好ましい。例えば、ＬＡＴ２５５の内部において、入力端子Ｄから入力された信号をリセット信号ＲＥＳにて導通が制御されるアナログスイッチにて受けるようになっていれば、ＡＮＤゲート２５３がなくともよい。また、ＬＡＴ２５５の内部において、入力端子Ｄから入力された信号をインバータにて受けるようになっていれば、ＡＮＤゲート２５３を設けておいた方が、インバータの動作状態を確実に安定化できるので好ましい。
【００６１】
図７に示す回路の動作を説明する。まず、図５に示すように、パッド電極２０５ａが電源電圧用のリード９ａとワイヤボンディングにより電気的に接続されているとする。このため、ＡＮＤゲート２５３の一方の入力端には、電源電位レベル（以下、Ｈレベル）の信号が入力されることとなる。マイコンの初期化時において、リセット信号ＲＥＳが接地電位レベル（以下、Ｌレベルと称する）からＨレベルとなる。この時、ＡＮＤゲート２５３の出力信号の電位レベルはＨレベルとなる。この後、マイコンの初期化の解除に伴い、リセット信号ＲＥＳの電位レベルがＨレベルからＬレベルとなる。ＬＡＴ２５５は、リセット信号ＲＥＳの立ち下がりに応じて、入力端子Ｄにて受信している信号を取り込む（ＨスルーＬラッチ型）。バッファ２５７を設けているため、ＬＡＴ２５５が取り込む信号の電位レベルはパッド電極２０５ａの電位レベルに応じたものとなる。この結果、ＬＡＴ２５５の出力信号である選択信号ＳＥＬの電位レベルはＨレベルとなる。
【００６２】
また、図６に示すように、パッド電極２０５ａが電源電圧用のリード９ａとワイヤボンディングにより電気的に接続されてないとする。このため、ＡＮＤゲート２５３の一方の入力端の電位レベルは、プルダウン抵抗２５１により、Ｌレベルとなる。この後、上述と同様に、リセット信号ＲＥＳの電位レベルがＬレベルからＨレベルとなり、再びＬレベルとなるのに応じて、 ＬＡＴ２５５は、入力端子Ｄにて受信している信号を取り込む。この結果、ＬＡＴ２５５の出力信号である選択信号ＳＥＬの電位レベルはＬレベルとなる。
【００６３】
このように、パッド電極２０５ａをワイヤボンディングにてリード９ａに接続するか否かで、選択信号ＳＥＬの電位レベルを切り換えることができる。
【００６４】
次に、ＬＳＩチップ２０３内における選択信号ＳＥＬが入力される回路についてを説明する。図８は、選択信号ＳＥＬが入力される選択回路２６０の概念図であり、図９は、選択回路２６０の具体的な回路図である。なお、図８、図９においては、ＬＳＩチップ２１３が搭載するＥＥＰＲＯＭ並びにＬＳＩチップ２０３が搭載するマスクＲＯＭが８ビットのデータを扱うものとしての例を示している。
【００６５】
図８において、選択回路２６０には、 ＬＳＩチップ２１３が搭載するＥＥＰＲＯＭからのデータＤ０〜Ｄ７が一方の入力端（０側入力）に入力されている。また、選択回路２６０には、 ＬＳＩチップ２０３が搭載するマスクＲＯＭからのデータＤ'０〜Ｄ'７が一方の入力端（１側入力）に入力されている。図８においては、データＤ０〜Ｄ７並びにデータＤ'０〜Ｄ'７を伝達する信号線を１本で示しているが、８ビットのデータが８本の信号線にて並列に転送されるものである。選択回路２６０には、選択信号ＳＥＬが、入力されている。選択信号ＳＥＬの電位レベルがＬレベルの時には、選択回路２６０の出力信号ＩＤ０〜ＩＤ７は、それぞれデータＤ０〜Ｄ７に応じた信号となる。選択信号ＳＥＬの電位レベルがＨレベルの時には、選択回路２６０の出力データＩＤ０〜ＩＤ７は、それぞれデータＤ'０〜Ｄ'７に応じた信号となる。
【００６６】
図９に示す、選択回路２６０の具体的な回路図を用いて上記動作を説明する。選択回路２６０は、１４個の２入力１出力のＡＮＤゲート２６１−０〜２６１−７、２６３−０〜２６３−７、７個の２入力１出力のＯＲゲート２６５−０〜２６５−７、１個のインバータ２６７から構成されている。ＡＮＤゲート２６１−ｎ（ただし、ｎは０〜７の整数）の一方の入力端にはデータＤ'ｎが入力されている。 ＡＮＤゲート２６１−ｎの他方の入力端には、選択信号ＳＥＬが入力されている。 ＡＮＤゲート２６３−ｎの一方の入力端にはデータＤｎが入力されている。 ＡＮＤゲート２６３−ｎの他方の入力端には、選択信号ＳＥＬが入力されるインバータ２６７の出力信号が入力されている。ＯＲゲート２６５−ｎの２つの入力端には、ＡＮＤゲート２６１−ｎの出力信号とＡＮＤゲート２６３−ｎの出力信号とがそれぞれ入力されている。
【００６７】
図９に示す選択回路２６０の構成から理解されますように、選択信号ＳＥＬの電位レベルがＬレベルの時には、インバータ２６７から電位レベルがＨレベルの信号が入力されているＡＮＤゲート２６３−ｎ側が有効となり、データＤ０〜Ｄ７が、それぞれＡＮＤゲート２６３−ｎ、ＯＲゲート２６５−ｎを介して、出力データＩＤ０〜ＩＤ７として出力される。選択信号ＳＥＬの電位レベルがＨレベルの時には、選択信号ＳＥＬから電位レベルがＨレベルの信号が入力されているＡＮＤゲート２６１−ｎ側が有効となり、データＤ'０〜Ｄ'７が、それぞれＡＮＤゲート２６１−ｎ、ＯＲゲート２６５−ｎを介して、出力データＩＤ０〜ＩＤ７として出力される。この出力データＩＤ０〜ＩＤ７は、ＬＳＩチップ２０３に搭載されている他の回路へ転送可能なように、ＬＳＩチップ２０３内の内部バスに伝達される。
【００６８】
このように、選択信号ＳＥＬの電位レベルがＬレベルであれば、ＬＳＩチップ２０３に搭載されているマスクＲＯＭを使用し、選択信号ＳＥＬの電位レベルがＨレベルであれば、ＬＳＩチップ２１３に搭載されているＥＥＰＲＯＭを使用するように切り換えることができる。なお、図８、図９においては、データを転送するデータバス部分についての選択のみを例として示したが、実際には、その他の、各メモリ（マスクＲＯＭ、ＥＥＰＲＯＭ）のアクセスに必要となる制御信号にも同様に選択可能にする必要がある。また、一括消去可能なＥＥＰＲＯＭは、マスクＲＯＭとの差異として、データの書き込みのための特別なバスが必要である。これに対しては、ＬＳＩチップ２１３が選択された際に、ＬＳＩチップのＥＥＰＲＯＭへの書き込みの際にのみ使用するバスをＬＳＩチップ２０３に設けておく、あるいは、図８や図９で示したデータＤ'０〜Ｄ'７を伝達する信号線やＩＤ０〜ＩＤ７を伝達する信号線等を双方向バスとし、選択回路２６０の構成をＡＮＤゲートやＯＲゲートでなくアナログスイッチとする等の対応にて実現することができる。
【００６９】
以上のように、電極パッド２０５ａに対するボンディングの有無に応じて、ＬＳＩチップ２１３を使用するＭＣＰモードとＬＳＩチップ２０３のみを使用するＳｉｎｇｌｅ Ｃｈｉｐモードとを切り換えることができる。つまり、本発明の第２の実施の形態における半導体装置においては、プログラムメモリとしてマスクＲＯＭを搭載したＬＳＩチップ２０３と、ＭＣＰ対応として開発した、プログラムメモリ用の一括消去可能なＥＥＰＲＯＭを搭載するＬＳＩチップ２１３とを組み合わせることで、ＥＥＰＲＯＭ版マイコンの時には、ＭＣＰとしてＬＳＩチップ２０３とＬＳＩチップ２１３とを組み合わせてマイコンとしての動作を実現させ、マスクＲＯＭ版マイコンの時には、ＬＳＩチップ２１３を用いたＭＣＰとせずに、ＬＳＩチップ２０３のみでマイコンとしての動作を実現させることができる。
【００７０】
このような構成とすることで、本発明の第２の実施の形態における半導体装置においては、第１の実施の形態の半導体装置の効果に加えて、次のような効果が得られる。
【００７１】
第１に、ＭＣＰタイプ用のＥＥＰＲＯＭのＬＳＩチップ２１３を、ＬＳＩチップ２０３とは個別に設計をしておくことができるので、マスクＲＯＭ版マイコンであるＬＳＩチップ２０３の新規設計のみで、ＥＥＰＲＯＭ版マイコンも同時に実現することができる。つまり、ＥＥＰＲＯＭ版マイコン並びにマスクＲＯＭ版マイコンをそれぞれ個別に開発する必要がなくなるため、開発ＴＡＴの短縮化、開発費用の削減ができる。また、 ＭＣＰタイプ用のＥＥＰＲＯＭのＬＳＩチップ２１３は、特定のマイコンに限らず、様々なマイコンにも適用することが可能となるので、開発費用の削減が期待できる。
【００７２】
第２に、マスクＲＯＭ版マイコンであるＬＳＩチップ２０３が、ＥＥＰＲＯＭ版マイコンにおいてもベースとなるため、プログラムメモリ以外の構成については、共通の回路を適用することで、電気的特性、ノイズ特性等の諸特性の差異を極めて小さくすることができる。この結果、 ＥＭＣ規格に差異のないＥＥＰＲＯＭ版マイコンとマスクＲＯＭ版マイコンとを提供することが容易に実現できる。
【００７３】
第３に、従来のように、ＥＥＰＲＯＭ版マイコンが特殊な製造プロセスを適用して実現していたのに比べて、ＥＥＰＲＯＭ部分を従来の高耐圧プロセスを適用し、その他のマイコンの回路部分を従来のＭＯＳプロセスを適用して実現することができる。このため、 ＥＥＰＲＯＭ版マイコンをよりコストを低減して実現することができる。
【００７４】
第４に、ＬＳＩチップ２１３を換えることで、各種の仕様に適応したマイコンを短期間で開発することできる。例えば、メモリサイズ、一括消去可能なＥＥＰＲＯＭの書き換え保証回数、動作電圧等が異なるマイコンを、ＬＳＩチップ２１３を新規に開発することのみで実現することができる。
【００７５】
なお、第２の実施の形態においては、マスクＲＯＭ版マイコンとしてのＬＳＩチップ２０３を適用して説明したが、ＬＳＩチップ２０３として、プログラムメモリを有しない、つまり、マスクＲＯＭを有しないマイコンとして開発し、ＬＳＩチップ２１３として、マスクＲＯＭのものと一括消去可能なＥＥＰＲＯＭのものとを開発し、それらのいずれかをプログラムメモリとして適用することで、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとを実現するようにしてもよい。この場合、いずれの場合においても、パッド電極２２５はＬＳＩチップ２１３のパッド電極２１５と電気的な接続がなされるため、図７〜図９に示すような回路等は不要となる。また、マスクＲＯＭ版マイコンとしてのＬＳＩチップ２０３と組み合わせられるＬＳＩチップ２１３としては、一括消去可能なＥＥＰＲＯＭに限らず、マスクＲＯＭやＥＰＲＯＭ等であってもよい。例えば、開発済みのＬＳＩチップ２０３に搭載されたマスクＲＯＭのメモリ容量が不足した場合には、新規にＬＳＩチップ２０３を開発せずに、ＬＳＩチップ２１３にてメモリ容量の大きなマスクＲＯＭを開発し、ＬＳＩチップ２０３がこのＬＳＩチップ２１３のマスクＲＯＭを用いることで、容易に対応することが可能となる。
【００７６】
以上、本発明の第１、及び第２のの実施の形態についてを詳細に説明した。特に、第２の実施の形態においては、ＬＳＩチップ２０３をマスクＲＯＭ版マイコンとし、ＬＳＩチップ２１３をプログラムメモリ用の一括消去可能なＥＥＰＲＯＭとして説明したが、ＬＳＩチップ２１３としては次のようなものを適用することも可能である。
【００７７】
（１）一括消去可能なＥＥＰＲＯＭとアナログーディジタルコンバータ等のアナログ回路とを搭載したもの
（２）アナログーディジタルコンバータ等のアナログ回路
（３）一括消去可能なＥＥＰＲＯＭとＳＲＡＭとを搭載したもの
（４）マスクＲＯＭ
（５）ＤＲＡＭ
（６）ＳＲＡＭ
（７）ＥＥＰＲＯＭ
【００７８】
例えば、マイコン等で採用されるＬｏｇｉｃプロセスが低電圧（例えば、０．１８μｍプロセスでは電源電圧Ｖｄｄ＝１．６〜２．０Ｖ）となってきている。これに対して、アナログーディジタルコンバータ等のアナログ信号を扱う回路部分においては、センサやアクチュエータ等における従来のインターフェースレベル（５Ｖや３Ｖ）を維持することが必要である。上記（１）や（２）は、これに十分対応することができる。具体的には、ＬＳＩチップ２０３として、アナログ回路を含まないマスクＲＯＭ版マイコンを開発し、ＬＳＩチップ２１３として、（２）の回路を適用して、これらのＬＳＩチップを第１あるいは第２の実施の形態に示すようにＭＣＰタイプとして組みあわせることにより、システムＬＳＩを実現する。また、ＥＥＰＲＯＭ版マイコンの場合には、ＬＳＩチップ２１３を（１）を適用すればよい。なお、この場合には、（２）を開発せずに、マスクＲＯＭ版マイコンはアナログ回路を搭載しないマイコンとして製品化するようにすることも可能である。
【００７９】
また、第２の実施の形態において、データ格納用のメモリの増設を同時に実現するためには、（３）を用いることができる。この場合には、ＬＳＩチップ２１３のＳＲＡＭがデータ格納用のメモリの増設用として用いられ、一括消去可能なＥＥＰＲＯＭがプログラムメモリ用として用いられる。
【００８０】
また、（４）〜（７）は、ＬＳＩチップ２０３に搭載されるデータ格納用メモリの増設用やＬＳＩチップ２０３とは異なる製造プロセスとなるメモリの混載用として実現する際に適用されるものである。例えば、ＬＳＩチップ２０３におけるデータ格納用メモリのメモリ空間を超えると、ＬＳＩチップ２１３に搭載されたデータ格納用の増設用メモリにアクセスが移るように、アドレス制御信号やチップセレクト信号を制御するようにすればよい。このようにすれば、製品コストを増加することなく、短期間で所望のシステムＬＳＩを実現することが可能となる。
【００８１】
なお、第１及び第２の実施の形態においては、２個のＬＳＩチップを用いて、これらを相互に接続することで、システムＬＳＩとしてのＭＣＰタイプの半導体装置を実現するものを示しているが、３個以上のＬＳＩチップを相互に接続して、システムＬＳＩとしての機能を実現する半導体装置としてもよいことは言うまでもない。例えば、マスクＲＯＭ版マイコンとしてのＬＳＩチップ、一渇消去可能なＥＥＰＲＯＭとしてのＬＳＩチップ、電源制御回路としてのＬＳＩチップ、通信用アナログＬＳＩとしてのＬＳＩチップの４個のＬＳＩチップを相互に接続し、１つのパッケージに収納して、システムＬＳＩとしての機能が実現されるようにしてもよい。
【００８２】
第１及び第２の実施の形態においては、マイコンに代表されるようなシステムＬＳＩを例として説明したが、これに限らず、本発明の応用として、次のような場合にも適用可能である。
【００８３】
例えば、本発明の主旨の１つである同一の半導体基板への製造が困難な、製造プロセスが異なる複数のＬＳＩチップ間を相互に接続してＬＳＩを実現するものであってもよい。例えば、バイポーラプロセスを適用したパワーＬＳＩと、その制御に用いられるＬｏｇｉｃプロセスを適用したＬＳＩとを相互に接続し、１つのパッケージに収納するようにしてもよい。
【００８４】
また、同一の半導体基板への製造が可能な、製造プロセスが同様（例えば、いずれもＬｏｇｉｃプロセスが適用されるもの）な複数のＬＳＩチップ間においても適用することができる。例えば、既に開発され、単体のＬＳＩとしても動作可能なアナログ回路を多く搭載した通信用ＬＳＩと、その通信用ＬＳＩの制御用のマイコンとを相互に接続し、１つのパッケージに収納するようにしてもよい。このようにすれば、短期間で、付加価値の高い異なるＬＳＩを開発することが可能となる。
【００８５】
このように、いずれにおいても、１つのパッケージに収納される複数のＬＳＩチップが、データの授受等が可能なように相互に接続され、これら複数のＬＳＩチップにて、半導体装置としての所望の機能を実現するように構成されることが重要である。
【００８６】
上記第２の実施の形態においては、パッド電極２０５ａへのワイヤボンディングの有無により、ＬＳＩチップ２０３内に搭載した回路にて、ＬＳＩチップ２１３の使用の有無を選択するようにしたが、これに限らず、次のような他の方法でも同様な選択を実現することができる。
【００８７】
まず、ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択する方法である。つまり、マスクＲＯＭにおけるコード（プログラム）を決めるマスク層には、メモリタイプによりメタル層、コンタクト層、インプラ層など各種あり、このプログラムコードに応じた所望のマスクを用いてマスクＲＯＭが製作される。このため、マスクＲＯＭのコード用に加えて、上記の選択用としてマスク層用のマスクを使用し、選択指定することができる。この場合、ＬＳＩチップ２１３を使用するよう選択処理してしまうと、そのＬＳＩチップ２０３は単独での使用ができなくなるが、このようにすれば、パッド電極２０５ａといった選択用の特別なパッド電極を設ける必要がない。また、マスクＲＯＭのコード用マスクを選択用と兼用することができるので、マスクの増加等のコストの増加や製造工程の増加を防止できる。
【００８８】
次に、ヒューズＲＯＭを使用して選択する方法である。つまり、ＬＳＩチップ２０３に、所定の電流を流すあるいはレーザにて断線させることができるようなメタル配線からなるヒューズ（以下、これをヒューズＲＯＭと称する）を設け、この断線状態に応じて、選択されるようにしておけばよい。図７の例でいえば、パッド電極２０５ａの代わりにヒューズＲＯＭを介して電源電圧が印加されているような構成となり、このヒューズＲＯＭの断線状態に応じて、ＡＮＤゲートに電源電圧が印加されるか、、プルダウン抵抗２５１を介して接地電圧が印加されるかが選択制御できるようにしておけばよい。このような構成とすれば、ＬＳＩチップ２０３のウェハプロービング時に、選択処理することができるので、在庫に対する調整等を考慮すると、柔軟に対応することが可能となる。
【００８９】
次に、ＬＳＩチップ２０３の所定のパッド電極２０５を選択専用のパッド電極とする方法である。これは、図７におけるプルダウン抵抗２５１を削除して、パッド電極２０５ａを選択専用のリードに電気的に接続し、このリードに対してｍ電源電圧を印加するか接地電圧を印加するかで選択するようにしたものである。このようにすれば、パッケージの収納した半導体装置の電子機器への組み込み後においても、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとを容易に選択することができるものである。この結果、マスクＲＯＭ版マイコンとＥＥＰＲＯＭ版マイコンとのそれぞれの場合においての、機器のデバッグや差異評価を精度良くかつ低コストで実現することができる。
【００９０】
また、上記のように選択専用のリードやパッド電極を設ける方法としては、ＬＳＩチップ２０３とＬＳＩチップ２１３とにそれぞれ別々のプログラムを内蔵させておくようにしてもよい。つまり、選択専用のリードへ供給される信号の電位レベルにより異なるプログラムに応じた異なる動作が実現可能なマイコンを選択的に実現することができる。つまり、パッケージとしては１つのマイコンを２種類の使い方で用いることができる。この場合、このような半導体装置を適用した電子機器にて電源を切ることなく切り換え可能となるので、例えば、ＬＳＩチップ２０３のマスクＲＯＭに格納されたプログラムの続きを、ＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムにて継続して実行することもできる。また、１つのマイコン（マスクＲＯＭ版マイコン）用ＬＳＩチップ２０３を開発した後に、このマイコンの応用製品として、ＬＳＩチップ２１３を開発することで対応することができる。
【００９１】
次に、ＬＳＩチップ２０３のマスクＲＯＭに格納したプログラムあるいはＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムによって選択する方法である。つまり、ＬＳＩチップ２０３とＬＳＩチップ２１３とを１つのパッケージに収納してなるマイコンにおいて、初期動作（ディフォルト）時のプログラム起動をＬＳＩチップ２０３のマスクＲＯＭに格納したプログラムあるいはＬＳＩチップ２１３のＥＥＰＲＯＭに格納したプログラムのどちらかに決めておき、その選択されるＬＳＩチップのプログラムにおける最初のプログラムルーチンにより、どちらのＬＳＩチップを使用するか（どちらのＬＳＩチップのプログラムを使用するか）を決定するようにすればよい。例えば、このプログラムルーチンとしての起動プログラムにて、前述の選択用リードから入力されている信号の電位レベルを確認し、その確認結果に応じてマイコンに内蔵されたモード指定レジスタ等によって、その確認結果を保持し、これをどちらのＬＳＩチップのプログラムを使用するかの選択信号として用いるようにすればよい。
【００９２】
なお、起動プログラムの他のプログラムにより選択する方法としては、前述のレジスタの状態を確認する方法も可能である。例えば、ＬＳＩチップ２１３がＬＳＩチップ２０３側とデータの授受可能なように接続されているか否かにより、セットあるいはリセットされるレジスタとして、その状態を示すフラグを保持するようなレジスタであれば、実現可能である。
【００９３】
次に、ＬＳＩチップ２０３に、ＬＳＩチップ２１３がＬＳＩチップ２０３側とデータの授受可能なように接続されているか否かを判定するような判定回路等のハードウェアにより選択する方法がある。つまり、マイコンの初期化時等において、このような判定回路にて、ＬＳＩチップ２１３の有無を判定する。ＬＳＩチップ２１３がないと判定された場合には、ＬＳＩチップ２０３側のプログラムを起動し、ＬＳＩチップ２１３が有ると判定された場合には、ＬＳＩチップ２１３側のプログラムを起動するようにすればよい。このような判定回路としては、図７のような構成と同様なものが適用可能であり、これをパッド電極２０５ａでなく所望の判定可能な信号線に接続しておけばよい。また、このような判定回路の判定は、バスライン経由で所定のレジスタへのアクセス動作にて判定することや、２つのＬＳＩチップのそれぞれの所望のパッド電極間を判定検出用のワイヤ等にて接続し、この接続状態（例えば、接続されている場合には、電源電圧が印加され、接続されていない場合には、開放状態となるようなもの）にて判定するようにしてもよい。
【００９４】
ここまで、第１及び第２の実施の形態における２つのＬＳＩチップの組み合わせや選択処理に関する変形例や応用例についてを詳細に説明した。ここで、次に、パッド電極の配置等レイアウトに関する変形例や応用例についてを以下に説明する。
【００９５】
第１に実施の形態や第２の実施の形態においては、図２や図５に示されるように、パッド電極１２５やパッド電極２２５をそれぞれ比較的ＬＳＩチップ１１３やＬＳＩチップ２１３の外周に近い領域（図中では２つのＬＳＩチップの並行する外周辺間の距離の略中央の位置）に配置されている。また、図１０の平面図に示すように、ＬＳＩチップ１１３の配置された領域に更に、ＬＳＩチップ１０３の外周よりさらにＬＳＩチップ１１３の外周に近接した位置にパッド電極３２５が配置されている。このようなパッド電極の配置は、リード９とパッド電極１０５との接続用のワイヤ１０７がパッド電極１１５とパッド電極３２５との接続用のワイヤ１１７と交差することがない。しかしながら、以下のような問題が考慮される。
【００９６】
第１に、ＬＳＩチップ１０３の主表面上に搭載されるＬＳＩチップ１１３のチップサイズが変更された場合に、そのサイズ変更に対する対応が困難あるいはそのための余裕が小さくなってしまう。このようなサイズ変更は、メモリサイズの拡大等の仕様変更や適用される製造プロセスの変更により生ずる可能性は充分考えられるものである。
【００９７】
第２に、ＬＳＩチップ１０３の略中央寄りの領域に、パッド電極１２５、３２５等を配置するようにしているため、ＬＳＩチップ１０３のレイアウト設計時に、これらパッド電極１２５，３２５等の保護回路の配置が困難、無駄な領域の増加、ＬＳＩチップ１０３における回路モジュールがこのパッド電極１２５，３２５の配置領域にて分断される等の制約が生ずることである。このような制約があると、通常のＣＡＤシステムを適用してＬＳＩのレイアウト設計をすることが効率的に行うことができなくなる。
【００９８】
このような問題点を解決するためには、図１１の平面図に示すようなパッド電極のレイアウトを適用することで解決することができる。図１１においては、図１０と同様な構成においては同じ符号を付けている。
【００９９】
図１１においては、パッド電極１２５や３２５に相当するパッド電極４２５を、ＬＳＩチップ１１３の外周よりＬＳＩチップ１０３の外周に近い位置にて、パッド電極１０５とで千鳥状に配置している。その他の構成は図１０と同様である。このように、リードとの接続用のパッド電極１０５とパッド電極１１５との接続用のパッド電極４２５とを千鳥状に交互に配置しているので、上記のような問題点を解決し、省スペースで効率的なレイアウトが可能となる。
【０１００】
次に、上記の実施の形態や変形例等においては、いずれもＬＳＩチップ１０３やＬＳＩチップ１１３の２辺にのみパッド電極が配置されているものを例としてきたが、これに限らない。例えば、図１２の平面図に示すように、ＬＳＩチップ１０３に相当するＬＳＩチップ５０３の４つの辺それぞれに沿って、パッド電極１０５に相当するパッド電極５０５が配置され、 ＬＳＩチップ１１３に相当するＬＳＩチップ５１３の４つの辺それぞれに沿って、パッド電極１１５に相当するパッド電極５１５が配置されるものであってもよい。また、パッド電極１１５の配置に合わせて、パッド電極１２５に相当するパッド電極５２５が、パッド電極５０５とで千鳥状となるように配置されている。パッド電極５０５は対応するリード９とワイヤ５０７にて電気的に接続され、パッド電極５１５は対応するパッド電極５２５とワイヤ５１７にて電気的に接続されている。
【０１０１】
図１２のようなパッド電極のレイアウトは、ＬＳＩチップ５０３のサイズとＬＳＩチップ５１３のサイズの関係、パッド電極５２５の数とこれらパッド電極５２５に対するワイヤボンディングのための実装上での設計制約により各ＬＳＩチップの４つの辺に沿って配置しているものである。しかし、可能であれば、図１３の平面図に示すように、ＬＳＩチップ５１３に相当するＬＳＩチップ６１３における対向する２辺に集中してパッド電極５１５に相当するパッド電極６１５を配置し、これに合わせて、ＬＳＩチップ５０３に相当するＬＳＩチップ６０３のパッド電極５２５に相当するパッド電極６２５を、ＬＳＩチップ６０３の対向する２辺に配置するようにした方がよい。
【０１０２】
図１２のようにパッド電極を配置することにより、次のような効果が期待できる。例えば、内部インターフェース用として用いられるパッド電極６１５とパッド電極６２５との距離は、ワイヤボンディング時の制約から、実装上である一定の距離を確保する必要がある。しかしながら、このようなパッド電極６１５が配置されていない辺に対しては、上述のような制約はないので、リードとの接続用のパッド電極６０５の近傍まで、ＬＳＩチップ６１３の外周部分を接近させるこのができる。例えば、図１４の平面図に示すように構成することができる。
【０１０３】
図１４においては、ＬＳＩチップ６１３の、図面における水平方向のサイズが大きくなっていることが理解されるであろう。つまり、パッド電極６１５が配置されている側のＬＳＩチップ６１３の辺とパッド電極６２５が配置されている側のＬＳＩチップ６０３の辺との距離（Ｌ１）よりパッド電極６１５が配置されていない側のＬＳＩチップ６１３の辺とパッド電極６２５が配置されていない側のＬＳＩチップ６０３の辺との距離（Ｌ２）の方が短くなっている。
【０１０４】
このため、図１２のものに比べて図１３や図１４に示すようなものの方が、ＬＳＩチップ６１３のチップサイズや形状に対する制約が少なくて済むので、設計や形状の自由度が増すこととなる。また、ＬＳＩチップ６１３のサイズを、可能な限りにおいて少しでもＬＳＩチップ６０３のサイズに近づけることができれば、それだけ厚さが厚い部分が増えるので、外部応力に対してもより強固にすることが可能となる。
【０１０５】
なお、図１３や図１４においては、２辺にインターフェース用のパッド電極６１５やパッド電極６２５を配置するものを例としたが、３辺あるいは１辺にインターフェース用のパッド電極６１５やパッド電極６２５を配置するものであってもよい。
【０１０６】
このように、インターフェース用のパッド電極６１５やパッド電極６２５を配置する辺を絞り込んでおくことで、ＬＳＩチップ６０３においてこれらパッド電極６２５用の信号をまとめてレイアウトすることができるので、効率的な配線が可能となることや、ＬＳＩチップ６１３のウェハープロービング時に、これらＬＳＩチップ６１３を複数個同時にテストすることが可能となる。
【０１０７】
次に、本発明の半導体装置におけるテストに関する変形例についてを以下に説明する。本発明においては、ＭＣＰタイプの半導体装置において、１つのパッケージに収納された複数のＬＳＩチップをもちいて所望の機能を実現するものである。このため、組立て後の半導体装置としての試験時には、リード９を用いて、所望の機能が正しく実行されるか否かをテストし、良品あるいは不良品の選別をすることとなる。ここで、本発明の半導体装置においては、例えば、ＬＳＩチップ１０３とＬＳＩチップ１１３のそれぞれを個別にテストすることが可能なテスト回路を、例えば、ＬＳＩチップ１０３に内蔵しておくとよりよい。例えば、テストを指示するためのリード９の１つ及びテストを指示するためののパッド電極１０５の１つに対して、所定の電位レベルの信号を入力することや個別のテストを可能とするテスト機能を設けることで可能となる。このような場合、このテスト信号により、リード９における入出力用のリードが、図９に示すような選択回路により、ＬＳＩチップ１０３の入出力信号かＬＳＩチップ１１３の入出力信号かと選択的に接続されるように制御されればよい。このようにすることで、例えば、一括消去可能なＥＥＰＲＯＭからなるＬＳＩチップ１１３をリード９を用いて、メモリテスタにより試験し、ＬＳＩチップ１０３をＬｏｇｉｃテスタにて総合試験することが可能となる。よって、試験に対するカバレージを向上させることができる。
【０１０８】
次に、本発明の半導体装置におけるワイヤボンディングに関する変形例についてを以下に説明する。前述した第１及び第２の実施の形態においては、ＬＳＩチップ１１３のパッド電極１１５における電源用のパッド電極や接地用のパッド電極等もパッド電極１２５に電気的に接続されるものとしてある。しかしながら、パッド電極１１３のうち、電源用のパッド電極、接地用のパッド電極、アナログ信号用のパッド電極はノイズの影響を受けることを考慮したり、時に、電源用のパッド電極のように電流量が多いものについては、ＬＳＩチップ１０３においてのこれらのパッド電極に接続される部分のレイアウトが大きくなったり、所望の性能を実現できないといったことが問題になる。
【０１０９】
このような問題点に対しては、図１２のパッド電極５１５ｘやパッド電極５１５ｙのように、リード９ｘやリード９ｙに直接ワイヤ５１７ｘやワイヤ５１７ｙにて電気的接続するようにすればよい。図１２においては、例えば、パッド電極５１５ｘは電源用のパッド電極であり、パッド電極５１５ｙは接地用のパッド電極であり、リード９ｘは電源用のリードであり、リード９ｙは接地用のリードである。また、図１３においても、パッド電極５１５ｘに相当するパッド電極６１５ｘ及びパッド電極５１５ｙに相当するパッド電極６１５ｙが示されている。
【０１１０】
図１２や図１３のように、電源用のリード９ｘや接地用のリード９ｙから直接ワイヤボンディングにより、ＬＳＩチップ５１５や６１５の電源用のパッド電極や接地用のパッド電極に電気的に接続するようにしたので、上記のような問題点を解決することができる。よって、電源系のノイズの回り込みが防止でき、ＬＳＩチップ５０３や６０３の内部配線にて電源等を供給する必要がないので、 ＬＳＩチップ５０３や６０３における大電流対応のための配線のメタル幅確保も不要となる。
【０１１１】
また、ＬＳＩチップ１１３におけるパッド電極１１３のうちアナログ信号用のパッド電極については、図１５の平面図に示すように、アナログ信号用のリード９ｗとアナログ信号用のパッド電極７１５ｗとを直接ワイヤ７１７にて電気的に接続するようにすれば、上記問題点を解決することができる。また、ＬＳＩチップ１１３における接地用のパッド電極に対しても、図１５のパッド電極７１５ｗとリード９ｗのように対応することも可能である。
【０１１２】
次に、本発明の半導体装置における発振回路の搭載についてを以下に説明する。ＬＳＩチップ１０３とＬＳＩチップ１１３とで、搭載された回路上、別々の源発振クロックを必要とする場合、それぞれのＬＳＩチップに発振回路を内蔵し、それぞれに水晶振動子を接続する必要が生ずる。この場合、ＬＳＩチップ１１３側の発振回路においては、リードまでのワイヤ長が長くなり、コイル成分が大きくなるため、誘導の影響が大きくなってしまうこととなる。
【０１１３】
このような場合には、ＬＳＩチップ１０３側にＬＳＩチップ１１３用の発振回路を持たせればよい。ＬＳＩチップ１１３が発振回路を搭載していたとしても、ＬＳＩチップ１１３が搭載する発振回路は使用せず、ＬＳＩチップ１０３における代替用としての、ＬＳＩチップ１１３用の発振回路によりＬＳＩチップ１１３へ所望のクロック信号を入力するようにすればよい。
【０１１４】
次に、本発明の半導体装置における構造について以下に説明する。前述したいずれの実施の形態においても、例えば、チップサイズの大きいＬＳＩチップ１０３が下に配置され、チップサイズの小さいＬＳＩチップ１１３がＬＳＩチップ１０３の上に配置されるようになっている。ここで、一括消去可能なＥＥＰＲＯＭのように、メモリセル上部に応力が加わることでエンデュランス特性等の回路の諸特性に影響が生ずるようなものがある。このような応力に対する影響を受け易いＬＳＩチップについては、応力に対する影響をより低減できる配置として、必ずＬＳＩチップ１１３のように、例えば２つのＬＳＩチップのうちの上側に配置されるものとした方がよい。
【０１１５】
以上、本発明についてを詳細に説明したが、本発明においては、その要旨を変更しない範囲で種々の改良や変更を妨げるものではない。
【０１１６】
例えば、図１２においては、パッド電極５０５とパッド電極５２５とを千鳥状に配置しているが、これに限るものではない。図１２においては、レイアウト上の制限から、ＬＳＩチップ５０３におけるパッド電極５０５のパッド電極間の間隔が狭いような場合やパッド電極５２５に対する保護回路の配置制限が生ずる場合に、適用されるものである。 パッド電極５２５に対する保護回路の配置制限が解消され、ＬＳＩチップ５０３におけるパッド電極５０５のパッド電極間の間隔が比較的広く（例えば、隣り合うパッド電極５０５の間に他のパッド電極が配置できる程度の広さ）とれるような場合には、隣り合うパッド電極５０５間にパッド電極５２５を配置するようにしてもよい。つまり、ＬＳＩチップ５０３の外周の各辺において、パッド電極５０５とパッド電極５２５が一列に整列配置されるようにしてもよい。この場合、これらパッド電極５０５の近傍にレイアウトされる電源用配線や接地用配線を、パッド電極５０５における保護回路及びパッド電極５２５における保護回路にて共用することができるので、より有効である。
【０１１７】
また、第２の実施の形態においては、図７に示すような回路を用いる例を示したが、図７のような回路構成に限定されるものではない。例えば、選択信号ＳＥＬの電位レベルが前述のものとは逆にしたいのであれば、プルダウン抵抗２５１を電源電位とパッド電極２０５ａとの間に配置されたプルアップ抵抗とし、パッド電極２０５ａを接地用のリードとワイヤにて接続するか否かで選択するようにしてもよいし、以下のようにしても実現可能である。
【０１１８】
図１９に、図７の回路の変形例を示す。図１９において、図７と同様な構成要素については、同じ符号を付けている。
【０１１９】
図１９においては、図７のプルダウン抵抗２５１の代わりに、Ｎチャネル型ＭＯＳトランジスタ８５１を設けている。図１９におけるその他の構成は図７と同様である。ＭＯＳトランジスタ８５１の一方の電極（例えば、ドレイン側）はパッド電極２０５ａに接続され、他方の電極（例えば、ソース側）は接地されている。ＭＯＳトランジスタ８５１のゲート電極には、バッファ２５７を介してリセット信号ＲＥＳが入力されている。
【０１２０】
図１９のように構成することで、リセット信号ＲＥＳの電位レベルがＨレベルになった時に、ＭＯＳトランジスタ８５１が導通状態となる。この時、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されていれば、ＬＡＴ２５５には電位レベルがＨレベルの信号がＡＮＤゲート２５３から入力される。これを確実に行うためには、ＭＯＳトランジスタ８５１が導通状態となった時のオン抵抗が、プルダウン抵抗２５１のように高抵抗であることが望ましい。パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されていなければ、ＬＡＴ２５５には電位レベルがＬレベルの信号がＡＮＤゲート２５３から入力される。この後、ＬＡＴ２５５の入力された信号の電位レベルに応じた電位レベルの選択信号ＳＥＬが出力され、リセット信号ＲＥＳの電位レベルがＬレベルに戻っても、ＬＡＴ２５５が選択信号ＳＥＬの電位レベルを維持することができる。よって、第２の実施の形態と同様な選択を行うことができる。
【０１２１】
図１９の回路は、図７の回路に比べて、パッド電極２０５ａがワイヤにて電源用のリード９ａと電気的に接続されていても、リセット処理時以外（つまり、リセット信号ＲＥＳの電位レベルがＨレベルとなる時以外）は、パッド電極２０５ａと接地との間に流れる電流をＭＯＳトランジスタ８５１にて低減することができる。このため、図１９の回路は、図７の回路に比べて、消費電力を低減することができる。また、抵抗２５１がＭＯＳ抵抗であると考えれば、図１９と図７とでレイアウト的にも差異はなく、素子数も変わらない。
【０１２２】
また、図７のような回路を用いない方法もある。図２０は、図７の回路を用いない場合の、本発明の第２の実施の形態の変形例におけるＭＣＰタイプの半導体装置の内部構造を示す平面図である。図２０は、図５に対応するものであり、図２０において、図５と同様な構成要素は図５と同じ符号を付している。
【０１２３】
図２０においては、図５に示される構成に加えて、パッド電極２０５ｂが追加されている。このパッド電極２０５ｂは、ワイヤにて接地用のリード９ｂに接続可能な位置に配置されている。
【０１２４】
図２１は、図２０の変形例の用いられる、パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路を示す図である。
【０１２５】
図２１に示すように、ＬＳＩチップ２０３には、図７のような回路の代わりに、バッファ８５３が設けられている。バッファ８５３の入力端には、パッド電極２０５ａとパッド電極２０５ｂとが共通配線を介して接続されている。つまり、パッド電極２０５ａとパッド電極２０５ｂとは、ＬＳＩチップ１０３内にて配線によりワイヤードＯＲされて、バッファ８５３に入力されることとなる。バッファ８５３から出力される信号を選択信号ＳＥＬとして用いる。
【０１２６】
このように構成することで、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続され、パッド電極２０５ｂが接地用のリード９ｂとワイヤにて電気的に接続されずに開放状態であれば、バッファ８５３の出力である選択信号ＳＥＬの電位レベルはＨレベルに維持される。また、パッド電極２０５ａが電源用のリード９ａとワイヤにて電気的に接続されずに開放状態であり、パッド電極２０５ｂが接地用のリード９ｂとワイヤにて電気的に接続されていれば、バッファ８５３の出力である選択信号ＳＥＬの電位レベルはＬレベルとなる。よって、第２の実施の形態と同様な選択を行うことができる。
【０１２７】
このようにすると、パッド電極２０５ｂが増えることとなるが、図７のような回路が必要ないので、ＬＳＩチップ２０３のコスト低減、サイズの縮小等に寄与できる。
【０１２８】
なお、パッド電極２０５ｂを設けられない場合には、 バッファ８５３の入力端をパッド電極２０５ａのみに接続し、バッファ８５３から出力される信号を選択信号ＳＥＬとしてもよい。この場合、ワイヤボンディングをし易くし、ワイヤ間での短絡を防止するために、図２２に示すように、電源用のリード９ａと接地用のリード９ｂとが隣合って配置され、電源用のパッド電極２０５ｄと接地用のパッド電極２０５ｇの間にパッド電極２０５ａが配置されていることが望ましい。このようにして、パッド電極２０５ａを、電源用のリード９ａあるいは接地用のリード９ｂのどちらかとワイヤボンディングすることで、選択信号ＳＥＬの電位レベルを選択的に制御することができる。
【０１２９】
ここで、製造時におけるパッド電極２０５ａへのワイヤボンディング誤りを低減するためには、図２２における電源用のリード９ａと接地用のリード９ｂとを離して配置した方がより好ましい。この場合の対応には、やはり、図２０のように、パッド電極２０５ａとパッド電極２０５ｂとを設ける必要がある。
【０１３０】
パッド電極２０５ａとパッド電極２０５ｂとを用いる方法としては、更に、次のような方法も考慮される。
【０１３１】
図２１のバッファ８５３の入力端に、この入力端と接地との間を、 ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択的に接続可能とする方法である。つまり、上述したように、マスクＲＯＭにおけるコード（プログラム）を決めるマスク層には、メモリタイプによりメタル層、コンタクト層、インプラ層など各種あり、このプログラムコードに応じた所望のマスクを用いてマスクＲＯＭが製作される。このため、マスクＲＯＭのコード用に加えて、上記の選択用としてマスク層用のマスクを使用し、選択指定することができる。例えば、マスク層にて、バッファの入力端と接地との間を接続するようにすれば、選択信号ＳＥＬの電位レベルはＬレベルに固定できる。この場合、パッド電極２０５ａ及びパッド電極２０５ｂはともにワイヤボンディングにて所望のリードとの電気的な接続をせずに、開放状態とすることができる。このため、マスクＲＯＭ版マイコンとしての使用が決定している場合には、このようにマスク層にて選択信号ＳＥＬの電位レベルを固定するようにすれば、上記の問題が解決できる。この場合、プログラムコード用のマスクを用いるので、製造工程の増加や製造コストの増加も生ずることがない。
【０１３２】
ここで、マスクＲＯＭ版マイコンとしての使用が決定している場合には、パッド電極２０５ａ、パッド電極２０５ｂ、パッド電極２０５ａとパッド電極２０５ｂが入力端に接続されたバッファとを用い、マスク層でバッファの入力端を接地させることは有効である。ここで、このようなマイコンに対して、再びＥＥＰＲＯＭ版マイコンに適用したい要求に対して応える方法を以下に説明する。
【０１３３】
このような要求に対しては、図２３のような回路を用いることが有効である。図２３は、図１９に対応させて見ることができるので、図２３において図１９と同様な構成要素については図１９と同じ符号を付けている。
【０１３４】
図２３の回路は、図１９に示すＡＮＤゲート２５３が削除されている。これは図７において、前述したような理由からである。また、バッファ８５３の代わりに、図１９と同様なＬＡＴ２５５とバッファ２５７、ＭＯＳトランジスタ８５１が設けられている。パッド電極２０５ａとパッド電極２０５ｂとは、ＬＳＩチップ１０３内にて配線によりワイヤードＯＲされて、ＬＡＴ２５５の入力端子Ｄに接続されている。リセット信号ＲＥＳはＬＡＴ２５５のゲート端子に入力されるとともに、バッファ２５７を介してＮチャネル型ＭＯＳトランジスタ８５１のゲート電極に入力される。Ｎチャネル型ＭＯＳトランジスタ８５１の一方の電極（例えば、ソース側）は接地され、他方の電極（例えば、ドレイン側）は、先に説明したマスクＲＯＭのマスク層にて接続が選択的に行われる、図２３のスイッチ手段８６１を介してＬＡＴ２５５の入力端子Ｄと接続可能になっている。ＬＡＴ２５５の出力端子Ｏから出力される信号が選択信号ＳＥＬとなる。動作は、基本的には、図１９と同様である。
【０１３５】
次に、図２３の回路の動作を説明する。なお、図２３の回路を搭載したＬＳＩチップ１０３及びＬＳＩチップ１１３を用いる半導体装置において、選択信号ＳＥＬの電位レベルがＬレベルの場合に、その半導体装置をマスクＲＯＭ版マイコンとするように設定し、選択信号ＳＥＬの電位レベルがＨレベルの場合に、ＥＥＰＲＯＭ版マイコンとするように制御するものとして説明する。図２３においては、スイッチ手段８６１が未接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続されていない状態）で、パッド電極２０５ａを電源用のリード９ａとワイヤボンディングするか、パッド電極２０５ｂを接地用のリード電極９ｂとワイヤボンディングするかによって、リセット信号ＲＥＳに基づいて、選択信号ＳＥＬの電位レベルを選択的に設定することができる。この場合、ＥＥＰＲＯＭ版マイコンとしてもマスクＲＯＭ版マイコンとしてもワイヤボンディングにて選択可能である。また、スイッチ手段８６１が接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続された状態）し、パッド電極２０５ａ及びパッド電極２０５ｂをともにワイヤボンディングせず開放状態としておけば、リセット信号ＲＥＳに基づいて選択信号ＳＥＬの電位レベルを設定しようとしても、選択信号ＳＥＬの電位レベルをＬレベルに固定することができる。この場合、マスクＲＯＭ版マイコンとして固定される。
【０１３６】
さらに、スイッチ手段８６１が接続（つまり、マスク層にてＭＯＳトランジスタとＬＡＴ２５５の入力端子Ｄとが電気的に接続された状態）した状態において、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すると、ＬＡＴ２５５の入力端子に入力される信号の電位レベルをＨレベルにすることができる。このため、スイッチ手段８６１が接続状態であっても、リセット信号ＲＥＳに基づいて、選択信号ＳＥＬの電位レベルをＨレベルとすることが可能となる。この場合、マスクＲＯＭ版マイコンとして固定されたものを、強制的にＥＥＰＲＯＭ版マイコンとして再度使用することができることとなる。
【０１３７】
図２３の回路を用いることで、上記の問題点を解決することができる。また、図２３の回路においては、図１９と同様に、消費電力の低減にも寄与することが可能である。
【０１３８】
なお、図７、図１９、図２３にそれぞれ示す回路は、いずれもリセット信号ＲＥＳに基づき、選択信号ＳＥＬの電位レベルの設定を行うものである。このため、電源の瞬断等の不測の事態により、電位レベルがＬレベルであったリセット信号ＲＥＳの電位レベルが一時的にＨレベルとなり、再びＬレベルに戻るような場合が起こり得る。このような場合における選択信号ＳＥＬの電位レベルの安定化をより確実に得たい場合には、図７、図１９、図２３のような回路を用いるよりは、例えば、図２１に示す回路を用いたり、その他の上述したようなリセット信号ＲＥＳと関わらずに、選択信号ＳＥＬの電位レベルを設定する方がよい。
【０１３９】
なお、リセット信号ＲＥＳを用いずに、パッド電極２０５ｂを設けることなくパッド電極２０５ａのみを使用する方法としては、次のようなものも可能である。
【０１４０】
例えば、入力端がパッド電極２０５ａに接続され、出力される信号を選択信号ＳＥＬとして用いる点は上述のものと同様である。ここで、パッド電極２０５ｂを設けない代わりに、パッド電極２０５ａと接地との間を、 ＬＳＩチップ２０３におけるマスクＲＯＭのためのマスク層を使用して選択的に接続可能とする方法である。例えば、パッド電極２０５ａにワイヤボンディングを施さずに開放状態し、マスク層にて、パッド電極２０５ａと接地との間を接続するようにすれば、選択信号ＳＥＬの電位レベルはＬレベルに固定できる。また、マスク層にてパッド電極２０５ａと接地との間が未接続であれば、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すれば、選択信号ＳＥＬの電位レベルはＨレベルにすることができる。また、リード９ａに隣接して接地用のリード９ｂが配置されていれば、パッド電極２０５ａと接地用のリード９ｂとワイヤにて電気的に接続すれば、選択信号ＳＥＬの電位レベルはＬレベルにすることができる。
さらに、マスク層にて、パッド電極２０５ａと接地との間を接続されていても、パッド電極２０５ａを電源用のリード９ａとワイヤにて電気的に接続すれば、消費電力は増えるが、選択信号ＳＥＬの電位レベルはＨレベルにすることができる。
【０１４１】
以上のように、第２の実施の形態における選択方法としては種々のものがある。このため、本発明の半導体装置を適用する製品の構成や目的に応じて、上述した様々な選択方法のいずれかを適用することで、その目的を満足させることができると言える。
【０１４２】
また、上記においては、いずれもワイヤを用いて複数のＬＳＩチップ間を接続するＭＣＰタイプものを例として説明したが、これに限らず次のようなものにおいても適用が考慮できる。
【０１４３】
例えば、複数のＬＳＩチップを積層せずに、基板にそれぞれ同一平面側に実装して、この基板におけるプリント配線により相互に接続するようにしてもよい。具体的には、ＬＳＩチップ１０３のパッド電極１０５とパッド電極１２５を、それぞれＬＳＩチップ１０３自身が実装される基板に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。また、ＬＳＩチップ１１３のパッド電極１１５も同様に、 ＬＳＩチップ１１３自身が実装される基板に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。ここで、基板に設けられている配線を介して、パッド電極１１５とパッド電極１２５とが電気的に接続されるようにワイヤボンディングがなされる。また、基板における、ワイヤボンディングにてパッド電極１０５が接続された配線は、ワイヤボンディングにて更にリードのような外部端子や、スルーホール等によりＬＳＩチップの実装されない側の平面に設けられたバンプ電極と電気的に接続される。
【０１４４】
また、リードフレームにおけるダイや基板の表面と裏面にそれぞれのＬＳＩチップを配置して相互に接続するようにしてもよい。具体的には、基板の表面にＬＳＩチップ１０３を配置し、 ＬＳＩチップ１０３のパッド電極１０５とパッド電極１２５を、それぞれＬＳＩチップ１０３自身が実装される表面側に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。また、基板の裏面にＬＳＩチップ１１３を配置し、 ＬＳＩチップ１１３のパッド電極１１５を、ＬＳＩチップ１１３自身が実装される裏面側に設けられている所定の配線部分と電気的に接続されるようにワイヤボンディングする。ここで、基板に設けられている配線とスルーホールを介して、パッド電極１１５とパッド電極１２５とが電気的に接続される。また、基板における、ワイヤボンディングにてパッド電極１０５が接続された配線は、ワイヤボンディングにて更にリードのような外部端子に電気的に接続される。
【０１４５】
また、パッド電極をパンプ構造にてそれぞれのＬＳＩチップ間を相互に接続するようにしてもよい。これは、ワイヤボンディングを用いずに、パッド電極１０５とパッド電極１２５とが直接接続されるような構成となる。
【０１４６】
いずれにおいても、本発明のようなパッド電極を有するＬＳＩチップが適用でき、これら複数のＬＳＩチップを相互に接続することで、所望の機能を実現することができる。
【０１４７】
ただし、基板を用いることによるのコストの増加やサイズの増加、ダイの表裏面を用いた際のＬＳＩチップ間の相互の接続の困難性、バンプ構造とした際において、上側ＬＳＩチップのパッド電極の配置の変更に対する下側ＬＳＩチップにおける、上側ＬＳＩチップと接続されるべきパッド電極の配置変更に対する対処の必要性等の観点からみると、図２や図５に示すように、積層構造としてワイヤボンディングにより相互接続するものの方が、より最適といえる。
【０１４８】
しかしながら、ワイヤボンディング等に様々な要因により、積層構造における各ＬＳＩチップに対する応力の影響を受けることを極力避けたい場合には、上述したように、基板に２つのＬＳＩチップを実装し、この基板を用いて、２つのＬＳＩチップ間の相互の接続を行う方がよりよい。このため、基板を用いる方法は、応力の低減を重視するような製品やコスト的な面を十分補える他の要因を有する製品においては好適である。
【０１４９】
また、前述のＬＳＩチップに対する応力の影響にも関わるが、第２の実施の形態においては、サイズの大きいＬＳＩチップ２０３をマイコンとし、サイズの小さいＬＳＩチップ２１３を一括消去可能なＥＥＰＲＯＭとして説明したが、これに限られるものではない。例えば、サイズの大きいＬＳＩチップ２０３を一括消去可能なＥＥＰＲＯＭとし、サイズの小さいＬＳＩチップ２１３をマイコンとしてもよい。
【０１５０】
これは、例えば、積層される２つのＬＳＩチップにおいて適用される製造プロセスによっては、一括消去可能なＥＥＰＲＯＭのＬＳＩチップよりマイコンのＬＳＩチップの方がサイズを小さなる場合も考慮される。ただし、サイズの大きいＬＳＩチップ２０３が一括消去可能なＥＥＰＲＯＭで、サイズの小さいＬＳＩチップ２１３がマイコンとなるような場合には、次の点を考慮すべきである。
【０１５１】
図２４は、ＬＳＩチップ２０３に相当するＬＳＩチップ９１３として、一括消去可能なＥＥＰＲＯＭを用いた場合の、内部回路のレイアウトを示す図である。
【０１５２】
ＬＳＩチップ９１３は、メモリセル部が配置されたメモリセル領域９１３−１、チャージポンプ回路等の周辺回路が配置された第１の周辺回路領域９１３−２、その他の周辺回路が配置された第２の周辺回路領域９１３−３とからなる。この時、メモリセル領域９１３−１に配置されるメモリセル部は、応力による影響にて特性の変化を生じやすい。図２５は、ＬＳＩチップ９１３の主表面に、マイコンとしてのＬＳＩチップ９０３を積層した平面図である。また、図２６は、図２５におけるＬＳＩチップ９０３とＬＳＩチップ９１３における内部回路の配置との関係を示す平面図である。なお、図２５においては、リードや封止樹脂やワイヤを削除した状態を示している。
【０１５３】
図２５に示すように、ＬＳＩチップ９０３の内部回路とインターフェースをとるためのパッド電極９１５がＬＳＩチップ９１３の主表面に配置されている。図２５においては、ＬＳＩチップ９１３における外周の２つの辺にそれぞれ整列配置されている。ＬＳＩチップ９１３の主表面上にはＬＳＩチップ９０３が配置されている。ＬＳＩチップ９０３の主表面上には、パッド電極９１５に電気的に接続されるべき、ＬＳＩチップ９１３の内部回路とのインターフェースをとるためのパッド電極９２５が整列配置されている。パッド電極９２５は、ワイヤボンディング処理のし易さを考慮し、パッド電極９１５が配置されているＬＳＩチップ９１３の辺と並行で、近接したＬＳＩチップ９０３の各辺に沿って配置されている。また、 ＬＳＩチップ９０３の主表面上には、図示せぬ外部との接続用リードと電気的に接続されるべきパッド電極９０５が整列配置されている。パッド電極９０５は、ＬＳＩチップ９０３の外周における、パッド電極９２５の配置された辺と同じ辺に沿って、パッド電極９２５と千鳥状に配置されててもよいし、パッド電極９２５の配置されていない辺に沿って配置されてもよい。また、、パッド電極９２５の配置された辺と同じ辺に沿って、パッド電極９０５を配置する場合、隣合うパッド電極９０５の間隔が広ければ、パッド電極９０５の間にパッド電極９２５を配置して、パッド電極９０５とパッド電極９２５とを一列に整列配置してもよい。この場合、ワイヤボンディングの際に、リードと接続されるべきパッド電極９０５とパッド電極９２５との区別がしずらいが、ワイヤボンディングにてパッド電極９０５とリードとを電気的に接続するワイヤと、パッド電極９１５とパッド電極９２５とを電気的に接続するワイヤとが短絡するようなことが防止しやすいし、このような短絡防止のためにワイヤボンディングにてパッド電極９０５とリードとを電気的に接続するワイヤの頂点の高さを高くする必要がないので、封止樹脂の厚さも薄くすることができる。なお、パッド電極９２５は、接続されるべきリードとのワイヤボンディングを考慮して配置されればよい。
【０１５４】
図２６に示されるように、ＬＳＩチップ９０３（図２６においては点線にてその配置される領域を示している）は、ＬＳＩチップ９１３におけるメモリセル部が配置されたメモリセル領域９１３−１の上方を完全に覆うように配置されている。
【０１５５】
このように配置することにより、次のような効果がある。つまり、ＬＳＩチップ９０３，９１３の熱膨張係数の差、これらＬＳＩチップを樹脂封止する封止樹脂の熱膨張係数の差等により、例えば、図２６における領域９１３−２がメモリセル領域であったとすると、メモリセルにおいて、その上方をＬＳＩチップ９０３にて覆われた部分と覆われていない部分とがあることが分かる。このような状態で積層配置されたＬＳＩチップを樹脂にて封止すると、前述したような熱膨張係数の差等により、メモリセルに対する応力が不均一（特に、メモリセル領域におけるＬＳＩチップ９０３にて覆われた部分と覆われていない部分との境目のメモリセル）となり、この結果、メモリセルの特性に影響が与えられることとなる。このため、このようなメモリセル領域を有するＬＳＩチップ９１３の上に他のＬＳＩチップ９０３を積層配置する場合には、図２６のように、メモリセル領域９１３−１の上方をＬＳＩチップ９０３で完全に覆うように配置することで、上記の問題を解決することができる。
【０１５６】
図２７は、図２５の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。図２７は図２５のＡ−Ａ’断面図に相当する。なお、図１と同様な構成要素には同じ符号を付けている。図２７に示すように、インターフェース用のパッド電極９１５とパッド電極９２５とはワイヤ９１７にて電気的に接続されている。また、パッド電極９０５はリード９とワイヤ９０７にて電気的に接続されている。なお、ワイヤ９０７とワイヤ９１７とが短絡しないように、ワイヤ９０７の頂点の高さを十分高くする必要がある。また、このワイヤ９１７が外部に露出しないように、充分な厚さをもって、封止樹脂１０にて樹脂封止が施されている。
【０１５７】
図２８は、ＬＳＩチップ９１３における内部回路のレイアウトの変形例を示す図であり、図２６と同様に、ＬＳＩチップ９０３の配置される領域を点線にて示している。図２８においては、メモリセル領域９１３−１をＬＳＩチップ９１３の略中央領域にしている。このメモリセル領域９１３−１の周辺を、第１の周辺回路領域９１３−２や第２の周辺回路領域９１３−３としている。このように配置すると、ＬＳＩチップ９０３をＬＳＩチップ９１３の、主表面において、略中央領域を覆うように配置すれば、ＬＳＩチップ９０３にてメモリセル領域９１３−１の上方を十分覆うことができる。
【０１５８】
図２９は、図２８におけるＬＳＩチップ９１３の主表面に、マイコンとしてのＬＳＩチップ９０３を積層した平面図である。メモリセル領域９１３−１を図２８のようにすることで、図２９のようなパッド電極の配置を実現することができる。つまり、ＬＳＩチップ９０３における外周の並行する２辺に、インターフェース用のパッド電極９２５をそれぞれ配置でき、他の並行する２辺にリードとの接続用のパッド電極９０５をそれぞれ配置することができる。パッド電極９１５は、パッド電極９２５が配置された、ＬＳＩチップの外周の近傍に設けている。
【０１５９】
図３０、図３１は、それぞれ図３１の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。図３０は図２９のＡ−Ａ’断面図に相当し、図３１は図２９のＢ−Ｂ’断面図に相当する。
【０１６０】
図３０に示されるように、パッド電極９０５はリード９とワイヤ９０７にて電気的に接続されている。図３１に示されるように、パッド電極９１５はパッド電極９２５とワイヤ９１７にて電気的に接続されている。
【０１６１】
このように、図２８〜図３１から分かるように、パッド電極９０５とパッド電極９２５とを、ＬＳＩチップ９０３の外周における別々の辺にそれぞれ沿って配置することができるので、ワイヤ９０７とワイヤ９１７が短絡するような問題が生じない。また、このような短絡を防止するためにワイヤ９０７の頂点の高さを高くする必要がないので、図２７の場合に比べて、図３０の方が封止樹脂の厚さも薄くすることができる。また、パッド電極９０５とパッド電極９２５とが異なる辺に沿って配置されているので、誤ったワイヤボンディングがされることも低減できる。
【０１６２】
なお、上記においては、ＬＳＩチップ９１３を一括消去可能なＥＥＰＲＯＭとして説明したが、一括消去可能なＥＥＰＲＯＭと同様な応力の問題が生ずるメモリセルや回路を搭載するものであれば、ＬＳＩチップ９１３として一括消去可能なＥＥＰＲＯＭに限らず、図２４〜図３１のような方法を適用することが可能である。また、ＬＳＩチップ９０３もマイコンに限らなくともよい。サイズの異なるＬＳＩチップを用いたＭＣＰにおいて、このような応力を考慮したＭＣＰにおけるＬＳＩチップの配置は、図１７に示す従来のＭＣＰにおいても適用しても十分効果があるものである。
【０１６３】
このように、本発明においては、例えば、２つのＬＳＩチップのうち、そのどちらをマイコンとして用い、どちらをメモリとして用いても適用できるものである。つまり、一方をＬＳＩチップ１０３のようにインターフェース用のパッド電極１２５とリードとの接続用のパッド電極１０５とを設けておけば、他方のＬＳＩチップのサイズが大きい場合には、このＬＳＩチップの上にパッド電極１０５とパッド電極２０５を有するＬＳＩチップを配置するようにすればよいし、他方のＬＳＩチップのサイズが小さい場合には、パッド電極１０５とパッド電極２０５を有するＬＳＩチップの上にこのサイズの小さいＬＳＩチップを配置するようにすればよい。このように、一方のＬＳＩチップを開発することで、他方のＬＳＩチップとして様々なサイズや機能のものが適用でき、これにより種々のシステムＬＳＩを短期間に提供することができる。この場合、一方のＬＳＩチップは再度開発し直す必要がないので、コストも低減できる。
【０１６４】
なお、図２４〜図３１を用いて説明した構成においても、本明細書中で説明している種々の変形例や応用例を適用することが可能である。
【０１６５】
上記実施の形態や変形例、応用例にて示した回路におけるプルダウン抵抗やＮチャネル型ＭＯＳトランジスタは、選択信号ＳＥＬの電位レベルの用い方に応じて、プルアップ抵抗としたり、ＰチャネルＭＯＳトランジスタとしてもよい。また、リセット信号ＲＥＳに限らず、他の信号を用いてもよいが、ＬＳＩチップの動作の初期時において、自動的に設定されるものとしては、リセット信号ＲＥＳが好適である。
【０１６６】
【発明の効果】
以上、本発明の半導体装置によれば、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて容易に実現することができる。
【０１６７】
また、本発明の半導体装置によれば、さらに、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置にて実現するにあたって生ずる問題点を解決し、従来に比べてもシステムＬＳＩとしての機能を損なうことなく実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す断面図である。
【図２】本発明の第１の実施の形態におけるＭＣＰタイプの半導体装置１００の内部構造を示す平面図である。
【図３】図１における半導体装置１００の組立てを説明する斜視図である。
【図４】一括消去可能なＥＥＰＲＯＭを搭載してなるマイコン５０の構成を示すブロック図である。
【図５】本発明の第２の実施の形態におけるＭＣＰタイプの半導体装置の内部構造を示す平面図であり、ＥＥＰＲＯＭ版マイコンとしての半導体装置の図である。
【図６】本発明の第２の実施の形態におけるＭＣＰタイプの半導体装置の内部構造を示す平面図であり、マスクＲＯＭ版マイコンとしての半導体装置の図である。
【図７】パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路を示す図である。
【図８】選択信号ＳＥＬが入力される選択回路２６０の概念図である。
【図９】選択回路２６０の具体的な回路図である。
【図１０】図２の変形例を示す半導体装置の平面図である。
【図１１】図２の変形例を示す半導体装置の平面図である。
【図１２】図１１の応用例を示す半導体装置の平面図である。
【図１３】図１２の変形例を示す半導体装置の平面図である。
【図１４】図１３の応用例を示す半導体装置の平面図である。
【図１５】ワイヤボンディングにおける変形例を示す半導体装置の平面図である。
【図１６】従来の半導体装置を示す断面図である。
【図１７】他の従来の半導体装置を示す断面図である。
【図１８】図１７の半導体装置における平面図である。
【図１９】パッド電極２０５ａに接続された、ＬＳＩチップ２０３の回路の変形例を示す図である。
【図２０】本発明の第２の実施の形態の変形例におけるＭＣＰタイプの半導体装置の内部構造を示す平面図である。
【図２１】パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路を示す図である。
【図２２】本発明の変形例における、パッド電極の配置とリードの配置を示す図である。
【図２３】パッド電極２０５ａ及びパッド電極２０５ｂに接続された、 ＬＳＩチップ２０３の回路の他の例を示す図である。
【図２４】ＬＳＩチップ２０３に相当するＬＳＩチップ９１３として、一括消去可能なＥＥＰＲＯＭを用いた場合の、内部回路のレイアウトを示す図である。
【図２５】ＬＳＩチップ９１３の主表面に、ＬＳＩチップ９０３を積層した平面図である。
【図２６】図２５におけるＬＳＩチップ９０３とＬＳＩチップ９１３における内部回路の配置との関係を示す平面図である。
【図２７】図２５の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図である。
【図２８】ＬＳＩチップ９１３における内部回路のレイアウトの変形例を示す図である。
【図２９】図２８の変形例において、ＬＳＩチップ９１３の主表面に、ＬＳＩチップ９０３を積層した平面図である。
【図３０】図２９の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図（Ａ−Ａ’断面図）である。
【図３１】図２９の２つの積層されたＬＳＩチップを樹脂封止した半導体装置の断面図（Ｂ−Ｂ’断面図）である。
【符号の説明】
９ リード
１０３、２０３，５０３，６０３，７０３ ＬＳＩチップ（下側）
１１３、２１３，５１３，６１３，７１３ ＬＳＩチップ（上側）
１０５、２０５，５０５，６０５，７０５ パッド電極（リード接続用）
１１５、２１５，５１５，６１５，７１５ パッド電極（内部インターフェース用）
１２５、２２５，３２５，４２５，５２５，６２５，７２５ パッド電極（内部インターフェース用）
１０７、２０７，５０７ ワイヤ
１１７、２１７，５１７，７１７ ワイヤ
Claims (4)
- 第１の半導体素子と該第１の半導体素子の主表面上に積層配置される第２の半導体素子とを樹脂にて封止してなる半導体装置において、
前記半導体装置は外部との接続に用いられるために前記樹脂から延出した複数のリードを有し、
前記第１の半導体素子には、該第１の半導体素子の主表面に配置され、各々が該第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されており、前記リードの対応するものとワイヤにて接続される複数の第１のパッド電極と、該主表面に配置され、各々が該第１の半導体素子に設けられた複数の回路のいずれかと電気的に接続されている複数の第２のパッド電極とが設けられ、
前記第２の半導体素子には、前記第２の半導体素子の主表面に配置され、各々が該第２の半導体素子に設けられた回路と電気的に接続されており、前記第２のパッド電極の対応するものと電気的に接続される第３のパッド電極が設けられており、
前記第１の半導体素子は、前記複数の回路の１つとして、入力として電源電圧が供給されることにより前記第２の半導体素子に設けられた回路を使用するように選択制御する選択回路を有し、
前記複数の第１のパッド電極は、電源電圧を供給するための電圧供給用パッド電極と、該電圧供給用パッド電極と隣り合って配置され、前記選択回路の入力に接続される選択用パッド電極とを含み、
前記複数のリードは、前記電源電圧を供給するための電圧供給用リードを含み、
前記電圧供給用リードは前記電圧供給用パッド電極と前記選択用パッド電極とにそれぞれワイヤにて接続されることにより、
前記第２の半導体素子に設けられた回路を用いて所定の機能を実行することを特徴とする半導体装置。 - 前記選択回路は、リセット信号に応じて、前記選択用パッド電極から供給された電圧に応じた電圧レベルを有する選択信号を出力し、該電圧レベルを保持するラッチ回路を有することを特徴とする請求項１記載の半導体装置。
- 前記選択回路は前記選択用パッド電極と接地との間にプルダウン抵抗を有することを特徴とする請求項２記載の半導体装置。
- 前記選択回路は前記選択用パッドと接地との間に前記リセット信号に応じて導通するトランジスタを有することを特徴とする請求項２記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075833A JP3737333B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置 |
| US09/685,590 US6580164B1 (en) | 2000-03-17 | 2000-10-11 | Semiconductor device and method of manufacturing same |
| US10/401,763 US6777801B2 (en) | 2000-03-17 | 2003-03-31 | Semiconductor device and method of manufacturing same |
| US10/893,257 US6905913B2 (en) | 2000-03-17 | 2004-07-19 | Semiconductor device and method of manufacturing same |
| US11/101,420 US7414320B2 (en) | 2000-03-17 | 2005-04-08 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075833A JP3737333B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置 |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003336628A Division JP4392482B2 (ja) | 2003-09-29 | 2003-09-29 | 半導体装置 |
| JP2003336629A Division JP3981060B2 (ja) | 2003-09-29 | 2003-09-29 | 半導体装置 |
| JP2003336627A Division JP2004007017A (ja) | 2003-09-29 | 2003-09-29 | 半導体装置 |
| JP2005269070A Division JP4093259B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置 |
| JP2005269069A Division JP3981126B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267488A JP2001267488A (ja) | 2001-09-28 |
| JP3737333B2 true JP3737333B2 (ja) | 2006-01-18 |
Family
ID=18593664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075833A Expired - Fee Related JP3737333B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6580164B1 (ja) |
| JP (1) | JP3737333B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076248A (ja) * | 2000-08-29 | 2002-03-15 | Oki Micro Design Co Ltd | マルチチップパッケージ |
| JP4022040B2 (ja) * | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | 半導体デバイス |
| JP2002124626A (ja) * | 2000-10-16 | 2002-04-26 | Hitachi Ltd | 半導体装置 |
| US6472747B2 (en) * | 2001-03-02 | 2002-10-29 | Qualcomm Incorporated | Mixed analog and digital integrated circuits |
| JP4091838B2 (ja) * | 2001-03-30 | 2008-05-28 | 富士通株式会社 | 半導体装置 |
| US6887650B2 (en) * | 2001-07-24 | 2005-05-03 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance |
| JP2003068864A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体集積回路装置 |
| JP2003318360A (ja) | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3961914B2 (ja) * | 2002-09-05 | 2007-08-22 | 株式会社東芝 | 磁気メモリ装置 |
| US7068072B2 (en) * | 2003-06-30 | 2006-06-27 | Xilinx, Inc. | Integrated circuit with interface tile for coupling to a stacked-die second integrated circuit |
| JP4339032B2 (ja) * | 2003-07-02 | 2009-10-07 | パナソニック株式会社 | 半導体装置 |
| JP2005150456A (ja) * | 2003-11-17 | 2005-06-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4366472B2 (ja) | 2003-11-19 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US20050280133A1 (en) * | 2004-06-21 | 2005-12-22 | Alpha & Omega Semiconductor | Multiple device package |
| US7202554B1 (en) * | 2004-08-19 | 2007-04-10 | Amkor Technology, Inc. | Semiconductor package and its manufacturing method |
| US7530044B2 (en) * | 2004-11-04 | 2009-05-05 | Tabula, Inc. | Method for manufacturing a programmable system in package |
| US7301242B2 (en) * | 2004-11-04 | 2007-11-27 | Tabula, Inc. | Programmable system in package |
| US7446396B2 (en) * | 2005-02-10 | 2008-11-04 | Stats Chippac Ltd. | Stacked integrated circuit leadframe package system |
| US8201124B1 (en) | 2005-03-15 | 2012-06-12 | Tabula, Inc. | System in package and method of creating system in package |
| US7190604B2 (en) * | 2005-06-27 | 2007-03-13 | Lyontek Inc. | Capacity dividable memory IC |
| JP4900661B2 (ja) * | 2006-02-22 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
| JP2008033724A (ja) | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法 |
| JP5080762B2 (ja) | 2006-07-31 | 2012-11-21 | ミツミ電機株式会社 | 半導体集積回路装置 |
| JP5110247B2 (ja) * | 2006-07-31 | 2012-12-26 | ミツミ電機株式会社 | 半導体集積回路装置 |
| JP4289377B2 (ja) * | 2006-08-21 | 2009-07-01 | ソニー株式会社 | 物理量検出装置及び撮像装置 |
| JP5390064B2 (ja) * | 2006-08-30 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI352416B (en) * | 2006-09-12 | 2011-11-11 | Chipmos Technologies Inc | Stacked chip package structure with unbalanced lea |
| US20100320592A1 (en) * | 2006-12-29 | 2010-12-23 | Sanyo Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
| JP4692503B2 (ja) * | 2007-03-23 | 2011-06-01 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| JP4892418B2 (ja) * | 2007-06-25 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4940064B2 (ja) * | 2007-08-28 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5183186B2 (ja) * | 2007-12-14 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8102062B1 (en) * | 2007-12-28 | 2012-01-24 | Sandisk Technologies Inc. | Optionally bonding either two sides or more sides of integrated circuits |
| JP5103245B2 (ja) * | 2008-03-31 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2010097947A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社日立製作所 | 半導体装置 |
| JP5218319B2 (ja) * | 2009-07-27 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体基板 |
| US8296578B1 (en) | 2009-08-03 | 2012-10-23 | Xilinx, Inc. | Method and apparatus for communicating data between stacked integrated circuits |
| JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
| JP5432199B2 (ja) * | 2011-03-04 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
| JP5311078B2 (ja) * | 2011-04-07 | 2013-10-09 | ミツミ電機株式会社 | 半導体集積回路装置およびその製造方法 |
| CN104637911B (zh) * | 2013-11-08 | 2019-07-05 | 恩智浦美国有限公司 | 具有路由基板的基于引线框架的半导体装置 |
| IN2013CH05121A (ja) | 2013-11-12 | 2015-05-29 | Sandisk Technologies Inc | |
| JP6131875B2 (ja) * | 2014-02-18 | 2017-05-24 | 株式会社デンソー | 半導体パッケージ |
| JP6514916B2 (ja) * | 2015-03-03 | 2019-05-15 | ローム株式会社 | 絶縁同期整流型ｄｃ／ｄｃコンバータ、２次側モジュール、それを用いた電源装置、電源アダプタおよび電子機器 |
| JP2016225492A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社デンソー | 半導体パッケージ |
| US9859896B1 (en) | 2015-09-11 | 2018-01-02 | Xilinx, Inc. | Distributed multi-die routing in a multi-chip module |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267557A (en) | 1975-12-02 | 1977-06-04 | Toshiba Corp | Logical circuit |
| JPS6173359A (ja) | 1984-09-18 | 1986-04-15 | Fujitsu Ltd | 半導体装置 |
| JPS6199362A (ja) | 1984-10-22 | 1986-05-17 | Fujitsu Ltd | 半導体装置 |
| JPS6295978A (ja) | 1985-10-22 | 1987-05-02 | Mitsubishi Electric Corp | ア−ム短絡防止回路 |
| JP2918574B2 (ja) | 1989-09-29 | 1999-07-12 | 株式会社日立製作所 | 半導体装置 |
| JPH0714024B2 (ja) | 1990-11-29 | 1995-02-15 | 川崎製鉄株式会社 | マルチチップモジュール |
| JPH05267557A (ja) | 1992-03-17 | 1993-10-15 | Matsushita Electron Corp | 半導体装置 |
| US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
| JPH05343609A (ja) | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体集積回路装置 |
| JPH06295978A (ja) | 1993-04-07 | 1994-10-21 | Seiko Epson Corp | マルチチップパッケージ |
| JPH0738052A (ja) | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | マルチチップモジュール |
| JPH08288453A (ja) | 1995-04-17 | 1996-11-01 | Matsushita Electron Corp | 半導体装置 |
| US6005778A (en) * | 1995-06-15 | 1999-12-21 | Honeywell Inc. | Chip stacking and capacitor mounting arrangement including spacers |
| JPH09152979A (ja) | 1995-09-28 | 1997-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
| US6198136B1 (en) | 1996-03-19 | 2001-03-06 | International Business Machines Corporation | Support chips for buffer circuits |
| US5814881A (en) * | 1996-12-20 | 1998-09-29 | Lsi Logic Corporation | Stacked integrated chip package and method of making same |
| WO1998033217A1 (en) * | 1997-01-24 | 1998-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| JP3398004B2 (ja) * | 1997-03-24 | 2003-04-21 | ローム株式会社 | パッケージ型半導体装置の構造 |
| US6208018B1 (en) * | 1997-05-29 | 2001-03-27 | Micron Technology, Inc. | Piggyback multiple dice assembly |
| JP3283815B2 (ja) | 1998-02-27 | 2002-05-20 | 株式会社日立製作所 | 半導体集積回路モジュール |
| JP3447553B2 (ja) | 1998-03-25 | 2003-09-16 | シャープ株式会社 | 半導体パッケ−ジ |
| KR100277438B1 (ko) * | 1998-05-28 | 2001-02-01 | 윤종용 | 멀티칩패키지 |
| JP2000223657A (ja) | 1999-02-03 | 2000-08-11 | Rohm Co Ltd | 半導体装置およびそれに用いる半導体チップ |
| JP3669889B2 (ja) | 1999-04-28 | 2005-07-13 | シャープ株式会社 | 半導体集積回路装置 |
| JP3765952B2 (ja) | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
| JP2001127246A (ja) | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
-
2000
- 2000-03-17 JP JP2000075833A patent/JP3737333B2/ja not_active Expired - Fee Related
- 2000-10-11 US US09/685,590 patent/US6580164B1/en not_active Expired - Lifetime
-
2003
- 2003-03-31 US US10/401,763 patent/US6777801B2/en not_active Expired - Lifetime
-
2004
- 2004-07-19 US US10/893,257 patent/US6905913B2/en not_active Expired - Fee Related
-
2005
- 2005-04-08 US US11/101,420 patent/US7414320B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6905913B2 (en) | 2005-06-14 |
| JP2001267488A (ja) | 2001-09-28 |
| US7414320B2 (en) | 2008-08-19 |
| US20030201527A1 (en) | 2003-10-30 |
| US6580164B1 (en) | 2003-06-17 |
| US6777801B2 (en) | 2004-08-17 |
| US20040262775A1 (en) | 2004-12-30 |
| US20050181539A1 (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3737333B2 (ja) | 半導体装置 | |
| US7892865B2 (en) | Method of manufacturing a single chip semiconductor integrated circuit device including a mask ROM in a short time | |
| TW497199B (en) | Semiconductor device | |
| US6255845B1 (en) | Efficient use of spare gates for post-silicon debug and enhancements | |
| US6820179B2 (en) | Semiconductor device and data processing system | |
| US6991947B1 (en) | Hybrid semiconductor circuit with programmable intraconnectivity | |
| US20080142847A1 (en) | Semiconductor apparatus having a large-size bus connection | |
| JP5103245B2 (ja) | 半導体装置 | |
| US8046599B2 (en) | Semiconductor integrated circuit device including semiconductor integrated circuit board supplied with no high voltage | |
| US7576420B2 (en) | Semiconductor integrated circuit device having reduced terminals and I/O area | |
| US7492036B2 (en) | Semiconductor chip and semiconductor device including the same | |
| JP4093259B2 (ja) | 半導体装置 | |
| JP4392482B2 (ja) | 半導体装置 | |
| JP3981126B2 (ja) | 半導体装置の製造方法 | |
| JP3981060B2 (ja) | 半導体装置 | |
| JP2004007017A (ja) | 半導体装置 | |
| JP5311078B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03292550A (ja) | マイクロコンピュータ | |
| KR20060108957A (ko) | 롬 인터페이스 용 패드를 구비하는 반도체장치 | |
| JP2002042474A (ja) | 半導体集積回路装置 | |
| JPH06119469A (ja) | 半導体装置 | |
| JP2011138535A (ja) | シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法 | |
| JP2006114116A (ja) | 半導体記憶装置の入出力回路、入出力方法、組立方法、及び半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3737333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |