JP3961914B2 - 磁気メモリ装置 - Google Patents
磁気メモリ装置 Download PDFInfo
- Publication number
- JP3961914B2 JP3961914B2 JP2002260656A JP2002260656A JP3961914B2 JP 3961914 B2 JP3961914 B2 JP 3961914B2 JP 2002260656 A JP2002260656 A JP 2002260656A JP 2002260656 A JP2002260656 A JP 2002260656A JP 3961914 B2 JP3961914 B2 JP 3961914B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic memory
- permeability
- guide
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Materials Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の属する技術分野】
この発明は、磁気メモリ装置に関する。
【0002】
【従来の技術】
磁気ランダムアクセスメモリ(Magnetic Random Access Memory; 以下MRAMと略記)は、情報の記録担体として強磁性体の磁化方向を利用して、記録情報を随時書き換え、保持、読み出すことができる固体メモリの総称である。MRAMのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置が、平行であるか反平行であるかを2進情報“1”、“0”に対応させて行う。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。
【0003】
MRAMは、記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【0004】
MRAMは、従来の誘電体を用いた半導体メモリとその機能を比較すると、以下のような利点を有する。
(1)完全な不揮発性であり、また1015回以上の書き換えが可能である。
(2)非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能である。
(3))電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強い。
【0005】
MRAMの単位面積あたりの集積度、書き込み、読み出し時間は、概ねDRAMと同程度となることが予想される。従って不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、LSI混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【0006】
現在実用化の検討が進められているMRAMでは、メモリセルに強磁性トンネル効果(Tunnel Magneto-Resistance : 以下TMR効果と略記)を示す素子を用いている(例えば、非特許文献1参照)。TMR効果を示す素子(以下、TMR素子と略記)は、主として強磁性層/絶縁層/強磁性層からなる三層膜で構成され、電流は絶縁層をトンネルして流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。
【0007】
例えば、NiFe/Co/Al2O3/Co/NiFeトンネル接合では、50[Oe]以下の低磁界において25%を越える磁気抵抗変化率が見い出されている(例えば、非特許文献2参照)。TMR素子の構造としては、磁界感度改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたいわゆるスピンバルブ構造のもの(例えば、非特許文献3参照)、また磁気抵抗変化率のバイアス依存性を改善するために、二重のトンネルバリアを設けたもの(例えば、非特許文献4参照)が知られている。
【0008】
しかしながら、ギガビット(Gb)級以上の集積度を持つMRAMを開発するためには、解決すべき課題が幾つか残っている。その一つは、書き込み電流の低減である。従来提案されているMRAMでは、配線に電流を流してこれにより発生した磁界でMTJの記録層磁化を反転させる。配線からの発生磁界強度は、配線の電流値と配線−MTJ間距離に依存して変化するが、従来知られている報告例ではおよそ数[Oe/mA]程度である。さらにTMR素子の記録層の磁化反転閾値(以下スイッチング磁界Hswと定義)は、次式のようにTMR素子の磁化困難軸方向のサイズ(以下セル幅Wと定義)に反比例して増大する。
【0009】
【数1】
Hsw=Hsw0+A/W
【0010】
従来知られているAの値は10〜20[Oe・μm]である。
配線の信頼性を考えた場合、エレクトロマイグレーションが一つの制限を与える。エレクトロマイグレーションは配線電流密度で加速され、現在LSI製造に用いられているAl−Cu配線、Cu配線での電流密度上限はそれぞれ、およそ10[mA/μm2],100[mA/μm2]程度である。仮に、Gb級の集積度実現に必要な0.1μmルールでの製造を考えた場合、Cu配線を用いた場合でも配線に流せる電流値の上限は1mA程度であり、それにより発生する磁界の値は数[Oe]程度である。すなわちGb級のMRAMを実現するには、TMR素子のスイッチング磁界を数10〜数[Oe]に低減させる必要がある。
【0011】
しかしながら、このようにスイッチング磁界を下げたMRAMを使用するにあたっては、外部磁界よる誤書き込みに十分に注意する必要がある。例えば、電子機器に実装する場合、モータ、スピーカーの鉄心、永久磁石からの漏れ磁界、ブラウン管等の空芯コイルからの漏れ磁界、ケース開閉部に使われているマグネットクリップからの漏れ磁界等を考慮する必要がある。その他生活空間においても、マグネットクリップからの漏れ磁界による誤書き込み、データ破壊が生じる可能性がある。
【0012】
図1及び図2はそれぞれ、永久磁石及び空芯コイルからの漏洩磁束線を模式的に示している。本発明者等の調査によれば、半径5mm、厚さ2mmの円筒フェライト磁石(表面磁極1300kG))において、磁石中心より水平方向に5mm離れた位置での磁石動径方向の磁界は、約30[Oe]であった。一般に民生機器には上述のような多くの磁界源が存在するから、この様な民生機器に磁気メモリを使用するには環境からの擾乱磁界に対して記録された磁気情報を守るシールド構造が必要になる。
【0013】
例えば、図3は、従来考えられている磁気シールド構造を示している。この例では、磁気メモリを、パーマロイ等の高透磁率軟磁性材で磁気シールドされた完全密閉型パッケージに配置する(例えば、特許文献1参照)。
【0014】
【特許文献1】
米国特許5,939,772号明細書
【非特許文献1】
ISSCC 2000 Digest Paper TA7.2
【非特許文献2】
IEEE Trans.Mag.,33,3553(1997)
【非特許文献3】
Jpn. J. Appl. Phys.,36, L200(1997)
【非特許文献4】
Jpn. J. Appl. Phys.,36, L1380(1997)
【0015】
【発明が解決しようとする課題】
しかし、磁気シールド材により完全密閉空間を構成するようなパッケージ構造は、パッケージが大型になり、コスト面からもまた実装技術面からも好ましくない。特に、民生用に利用するには問題がある。
【0016】
この発明は、より簡便に擾乱磁界の影響を受けないようにした磁気メモリ装置を提供することを目的としている。
【0017】
【課題を解決するための手段】
この発明は、磁気メモリチップをパッケージングして構成される磁気メモリ装置において、パッケージ構造体の一部を、磁気メモリの記録層の透磁率に比べて10倍以上の透磁率である高透磁率磁性体を含む磁気ガイドとし、前記パッケージ構造体は、磁気メモリチップがダイスボンド剤により中央部に接着されるヒートシンクと、このヒートシンクの周辺部に接着されて、磁気メモリチップの端子が引き出される配線板と、磁気メモリチップを封止する樹脂とを有し、前記ヒートシンク、ダイスボンド剤、封止樹脂の少なくとも一つが前記高透磁率磁性体を含む磁気ガイドであることを特徴とする。
【0021】
【発明の実施の形態】
図4は、この発明の基本的な考え方を、図3との比較で示している。この発明においては、磁気メモリ1に接して、或いはごく近接した位置に、高透磁率磁性材からなる磁気ガイド2を配置する。これにより、磁気メモリ1の近傍を通る漏洩磁束線を磁気メモリ1内に導くことなく、磁気ガイド2を通すことによって、磁気メモリ1への擾乱磁界の影響を軽減することができる。
【0022】
この発明が有効となる要件をまとめると、次の3点になる。
(1)磁気メモリに対して高透磁率磁性材の磁気ガイドが配置されること。
(2)磁気メモリの記録層の透磁率に比べて、磁気ガイドの透磁率は10倍以上大きいこと。
(3)磁気メモリが磁気ガイドにより密閉されることはなく、直方体からなる磁気ガイドの少なくとも一面が開放されていること。
【0023】
(1),(2)の要件により、磁気メモリの記録層に擾乱磁界の磁束が実質的に通らないようにすることができる。また、(3)の要件によって、パッケージの大型化を防止し、従来の実装技術に大きな変更を加えることなく、従ってコスト高を招くことなく、民生用途に用いられる磁気メモリ装置が得られる。
磁気メモリと磁気ガイドの間の最適距離、磁気ガイドの寸法、材質、透磁率等は具体的な磁気メモリのデバイス構造に応じて決定される。
以下、具体的な実施の形態を説明する。
【0024】
[実施の形態1]
図5はこの発明の一実施の形態であり、パッケージ構造は通常のSIPパッケージである。磁気メモリチップ11は、リードフレーム12のダイパッド12a上にダイスボンド剤(接着剤)を用いて搭載される。磁気メモリチップ11の端子パッドとリードフレーム12のインナーリード12bの間は、ボンディングワイヤ14により接続され、その後樹脂13によりモールドされている。
【0025】
図5(b)は、リードフレーム12の平面図を示しており、ダイパッド12a、インナーフレーム12b及びアウターフレーム12cを有する。図6に示すように、ダイパッド12bが中心ではなく、隅にあるようなリードフレームであってもよい。通常この種のリードフレームに用いられる材料は、Cu系材料、Fe系材料である(例えば、特開平9−74159号公報参照)。
【0026】
これに対してこの実施の形態では、リードフレーム12を導電性の高透磁率磁性材で構成する。これにより、リードフレーム12が磁気ガイドとなり、擾乱磁界の影響を防止することができる。
なお、磁気メモリチップとのボンディング部の接触抵抗を下げるためには、インナーリード部には貴金属メッキが、外部基板との接続のための半田付け性をよくするためには、アウターリード部には貴金属や半田メッキがなされる。
【0027】
リードフレーム12として好ましい磁性材料は、方向性電磁鋼板、パーマロイ、各種添加元素を加えたパーマロイ系合金、センダスト、ファインメット等の金属結晶系材料、金属アモルファス箔体、フェライト材料等がある。シールド性能を決定するのは、これら磁性材の透磁率であるが、強磁界下では膜の飽和磁化を考慮する必要もある。従って、要求されるシールド性能に応じて材料を選択すればよい。
【0028】
膜の飽和磁化をB、シールド材の比透磁率をμ、予想される最大外部磁界をHmaxとすれば、B<4πμHmaxがシールド材に要求される条件である。例えば、Hmax=20Oe、μ=103とした場合、Bは約2Tとなり、この場合Feを主体とする芳香性電磁鋼板が有用である。また、Hmax=50Oe、μ=103とした場合、Bは約0.7Tとなり、この場合パーマロイ系合金が有用である。 なお、Hmaxはメモリ記録層の磁化容易軸方向のベクトル成分のみ考慮すればよい。
【0029】
[実施の形態2]
図5及び図6で説明したリードフレーム12は、全体が高透磁率磁性材であるが、従来のCu系或いはFe系リードフレームの表面に高透磁率磁性材を被覆して、これを磁気ガイドとしてもよい。高透磁率磁性材膜は、メッキ、蒸着、スパッタ等により形成することができる。或いは、フェライト等の高透磁率磁性材粉末を含む樹脂ペーストを塗布してもよい。
【0030】
[実施の形態3]
図7は、マルチチップパッケージにこの発明を適用した実施の形態である。磁気メモリチップ11a,11bは、リードフレーム12のダイパッド12aに重ねてダイスボンド剤15a,15bにより接着される。なおチップ11a,11aが共に磁気メモリチップではなく、例えばチップ11aがロジックICチップであり、チップ11bが磁気メモリチップという組み合わせの場合もある。
【0031】
この実施の形態でも、先の実施の形態と同様に、リードフレーム12を高透磁率磁性材で構成するか、或いは少なくともその表面に高透磁率磁性材を被覆する。これにより、リードフレーム12が磁気ガイドとなる。
【0032】
[実施の形態4]
図7の構成において、リードフレーム12は、非磁性の高放熱性金属により構成し、チップを接着するダイスボンド剤15a,15bの少なくとも一方に、高透磁率磁性材を含むものを用いることができる。これにより、ダイスボンド剤15a,15bが磁気ガイドとなる。その様なダイスボンド剤は、高透磁率磁性材微粒子を分散させた塗布型の樹脂剤でもよいし、或いは図8に示すように、粘着性の樹脂シート21a,12bの間に高透磁率磁性箔体22を挟んだシート材を用いてもよい。
【0033】
[実施の形態5]
図7の構成において、リードフレーム12及びダイスボンド剤15a,15bは従来と同様のものとし、封止樹脂13を磁気ガイドとして機能させることもできる。この場合、樹脂13のうち、チップ上面を覆う部分13b或いはチップ下面を覆う部分13aのいずれか一方のみに、高透磁率磁性材微粒子を分散させた樹脂を用いればよい。高透磁率磁性材としては、酸化物であるスピネル型フェライト、ガーネット型フェライトが適している。より具体的には、Mn−Znフェライト及び添加剤を加えた樹脂、イットリウム鉄ガーネット及び添加剤を加えた樹脂等が用いられる。これらの磁性材の添加によって、樹脂の絶縁性が低下する場合もあるので、アウターリード部が接する箇所には、通常の樹脂を用い、それ以外の部分にのみ高透磁率磁性材を添加するようにしても良い。
【0034】
[実施の形態6]
ここまでの実施の形態3〜5の組み合わせも可能である。即ち図7の構成において、リードフレーム12を磁気ガイドにすると同時に、ダイスボンド剤15a,15bを磁気ガイドにする。或いは、リードフレーム12を磁気ガイドにすると同時に、封止樹脂13の上部13b又は下部13aを磁気ガイドにする。或いは、ダイスボンド剤15a,15bを磁気ガイドにすると同時に、封止樹脂13の上部13b又は下部13aを磁気ガイドにする。更には、これらを全て磁気ガイドにすることもできる。
【0035】
[実施の形態7]
図9は、別の実施の形態のパッケージ構造である。セラミック積層板31はヒートシンク33の周辺部に固定され、磁気メモリチップ11は、そのヒートシンク33の中央部にダイスボンド剤34により接着される。磁気メモリチップ11の端子はセラミック積層板31の各層配線にボンディングにより接続され、各層配線はスルー配線を介して積層板31の一面に配置された半田ボール32に接続されている。
【0036】
この様なパッケージ構造において、この実施の形態では、ヒートシンク33を高透磁率磁性材により構成して、これを磁気ガイドとする。良好な放熱性が要求される場合には、ヒートシンク33の本体はCu,Al等により構成して、その表面に実施の形態2で示したように高透磁率磁性膜を付着させ、これを磁気ガイドとすればよい。
【0037】
[実施の形態8]
図9のパッケージ構造において、ヒートシンク33は非磁性金属とし、ダイスボンド剤34を高透磁率磁性材の混入剤とする。或いはダイスボンド剤34として、図8に示したような高透磁率磁性箔体を樹脂シートで挟んだシート材を用いる。この様に、ダイスボンド剤34を磁気ガイドとすることにより、擾乱磁界の影響を防止することができる。
【0038】
[実施の形態9]
図9のパッケージ構造において、ヒートシンク33及びダイスボンド剤34は従来と同様のものとし、封止樹脂35に高透磁率磁性材微粒子を分散させた樹脂を用いて、これを磁気ガイドとして機能させることもできる。高透磁率磁性材としては、酸化物であるスピネル型フェライト、ガーネット型フェライトが適している。より具体的には、Mn−Znフェライト及び添加剤を加えた樹脂、イットリウム鉄ガーネット及び添加剤を加えた樹脂等が用いられる。
【0039】
[実施の形態10]
実施の形態7〜9の組み合わせも可能である。即ち図9の構成において、ヒートシンク33を磁気ガイドにすると同時に、ダイスボンド剤34を磁気ガイドにする。或いは、ヒートシンク33を磁気ガイドにすると同時に、封止樹脂35を磁気ガイドにする。或いは、ダイスボンド剤34を磁気ガイドにすると同時に、封止樹脂35を磁気ガイドにする。更には、これらを全て磁気ガイドにすることもできる。
【0040】
[実施の形態11]
図10は、別の実施の形態のパッケージ構造である。ベース基板41には、チップ端子を引き出す配線42が形成され、周囲には半田ボール43が形成とされている。このベース基板41に磁気メモリチップ11はフェースダウンボンディングされ、チップ部は封止樹脂44で覆われる。
【0041】
このパッケージ構造において、ベース基板41を、高透磁率磁性材により構成して、これを磁気ガイドとする。良好な放熱性が要求される場合には、ヒートシンク33の本体はCu,Al等により構成して、その表面に高透磁率磁性膜を付着させ、これを磁気ガイドとすればよい。
【0042】
[実施の形態12]
図10のパッケージ構造において、ベース基板41は従来と同様のものとし、封止樹脂35に高透磁率磁性材微粒子を分散させた樹脂を用いて、これを磁気ガイドとして機能させることもできる。高透磁率磁性材としては、酸化物であるスピネル型フェライト、ガーネット型フェライトが適している。より具体的には、Mn−Znフェライト及び添加剤を加えた樹脂、イットリウム鉄ガーネット及び添加剤を加えた樹脂等が用いられる。
或いは、ベース基板41を高透磁率磁性材により構成すると同時に、封止樹脂44に高透磁率磁性材微粒子を分散させた樹脂を用いて、これらを共に磁気ガイドとして機能させることもできる。
【0043】
[実施の形態13]
図11は、別の実施の形態のパッケージ構造である。チップ搭載部に凹部が形成されたベース基板51は両面配線板であり、両面配線はスルーホール配線により接続されている。このベース基板51に磁気メモリチップ11がダイスボンド剤52により接着され、磁気メモリチップ11は封止樹脂53で覆われる。
【0044】
このパッケージ構造において、ダイスボンド剤52を高透磁率磁性材の混入剤とする。或いはダイスボンド剤52として、図8に示したような高透磁率磁性箔体を樹脂シートで挟んだシート材を用いる。この様に、ダイスボンド剤52を磁気ガイドとすることにより、擾乱磁界の影響を防止することかできる。
【0045】
[実施の形態14]
図11のパッケージ構造において、封止樹脂53に高透磁率磁性材微粒子を分散させた樹脂を用いて、これを磁気ガイドとして機能させることもできる。或いは封止樹脂53と共に、ダイスボンド剤52を磁気ガイドとすることもできる。
【0046】
【発明の効果】
以上述べたようにこの発明によれば、簡便に擾乱磁界の影響を受けないようにした磁気メモリ装置を提供することができる。
【図面の簡単な説明】
【図1】永久磁石の漏洩磁束分布を示す図である。
【図2】空芯コイルの漏洩磁束分布を示す図である。
【図3】従来の磁気シールド型磁気メモリを示す図である。
【図4】この発明による磁気メモリのパッケージングの基本を示す図である。
【図5】この発明の実施の形態による磁気メモリ装置を示す図である。
【図6】リードフレームの構成例を示す図である。
【図7】他の実施の形態による磁気メモリ装置を示す図である。
【図8】ダイボンド用シート材を示す図である。
【図9】他の実施の形態による磁気メモリ装置を示す図である。
【図10】他の実施の形態による磁気メモリ装置を示す図である。
【図11】他の実施の形態による磁気メモリ装置を示す図である。
【符号の説明】
1…磁気メモリ、2…磁気ガイド、11…磁気メモリチップ、12(12a,12b,12c)…リードフレーム、13(13a,13b)…封止樹脂、14…ボンディングワイヤ、15…ダイスボンド剤、21a,21b…樹脂シート、22…高透磁率磁性箔体、31…セラミック積層板、32…半田ボール、33…ヒートシンク、34…ダイスボンド剤、35…封止樹脂、41…ベース基板、42…配線、43…半田ボール、51…ベース基板、52…ダイスボンド剤、53…封止樹脂。
Claims (1)
- 磁気メモリチップをパッケージングして構成される磁気メモリ装置において、
パッケージ構造体の一部を、磁気メモリの記録層の透磁率に比べて10倍以上の透磁率である高透磁率磁性体を含む磁気ガイドとし、
前記パッケージ構造体は、磁気メモリチップがダイスボンド剤により中央部に接着されるヒートシンクと、このヒートシンクの周辺部に接着されて、磁気メモリチップの端子が引き出される配線板と、磁気メモリチップを封止する樹脂とを有し、前記ヒートシンク、ダイスボンド剤、封止樹脂の少なくとも一つが前記高透磁率磁性体を含む磁気ガイドである
ことを特徴とする磁気メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002260656A JP3961914B2 (ja) | 2002-09-05 | 2002-09-05 | 磁気メモリ装置 |
US10/653,976 US6984867B2 (en) | 2002-09-05 | 2003-09-04 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002260656A JP3961914B2 (ja) | 2002-09-05 | 2002-09-05 | 磁気メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103071A JP2004103071A (ja) | 2004-04-02 |
JP3961914B2 true JP3961914B2 (ja) | 2007-08-22 |
Family
ID=32261243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002260656A Expired - Fee Related JP3961914B2 (ja) | 2002-09-05 | 2002-09-05 | 磁気メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6984867B2 (ja) |
JP (1) | JP3961914B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1576611B1 (en) * | 2002-12-18 | 2012-11-28 | Crocus Technology, Inc. | Tamper-resistant i.c. packaging and approach |
JP2004259978A (ja) * | 2003-02-26 | 2004-09-16 | Toshiba Corp | 磁気記憶装置 |
JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
JP2009195736A (ja) * | 2003-11-14 | 2009-09-03 | Daiichi Shokai Co Ltd | 遊技機 |
JP2005169091A (ja) * | 2003-11-14 | 2005-06-30 | Daiichi Shokai Co Ltd | 遊技機 |
JP5062248B2 (ja) | 2007-02-27 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 磁気メモリチップ装置の製造方法 |
JP2008300686A (ja) * | 2007-05-31 | 2008-12-11 | Toshiba Corp | 集積回路 |
US7968978B2 (en) * | 2007-06-14 | 2011-06-28 | Raytheon Company | Microwave integrated circuit package and method for forming such package |
US20080315374A1 (en) * | 2007-06-25 | 2008-12-25 | Sung Soo Kim | Integrated circuit package-in-package system with magnetic film |
US9318403B2 (en) * | 2007-06-25 | 2016-04-19 | Stats Chippac Ltd. | Integrated circuit packaging system with magnetic film and method of manufacture thereof |
JP5332374B2 (ja) * | 2008-07-25 | 2013-11-06 | サンケン電気株式会社 | 半導体装置 |
JP5425461B2 (ja) | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI401773B (zh) * | 2010-05-14 | 2013-07-11 | Chipmos Technologies Inc | 晶片封裝裝置及其製造方法 |
JP5858335B2 (ja) * | 2012-01-16 | 2016-02-10 | 大日本印刷株式会社 | 半導体装置 |
US11165717B2 (en) | 2015-10-26 | 2021-11-02 | Western Digital Technologies, Inc. | Fabric interconnection for memory banks based on network-on-chip methodology |
US10243881B2 (en) * | 2015-10-27 | 2019-03-26 | Western Digital Technologies, Inc. | Multilayer 3D memory based on network-on-chip interconnection |
US10199361B2 (en) * | 2016-01-29 | 2019-02-05 | Cyntec Co., Ltd. | Stacked electronic structure |
US9741677B1 (en) * | 2016-03-01 | 2017-08-22 | Infineon Technologies Ag | Semiconductor device including antistatic die attach material |
CN106206934A (zh) * | 2016-07-14 | 2016-12-07 | 长春禹衡光学有限公司 | 一种基于磁阻芯片的齿轮式传感器模组及其封装方法 |
US10629518B2 (en) * | 2018-08-29 | 2020-04-21 | Nxp Usa, Inc. | Internally-shielded microelectronic packages and methods for the fabrication thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5939772A (en) * | 1997-10-31 | 1999-08-17 | Honeywell Inc. | Shielded package for magnetic devices |
JP3892139B2 (ja) * | 1998-03-27 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置 |
US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
TWI248384B (en) * | 2000-06-12 | 2006-02-01 | Hitachi Ltd | Electronic device |
US6452253B1 (en) * | 2000-08-31 | 2002-09-17 | Micron Technology, Inc. | Method and apparatus for magnetic shielding of an integrated circuit |
US6906396B2 (en) * | 2002-01-15 | 2005-06-14 | Micron Technology, Inc. | Magnetic shield for integrated circuit packaging |
-
2002
- 2002-09-05 JP JP2002260656A patent/JP3961914B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-04 US US10/653,976 patent/US6984867B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040100832A1 (en) | 2004-05-27 |
US6984867B2 (en) | 2006-01-10 |
JP2004103071A (ja) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961914B2 (ja) | 磁気メモリ装置 | |
TWI231975B (en) | Magnetic memory device | |
TWI240274B (en) | Magnetic memory device | |
EP1575054B1 (en) | Magnetic shield member, magnetic shield structure, and magnetic memory device | |
US8492881B2 (en) | Magnetic storage device | |
JP2004349476A (ja) | 半導体装置 | |
JP2003115578A (ja) | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ | |
JP3879576B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
WO2011046091A1 (ja) | 磁性体装置 | |
JP2005158985A (ja) | 磁気メモリ装置の実装構造及び実装基板 | |
JP4147466B2 (ja) | 磁気メモリ装置 | |
JP2004221463A (ja) | 磁気メモリ装置 | |
JP2004207322A (ja) | 磁気メモリ装置 | |
JP5397587B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2005203535A (ja) | 磁気メモリ | |
JP2008306094A (ja) | 磁気メモリおよびその製造方法 | |
JP2004193246A (ja) | 磁気メモリ装置 | |
JP2004221289A (ja) | 磁気メモリ装置 | |
JP2005078693A (ja) | 磁気メモリ装置及びその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |