JP3892139B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3892139B2
JP3892139B2 JP08172398A JP8172398A JP3892139B2 JP 3892139 B2 JP3892139 B2 JP 3892139B2 JP 08172398 A JP08172398 A JP 08172398A JP 8172398 A JP8172398 A JP 8172398A JP 3892139 B2 JP3892139 B2 JP 3892139B2
Authority
JP
Japan
Prior art keywords
die pad
suspension lead
lead
semiconductor chip
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08172398A
Other languages
English (en)
Other versions
JPH11284121A (ja
Inventor
志康 秦
浩 川下
良治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP08172398A priority Critical patent/JP3892139B2/ja
Priority to US09/162,788 priority patent/US6020625A/en
Priority to KR1019980046466A priority patent/KR100310523B1/ko
Priority to DE1998155216 priority patent/DE19855216A1/de
Priority to CNB981223869A priority patent/CN1151555C/zh
Publication of JPH11284121A publication Critical patent/JPH11284121A/ja
Application granted granted Critical
Publication of JP3892139B2 publication Critical patent/JP3892139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置用リードフレームに関する。さらに詳しくは、一辺の長さがモールド外形寸法の一辺の長さの７０％である半導体チップをリードフレームに固定保持し、樹脂封止後に高品質および信頼性の高い半導体装置および該半導体装置に用いられるリードフレームに関する。
【０００２】
【従来の技術】
従来の半導体装置においては、リードフレームのダイパッドの寸法は、半導体チップをダイパッドにダイボンドするときのダイボンド装置への搭載精度を考慮して半導体チップサイズよりも０．２〜０．４ｍｍ大きくされている。ダイパッドを銅系材料で作製すると、半導体チップの熱膨張率αｓｉ＝３．５×１０-6に比べて銅の熱膨張率αｃｕ＝１７×１０-6とのあいだに非常に大きな差があるために、半導体チップをダイパットにダイボンドすると、熱応力の差が発生し、半導体チップが水平方向に割れたり、また外装モールドしたときの外装モールドに１００μｍをこえる熱変形の反りが生じたりして、半田耐熱性やヒートサイクル性などの熱残留応力特性がわるいばあいがある。このため、通常ダイパッドには、４ｍｍ×４ｍｍの寸法までの半導体チップが搭載されていた。
【０００３】
そこで、前記熱残留応力特性を解決し、半導体チップの寸法が４ｍｍ×４ｍｍ以上の半導体チップを搭載できるようにするために、ダイパッドの材質が熱膨張率αｆｅ＝５．５×１０-6の鉄系材料に変更されている。しかし、半導体装置の放熱特性は、ダイパッドの材質により決まるため、鉄系ダイパッドであるばあい、銅の熱伝導率γｃｕが０．３６０Ｗ／ｍｍ℃であるのに対して、鉄の熱伝導率γｆｅが０．０１５９Ｗ／ｍｍ℃と小さいために、完成した半導体装置の許容消費電力の値は低くなる。
【０００４】
一方、ダイパッドの例として、たとえば特開平７−２０２１０５号公報および特開平８−２３６６８５号公報などに開示されているものがある。しかし、これらには、（１）半導体チップの寸法は、ダイパッドの外周寸法より小さいこと、（２）半導体チップの寸法は補強材の外周寸法より小さいこと、（３）半導体チップの寸法が外装モールド寸法の３０％の小さな半導体チップをモールド内に収納していること、また半導体チップの寸法は半導体チップ外径からモールド外径までの寸法と等しいか小さいこと、（４）ダイパッドと補強材との間隔寸法は半導体チップの寸法とダイパッドの寸法の差とほぼ等しく、また補強材の幅寸法もダイパッドと補強材との間隔寸法とほぼ等しく形成していること、（５）ダイパッドの材質に関する記載がないこと、（６）銅系材料のダイパッドの沈め量は、鉄系材料のダイパッドの沈め量に比較して深く沈める必要があることについて記載がないこと、および（７）ダイパッド吊りリードの剛性とダイパッドの寸法との関係については記載がない。このため、半導体装置のアセンブリ工程内で生じる現象、たとえばダイボンドすることにより生じるチップ反り現象、それに伴うフレームの沈め量の変化現象、ワイヤボンドしたのちのフレーム沈め量の変化現象、モールドするときの樹脂流動アンバランスによって生じる全ての現象を満足することができず、モールド内に収納できる半導体チップの寸法比率を大きくすることができない。
【０００５】
【発明が解決しようとする課題】
今後、半導体チップは高機能化、多ピン化されると樹脂封止体積に対して半導体チップの占める体積が大きくなる。それと同時に、ダイパッド、ダイパッドの吊りリード、インナーリードの占める体積も大きくなる。
【０００６】
このため、半導体チップをダイパッドにダイボンドすると、異なる熱膨張係数材料の接合により、ダイパッドが曲がり、ダイパッドを支えている吊りリードを介して、ダムバーやリードフレーム枠に変形を与える。たとえば吊りリードの剛性をリードフレーム枠の剛性に近づけると、リードフレーム枠にダイパッド曲がりの影響を伝え、リードフレーム枠を変形させるため、半導体装置の組立工程でフレーム枠に設けられた送り穴ピッチの寸法を狂わせ、ワイヤボンド装置へのフレーム搬送ミスを生じさせる。
【０００７】
逆に吊りリードの剛性をリードフレーム枠の剛性に比べて非常に小さくすると、リードフレーム枠に与えるダイパッド曲がりの影響が小さくなり、リードフレーム枠に変形を生じさせないが、ワイヤボンド工程で、リードを押さえ金型で押さえてワイヤボンドしたのちに、押さえ金型を取り外すと、金線の張力によって、半導体チップが持ち上げられる量が大きくなるという問題がある。またモールド工程で、成形金型を用いて半導体チップを溶融樹脂で樹脂封止するばあい、その成形金型に溶融樹脂を注入しているときに、その溶融樹脂の流入圧でダイパッドが上下方向にシフトする量が大きくなるという問題がある。
【０００８】
前記現象は、半導体チップの体積が樹脂封止体積に占める割合が大きくなったとき、その影響は顕著になり、ばあいによっては製品化が困難である。仮に製品化しても半導体装置の反りが大きく、リード平坦度の規格を満足しないために、歩留りが低下し、熱残留応力による耐半田耐熱性、耐ヒートサイクル性、耐クラック性および耐剥離性がわるいなどの問題がある。
【０００９】
本発明は、叙上の事情により、（１）ダイボンド工程時の反りの低減とダイパッドシフトの低減、（２）ワイヤボンド工程時のダイパッドシフトの低減、および（３）モールド工程時のダイパッドシフトの低減により、半導体チップの体積が樹脂封止体積に占める割合に対して大きく、高品質および高信頼性の半導体装置および該半導体装置に用いられるリードフレームを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１にかかわる本発明の半導体装置は、複数のコーナーを有するダイパッド（１）と、前記ダイパッド上に接着される半導体チップ（ＣＰ）と、前記半導体チップの外側に必要な隙間を介して周縁に沿って所定の間隔で配列された、内端部を有する複数のインナーリード（２）と、前記インナーリードの外方に延設される複数のアウターリード（３）と、前記ダイパッドの周縁に沿って額縁状に配置された吊りリード補強材（４）と、前記ダイパッドのコーナーを吊りリード補強材に接続する第一の吊りリード（５）と、前記吊りリード補強材から、その外方に延設される第二の吊りリード（７）と、前記半導体チップと前記複数のインナーリードとを電気的に接続するボンディングワイヤー（１１）と、前記半導体チップ、ダイパッド、第一の吊りリード、吊りリード補強材、第二の吊りリード、およびボンディングワイヤーを封止するモールド樹脂（１２）とを備える半導体装置であって、前記第一の吊りリードが第二の吊りリードの幅寸法より大きな幅を有しており、前記第二の吊りリードでダイパッド沈めが行なわれてなることを特徴とする。
【００１１】
請求項２にかかわる本発明の半導体装置用リードフレームは、複数のコーナーを有するダイパッド（１）と、前記ダイパッド上に接着される半導体チップ（ＣＰ）と、前記半導体チップの外側に必要な隙間を介して周縁に沿って所定の間隔で配列された、内端部を有する複数のインナーリード（２）と、前記インナーリードの外方に延設される複数のアウターリード（３）と、前記ダイパッドの周縁に沿って額縁状に配置された吊りリード補強材（４）と、前記ダイパッドのコーナーを吊りリード補強材に接続する第一の吊りリード（５）と、前記吊りリード補強材から、その外方に延設される第二の吊りリード（７）と、前記半導体チップと前記複数のインナーリードとを電気的に接続するボンディングワイヤー（１１）と、前記半導体チップ、ダイパッド、第一の吊りリード、吊りリード補強材、第二の吊りリード、およびボンディングワイヤーを封止するモールド樹脂（１２）とを備える半導体装置であって、前記第二の吊りリードに、少なくとも前記第二の吊りリードの板厚の１．５倍以上の段差が設けられることで、ダイパッド沈めが行なわれてなることを特徴とする。
【００１２】
請求項３にかかわる本発明の半導体装置用前記第一の吊りリードは、前記第二の吊りリードよりも長いことを特徴とする請求項１から２のいずれかに記載の半導体装置が設けられてなることを特徴とする。
【００１３】
また請求項４にかかわる本発明の半導体装置用前記ダイパッドの１辺の長さが、額縁状に形成される吊りリード補強材最外周の１辺の長さの５０％以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置が設けられてなることを特徴とする。
【００１６】
【発明の実施の形態】
以下、添付図面に基づき、本発明の半導体装置および半導体装置用リードフレームを説明する。
【００１７】
図１は本実施の形態におけるダイパッドに半導体チップを単列搭載しモールドまで完了したときの状態を示す。同図の一部分にダムバーおよび外部リード切断したときの部分を示す。同図にはモールド外形寸法と半導体チップの寸法との関係の一例をも同時に示す。図２は図１のモールド樹脂を省略して本実施の形態におけるダイパッド、額縁状の吊りリード補強材、第一の吊りリード、第二の吊りリードおよび半導体チップの寸法の関係の一例を示す。図３はリードフレームの要部断面図である。
【００１８】
図１〜３に示すように、本発明の一実施の形態にかかわるリードフレームＦは、複数のコーナーを有するダイパッド１と、該ダイパット１の周縁１ａに沿って所定の間隔で配列された、内端部２ａを有する複数のインナーリード２と、該インナーリード２の外方に延設されるアウターリード３と、前記ダイパット１とインナーリード２とのあいだに、該ダイパット１の周縁１ａに沿って額縁状に配置された吊りリード補強材４と、前記ダイパッド１のコーナーを吊りリード補強材４に接続する第一の吊りリード５と、前記吊りリード補強材４を前記インナーリード２とアウターリード３とのあいだのダムバー６に接続する第二の吊りリード７とからなり、該第二の吊りリード７を吊りリード補強材４に接続する近傍で、折曲によりダイパッド沈めが行なわれ、該第二の吊りリード７に段差８が設けられている。前記アウターリード３の外周には、フレーム枠レール部９が形成されている。また前記インナーリード２の内端部２ａは、仮想的に収納する半導体チップＣＰの中心点とダイパッド１の中心点と一致させ、この半導体チップＣＰの外側に必要な隙間を介して周縁に沿って所定の間隔で配列された位置にくるようにされている。
【００１９】
なお、モールド後に生じるパッケージ反り現象などは、吊りリードの剛性やダイパッドと半導体チップの接着長さまたは接着面積やダイパッド沈め寸法に密接な関係を有する。前記特開平７−２０２１０５号公報および特開平８−２３６６８５号公報で述べられているように、単にダイパッドと半導体チップの接着長さまたは接着面積を小さくすれば、ダイパッドの吊りリードの長さが長くなる。そのことにより、ダイパッドの吊りリードの剛性が低下して、モールド樹脂注入時に半導体チップ上を流れるモールド樹脂の流動特性と、ダイパッド下を流れるモールド樹脂の流動特性の違いからダイパッドおよび半導体チップに掛かる上下方向の力によって、ダイパッドが上下方向にシフトする量が大きくなる。したがって、ダイパッドと半導体チップの接着長さまたは接着面積を小さくして、半導体チップとダイパッドの熱膨張係数の違いにより生じるダイボンド後のダイパッドの反りとダイパッド沈め量の変化量を小さくする手段と、モールド樹脂の流速の違いから生じる上下方向の力でダイパッドの沈め量がシフトする量を小さくするために、ダイパッド吊りリードの長さを小さくしてダイパッド吊りリードの剛性を大きくする手段は、お互い相反する手段であり、いかにダイパッドとその吊りリードを構成するかが問題である。
【００２０】
単にダイパッドと半導体チップの接着長さを短くする手段は特開平７−２０２１０５号公報および特開平８−２３６６８５号公報に限らず実開昭５７−４２２６号公報ですでに知られている。むしろこの手段によって生じる吊りリードの長さが長くなることにより生じる吊りリードの剛性の低下をいかに補強するかが問題である。この問題を解決する手段が本発明におけるダイパッドの吊りリード補強材の構造に関するものである。
【００２１】
前記特開平７−２０２１０５号公報および特開平８−２３６６８５号公報には、本発明におけるダイパッドの吊りリード補強材によく似たビームをダイパッドの極近傍に設けているが、この構造では、吊りリードを補強するというよりもダイパッドを補強しているに過ぎない。これは、特願昭６１−２１２０９０号公報や特開昭６３−２４９３４１号公報などに示されている手段であって、これら周知の技術では本発明のようにダイパットに大きな半導体チップを収納して、反りを低減するとともに、ダイパッドシフトを小さく押さえることはできず、半導体チップの放熱特性がよく、パッケージ反りの少ない、かつ、熱残留応力を最小にし、信頼性の高く、安価で、かつ、品質のよい半導体装置をうることができない。
【００２２】
したがって、本発明のリードフレームは、半導体チップＣＰの寸法に比較して小さなダイパッド１と、ダイパッド１から離れた位置で、ダイパッド１に影響を与えないように十分離れた位置に配置されたダイパッド１の吊りリード補強材４と、ダイパッド１と吊りリード補強材４とを連結する第一の吊りリード５と、吊りリード補強材４とダムバー６を連結する第二の吊りリード７からなっている。
【００２３】
そして、本発明の一実施の形態にかかわる半導体装置は、図４に示すように、前記リードフレームＦ上に、ダイボンド材１０を介して接着される半導体チップＣＰと前記複数のインナーリード２とを電気的に接続する金線１１をモールド樹脂１２で外装しており、前記リードフレームＦのアウターリード終端部１３（図１参照）、ダムバー６およびダムバー６に接続するモールド境界近傍外部で第二の吊りリード端部１４（図１参照）を切り放してなる。額縁状の吊りリード補強材４を有するダイパッド１にモールド外形寸法と比較して少なくとも１辺の長さがそのモールド外形寸法に対して寸法が大きな半導体チップＣＰを、熱膨張率αｃｕ＝１７×１０-6を有する銅フレームにダイボンドして搭載し、そののちモールドしたときの半導体装置に生じる熱変形の反りを少なくしている。このため、放熱性が高くなるとともに、熱残留応力が低くなり、耐ヒートサイクル性、耐ヒートショック性などの耐熱性に関する特性のよい半導体装置をうることができる。
【００２４】
つぎに本発明におけるダイパッドの寸法、第一の吊りリード、第二の吊りリード、吊りリード補強材がダイパッド反りやダイパッドシフトを調整するために果たす各作用について説明する。
【００２５】
まず、半導体装置の熱残留歪みや熱応力は、熱膨張係数の異なるダイパッド、ダイボンド材、半導体チップ、モールド材が一体に接合されて層上に構成されること、半導体チップ、吊りリード、モールド材が一体に接合されて層上に構成されることおよびインナーリード、モールド材が一体に接合されて層上に構成されることによって生じる。すなわち、それぞれの一体に接合されて層上に構成された部材部分では圧縮応力や引張応力σｊの熱応力を生じ、力学的に力の釣合からΣＷｊ×Ｔｊ×σｊ＝０（Ｗｊ、Ｔｊはそれぞれ各部材ｊの幅および厚さである）を満足するように、各部材ｊには圧縮応力や引張応力σｊを生じている。ところが、この熱応力により半導体装置の内部蓄積エネルギーＵは、Ｕ＝ΣＥｊ×εｊ2×Ｗｊ×Ｔｊ×Ｌｊ／２（Ｅｊは各部材ｊの縦弾性係数である）またはＵ＝Σσｊ2×Ｗｊ×Ｔｊ×Ｌｊ／（２×Ｅｊ）で表されて、この値は０にはならない。このことから内部蓄積エネルギーをいかに少なくするかが、放熱性の高い、熱残留応力の低い、耐ヒートサイクル性や耐ヒートショック性などの耐熱性のよい半導体装置をうることができるのである。このため、第一の吊りリード、第二の吊りリード、吊りリード補強材、ダイパッドおよび第二の吊りリードに設ける沈めの果たす作用のうち、第二の吊りリード、吊りリード補強材、ダイパッド、第二の吊りリードに設ける沈めの作用についてつぎに説明する。
【００２６】
図５は図３におけるリードフレームに半導体チップをダイボントする状態を示している。図６はダイパッド１、額縁状の吊りリード補強材４、第一の吊りリード５、第二の吊りリード７および半導体チップＣＰの寸法の関係をダイボンドしたときの熱変形を生じない理想的な状態を示す。図７はダイボンドおよびダイボンドキュアで２３０℃前後で熱履歴後室温まで温度が下げられたときに生じるダイパッド１および半導体チップＣＰの反りダイパッド沈め量の変化量の大きさを説明のために誇張して示している。
【００２７】
図２に示すリードフレームＦに半導体チップＣＰを図５に示すように、ヒートブロック１５上に載置してダイボンドを行なうと、図６に示す状態にダイボンド直後の高温時は保たれるが、温度が室温まで下がると、図７に示すように、ダイパッド１の中心点におけるダイパッド沈め寸法ΔＣＢは、図６に示すダイパッド１の中心点におけるダイパッド沈め寸法ΔＣＢより浅くなる。逆に図７に示すようにダイパッド１の中心点におけるダムバー６から半導体チップＣＰの表面までの寸法ΔＡＣは、図６に示すダイパッド１の中心点におけるダムバー６から半導体チップＣＰの表面までの寸法ΔＡＣより大きくなる。この現象を図８で説明する。同図は、半導体チップＣＰの中心線を変形の対称軸としたバネ結合モデルを表わし、図中Ｋ１は半導体チップとダイパッドがダイボンドされたのちの等価バネ定数、Ｋ２は第一および第二の吊りリードの等価バネ定数、Ｋ３は図２における上側ダムバーとフレーム枠レール部とアウターリードを含む等価バネ定数、Ｋ４は図２における下側ダムバーとフレーム枠とアウターリードを含む等価バネ定数を表わしている。このモデルで、ダイボンド後において、Ｋ１部以外は全て同じ熱膨張係数をもつリードフレームで構成されているので、温度変化に対しては自由熱膨張、熱収縮を行なうが、Ｋ１部分は半導体チップがダイボンドにより一体に結合されるために、この部分のみ合成等価熱膨張係数が異なるために高温度のダイボンド温度から室温の低下に温度変化をさせると、図８のＫ１とＫ２の結合部に同図に示すような熱膨張係数の差と温度差の積に相当する差Δを生じる。このとき力の釣合からつぎの式がなりたつ。
【００２８】
Ｋ１×Δ１＝Ｋ２×Δ２＋Ｋ３×Δ３＋Ｋ４×Δ４
これは、ダイパッドと半導体チップが引き起こす熱膨張係数の差と温度差の積に相当する変位量の変位分担の多くは、等価バネ定数Ｋ２の変位Δ２と等価バネ定数Ｋ３の変位Δ３と等価バネ定数Ｋ４の変位Δ４が受けもつことを表わしている。前記ダイパッドと半導体チップとの合成等価バネ定数Ｋ１は他のバネ定数Ｋ２、Ｋ３、Ｋ４に比較して２桁から３桁大きいのが一般的である。
【００２９】
このばあい重要なことは、吊りリードの等価バネ定数Ｋ２の変位Δ２で一番多く変位を吸収するように作用させる。Δ３、Δ４はフレーム枠レール部の変位として作用するために、Δ３、Δ４は変位をできる限り小さくする必要がある。Δ３、Δ４を大きくすると、フレーム枠レール部に搬送用の送り穴を設けているために、その送り穴ピッチに誤差を生じさせ、ワイヤボンド装置やその後のモールド装置の搬送系において搬送できない、または搬送ジャムを引き起こし、生産性を極端にわるくするからである。
【００３０】
つぎにダイパッドに半導体チップをダイボンドして一体に結合することで生じる単純引張り圧縮力（以下、単に引張り力という）と曲げモーメントが吊りリードを介してダイパッドシフトを生じる現象とその現象を小さくするために第一の吊りリード、吊りリード補強材、第二の吊りリードおよび第二の吊りリードの折り曲げがどのように作用するかを述べる。前述したように吊りリード部に生じる変形は吊りリードの等価バネ定数Ｋ２の変形量Δ２で吸収するように構成してΔ３、Δ４を小さく、Δ２を一番大きい変形を起こすように作用させる。すなわち、この変形は図９に示すように作用させる。同図には、半導体チップを省略している。図１０は曲げ変形をモデル化して示している。同図においてダイパッド１に半導体チップＣＰがダイボンドにより一体に結合されたＢ−Ｈ部分で曲げモーメントＭと引張り力Ｆを生じる。この曲げモーメントＭと引張り力Ｆは、第一の吊りリード５、吊りリード補強材４、第２の吊りリード７、ダムバー６のあいだに伝えられ、各部材部分の剛性に応じて変位を生じるように作用する。
【００３１】
つぎに第二の吊りリードに設けた吊りリード補強材４近傍の折曲げ部の作用について説明する。
【００３２】
図１１は、説明のために第二の吊りリード７に設けた吊りリード補強材４近傍にダイパッド沈めのために折り曲げ部を設け、これを拡大している。なお、第一の吊りリードやダイパッドなどは省略している。また、前記各部材部分の変位を図１０におけるＢ−Ｃ−Ｄ−Ｅ−Ｆ−Ｇの変位に関して、単にダイパッド１のＢ点とダムバー６のＧ点を単一の吊りリードで結合したときの拡大した例を図１２に示す。図１２に示す吊りリードの長さを２分する位置に吊りリード補強材４を設けた例を図１３（ａ）に示す。ただし、ダイパッド沈めは省略している。
【００３３】
まず図１１において吊りリード補強材４に第一の吊りリードを介してモーメントＭおよび引張り力Ｆが図示するように掛かったとき、変形前の状態を表わすＧ−Ｆ−Ｅは、変形してＧ−Ｆ′−Ｅ′となる。第二の吊りリード７に設けたダイパッド沈めは引張り力Ｆが働いたときに、Ｇ−Ｆ−Ｅ−Ｄを引き伸ばすとともに、（ダイパッド沈め量ｌ）×Ｆのモーメントが働き、角度Ｇ−Ｆ−Ｅを広げる方向、および角度Ｆ−Ｅ−Ｄを狭くする方向に作用する。このように図１１の第二の吊りリード７に設けたダイパッド沈めは引張り力Ｆを（ダイパッド沈め量ｌ）×Ｆのモーメントに変える作用がある。
【００３４】
このことは、角度Ｇ−Ｆ−Ｅと角度Ｆ−Ｅ−Ｄが変化しないように剛性を大きくすると、Ｃ点が移動してＣ′点に移動する変位量は大きくなる。このため、第二の吊りリード７の剛性を小さくすることと、第二の吊りリード７に設けた吊りリード補強材４近傍で角変位する折曲げ部はダイパッド沈めのシフト量を少なくする作用をする。
【００３５】
これに対してダイパッド沈めがないばあい、たとえば図１２に示す変形前の直線吊りリードでは引張り力Ｆが働いたときに、引き伸ばす方向にしか変位できないため、引張り力Ｆに対しては剛性が大きい。このために同図において変位はダイパッド沈めの変化方向にしか変化の自由がない。その結果、変化量Ｓｄが発生し、ダイパッドシフトは大きくなるように作用する。
【００３６】
つぎに本実施の形態におけるダイパッド１、第一の吊りリード５、第二の吊りリード７、額縁状の吊りリード補強材４の構成を実際に適用することについて説明する。
【００３７】
図２は、第一の吊りリード５、第二の吊りリード７、ダイパッド１、吊りリード補強材４の作用について説明するために、説明に必要な部分以外を省略しており、同図において、ダイパッド１の寸法は半導体チップＣＰの寸法に比較して、１／２以下にしている。
【００３８】
まず前述のように、等価バネ定数Ｋ２の変位Δ２で一番多く変位を吸収するようにしないとΔ３、Δ４が多くを分担しなくてはならないことになる。Δ３、Δ４はフレーム枠レール部の変位であるため、フレーム枠には搬送用の送り穴を設けていることから、この送り穴ピッチに誤差を生じさせワイヤボンド装置やその後のモールド装置の搬送系において搬送できない、または搬送ジャムを引き起こし生産性を極端にわるくすることになる。
【００３９】
ダイパッドに半導体チップをダイボンドにより一体に結合されるために生じる引張り力と曲げモーメントは、図８のモデルで前述したように吊りリード部に生じる変形は吊りリードの等価バネ定数Ｋ２で一番大きい変形量をおこす。この変形により、図１０に示すように、ダイパット１に半導体チップＣＰがダイボンドにより一体に結合されたＢ−Ｈ部分で曲げモーメントＭと引張り力Ｆを生じている。この曲げモーメントＭと引張り力Ｆは、第一の吊りリード５と、吊りリード補強材４、第二の吊りリード７、ダムバー６のあいだに伝えられ、各部材部分の剛性に応じて変位させる。
【００４０】
第一の吊りリード５は単純梁形状であるため、省略し、図１１に第二の吊りリード７に前述のモーメントＭと引張り力Ｆが掛かったときの変形状態を示す。図１４に第二の吊りリード７の沈め部分の領域に前述のモーメントＭと引張り力Ｆが掛かったときの状態を示す。吊りリードは変形に対して意図する変形を生じるようにする必要がある。極端にいえば、吊りリードは剛性を低く抑える必要がある。第一の吊りリード５の吊りリード補強材４近傍に設けたダイパッド沈めを有する本実施の形態のばあい、引張り力Ｆが掛かったときにも、（沈め量ｌ×Ｆ）となるモーメントＭ′により、沈め部分のＤ−Ｅ−Ｆ部の角度とＥ−Ｆ−Ｇ部との角度は角変位を起こす。
【００４１】
図１４に示すように、引張り力Ｆに対する同図におけるＸ方向の変形剛性はＫｆｘ＝Ｗ×Ｔ×Ｅ／Ｌ、ただし、Ｗは幅であり、Ｔは厚さであり、Ｅは縦弾性係数であり、Ｌは長さである。これに対して、曲げ変形に対する剛性はＫｍ＝Ｃ×Ｗ×Ｔ3×Ｅ／Ｌ3、ただし、Ｃは両端の支持条件によって異なる定数である。
【００４２】
このＫｆｘとＫｍを熱変形緩和または熱応力緩和のために、いかに構成するかが大きな寸法の半導体チップを収納するプラステイックパッケージをうるために必要であって、前述からＫｆｘ／Ｋｍ＝Ｌ2／（Ｃ×Ｔ2）であり、変形を抑えたい方向の変位に対してはＫｆｘを作用し、変形を抑えたくない方向の変位に対してはＫｍを積極的に作用させるように、本実施の形態では、ダイパッド１、半導体チップＣＰ、第一の吊りリード５、吊りリード補強材４、第二の吊りリード７を構成している。
【００４３】
図１０に示すδ１はダイパッド１の反りによる変位量であり、δ２は第一の吊りリード５の変位量であり、δ３は第二の吊りリード７の変位量である。δ１は半導体チップＣＰとダイパッド１とのダイボンド接合長さＢ−Ｈ部を短くすることで小さくすることができるとともに、発生する熱変形の曲げモーメントＭの値も小さくすることができる。第一の吊りリード５の変位量δ２はＣ−Ｂ部の距離Ｌｃ−ｂを短く、かつ、幅Ｗを広く取れば小さくすることができる。第二の吊りリード７の変位量δ３は吊りリード補強材４からダムバー６までの第二の吊りリード７の長さを短く形成することで小さくすることができる。本実施の形態では第二の吊りリード７を吊りリード補強材４と接続する部分で折り曲げて、ダイパッド沈めを設け、結果的に第二の吊りリード７の長さを長く形成したのは、この部分に熱変形を集中させ、モールドしたのちに第二の吊りリード７とダムバー６を接続しているモールド外周近傍部分を切り離し、最終的に残留熱内部応力や残留熱内部変形を起こさせている結合部の拘束を解放することである。
【００４４】
本実施の形態における第二の吊りリード７では熱変形吸収のために積極的に作用させる。図１０および図１４で第二の吊りリード７の変形方向を同図に示すＺ方向に意図的にコントロールするように作用させる方法について説明する。第二の吊りリードの幅Ｗは厚さ寸法Ｔに対してＷ＞Ｔで形成する。図１３でＹ軸に関する断面二次モーメントはｌｙ＝Ｗ×Ｔ3／１２であり、Ｚ軸に関する断面二次モーメントはｌｚ＝Ｔ×Ｗ3／１２であることからわかるように、Ｚ軸方向の曲げ剛性はＹ軸方向の曲げ剛性に比較して（Ｗ／Ｔ）2だけ強くしているために、変位を弱いＹ軸方向の曲げ剛性に支配させて、Ｙ軸に対して直角なＺ軸方向に変位するように作用させるものである。
【００４５】
つぎに吊りリード補強材４を設ける位置の違いによってダイパッド沈め量が変化するため、吊りリード補強材４をダイパッド１とダムバー６とのあいだの隙間寸法のどの位置に配置するかによって生じる結果がどのように作用するかを図によって説明する。
【００４６】
図１２には従来行なわれていたダイパッド１をダムバー６に接続する長さがＬ０の１つの吊りリードの変形量Ｓｄを示す。このばあいダイボンド後にダイパッド部分に働く熱残留応力などに基づくモーメントや引張り力に対して、長さがＬ０の１つの吊りリード５の変形量Ｓｄは、図１３（ａ）や図１３（ｂ）に示すように、吊りリード補強材４を設けた長さがＬ１の第一の吊りリード５、長さがＬ２の第二の吊りリード７、長さがＬｒの吊りリード補強材４から、Ｌ０＝Ｌ１＋Ｌ２＋Ｌｒの関係を有しており、かつ、図１５に示すように、長さがＬｒの吊りリード補強材４の幅方向の寸法は、長さＬ１の第一の吊りリード５および長さがＬ２の第二の吊りリード７の幅に比較して、２本の吊りリード補強材４と第一の吊りリード５と第二の吊りリード７が交わる領域の幅寸法で非常に大きいので、この部分の剛性は大きく、そのためこの部分に生じる変位を省略できるように作用するため、Ｌ０＞Ｌ１＋Ｌ２およびＳｄ＞Ｓｃ＞Ｓｂとなるように作用する。このため、吊りリード補強材４の幅を大きく形成して変位を省略させる作用のみを多く採用すると、その分吊りリード補強材４をモールド内に封入することになり、モールド後の熱残留応力を多く半導体装置の中に残したままになる。これにより耐ヒートサイクル性や耐クラック性がわるくなる。このため、モールド体積の中に占める半導体チップ、ダイパッド、吊りリード、吊りリード補強材およびインナーリードの体積には、最適値が存在する。また吊りリード補強材の長さ、厚さおよび幅の各寸法は、半導体チップ、ダイパッド、吊りリード、インナーリードおよびモールド材で従来行なっていた耐ヒートサイクル性や耐クラック性の最適値を求めるのに対し、本実施の形態では、吊りリード補強材を追加して、最適値を求める。
【００４７】
一方、図１３（ａ）と図１３（ｂ）に示す吊りリード補強材４を設ける位置の違いによる作用の違いについて図１３（ｂ）に示すように、吊りリード補強材４を設ける位置をダイパッド１の近傍にすると、吊りリード補強材４は第一の吊りリード５およびダイパッド１を同時に補強するように作用して、ダイパッド１を小さくして半導体チップＣＰをダイボンドしたときの反りを小さくすることができない。その上補強すべき第二の吊りリード７を補強する作用が少ないため、図１２に示すＬ０を図１３（ａ）に示すＬ２に短くした効果に過ぎない作用をする。
【００４８】
以上のことから、吊りリード補強材４を設ける位置は、ダイパッド１からダイパッド１を補強しない距離を隔てて設けるとともに、できるだけ収納可能な半導体チップＣＰの寸法の最外周寸法に近い位置に設ける。これによりダイパッドシフトを低減することができる。
【００４９】
図４において半導体チップＣＰ上の面からモールド外形上面までの寸法と半導体チップＣＰの裏面からモールド外形下面までの寸法が等しくなるようにしてモールドすると、モールド時に、ダイパッドシフトが生じない。ただし、このようにモールドした半導体装置はモールド後のパッケージ反りが、零になるとは限らない。
【００５０】
すなわち、モールド後のパッケージ反りを零にするための半導体チップＣＰ上の面からモールド外形上面までの寸法と半導体チップの裏面からモールド外形下面までの寸法は、半導体チップＣＰの寸法、ダイパッド１の材質、ダイパッド１の寸法、額縁状の吊りリード補強材４の寸法と材質、ダイボンド材１０の寸法と材料の組み合わせによって変化する。たとえば図４に示す半導体装置において、モールド外形寸法が２４ｍｍの正方形で厚さが１．４ｍｍに、１辺が４ｍｍの正方形のダイパッドを形成した銅フレームを用いたばあい、モールド時に、最小反りになる半導体チップ（厚さ０．４５ｍｍ）上の面からモールド外形上面までの寸法は０．５６８ｍｍであり、半導体チップの裏面からモールド外形下面までの寸法は０．３８２ｍｍとなるのに対して、銅フレームを使用したばあい、最小反りになる半導体チップＣＰ上の面からモールド外形上面までの寸法は０．５３１ｍｍであり、半導体チップＣＰの裏面からモールド外形下面までの寸法は０．４１９ｍｍとなる。これは、モールド時に、ダイパッドシフトを生じない０．４７５（（１．４−０．４５）／２）ｍｍに対して変化している。したがって、ダイパッド１の１辺の寸法を変更して最適寸法を決定することがこの差を小さくするために必要である。
【００５１】
半導体装置の製造工程において、ダイボンド工程でフレームのダイパッドシフトを生じ、ワイヤボンド工程においても、ワイヤによって引き上げられるために、フレームを製造工程に投入するときのダイパッド沈め量は、モールド工程でモールドする直前のダイパッド沈めの量よりもシフトする量だけ深く沈めたフレームが必要である。
【００５２】
そのために、製造工程に投入するときのダイパッド沈め量はリードフレームの板厚の１．５倍以上に深く沈めることは、モールド時にダイパッドシフトを生じさせないとともに、半導体装置がモールド後パッケージ反りを限りなく零にする。
【００５３】
なお、図１６はリードフレームＦを理想的な熱変形のない状態で、モールド上金型１６と下金型１７に取り付けたときの状態を示す。
【００５４】
図１７は図７に示すような実際には熱変形を生じているリードフレームＦをモールド金型に取り付けたとき金型内部での半導体チップＣＰ表面と上金型１６までの隙間寸法、ダイパッド１と下金型１７までの隙間寸法および半導体チップＣＰ裏面と下金型までの隙間寸法にアンバランスを生じることを説明するために金型内部の隙間寸法の違いを示す。
【００５５】
図１８は図７の熱変形したリードフレームＦだけを半導体チップを省略して示している。強制変位はダイパッドと半導体チップが一体にダイボンドされたあとでダイボンド部分の等価熱膨張係数がダイパッドを取り囲む形で拘束するリードフレームの熱膨張係数の差によって生じる熱変形量を生じている。図１８は図１０のリードフレームを図１７に示す位置からモールド金型でリードフレームを隙間がなくなるように鋏み込んだのちの溶融モールド樹脂を注入直前の状態を示す。この状態におけるダイパッド沈めの位置が、モールド後の半導体装置の反りを決定する。また図１８は、実際の熱変形を生じているフレームＦを用いて、モールドをするときに、上金型と下金型によって締め付けられたフレームのダムバー部分と、リードフレーム枠端部分に金型による荷重を受けて、ダイパッド部分および吊りリード部分に金型による曲げ応力が掛かることを示している。
【００５６】
つぎに本発明を実施例に基づいて説明するが、本発明はかかる実施例のみに限定されるものではない。
【００５７】
実施例１
図１９に示すように、第二の吊りリード７は幅寸法をＷ２＝０．２ｍｍ、板厚寸法をＴ２＝０．１２５ｍｍ、長さをＬ２＝３．６５８ｍｍとして、額縁状の吊りリード補強材４との接続位置に０．３ｍｍの段差を生じるダイパッド沈めを行っている。また額縁状の吊りリード補強材４は幅寸法をＷｒ＝０．４ｍｍとして、外形寸法を１４ｍｍ×９ｍｍの額縁状に形成している。第一の吊りリード５は幅寸法をＷ１＝１ｍｍ、厚さをＴ１＝０．１２５ｍｍで、ダイパッド１と吊りリード補強材４とのあいだを接続し、第一の吊りリード５の幅Ｗ１＝１ｍｍの中心線上に幅０．４ｍｍの長孔２０を２つ形成している。半導体チップＣＰの寸法は１４．２ｍｍ×１０ｍｍを用いて、モールド樹脂の外形寸法は、２０ｍｍ×１４ｍｍ×１．４ｍｍである。ダイパッド１は１辺が５ｍｍの正方形で、かつ、０．８ｍｍの貫通孔２１を０．８ｍｍの等ピッチで１３個形成している。前記長穴２０は、２つ形成しているが、１つまたは３つ以上形成することができ、また前記貫通孔２１の数は、１３個に限定されるものではなく、適宜選定することができるし、貫通孔２１に代えて十字状の貫通孔とすることができる。
【００５８】
図１５は図２の吊りリード補強材４、第一の吊りリード５、ダムバー６および第二の吊りリード７の拡大図で、ダイパッド１が、たとえば下にシフトしたときに（同図では、上下を逆にしている）、第一の吊りリード５の長さは伸ばされるとともに、図１５および図２０に示すように、吊りリード補強材４もその外周寸法ＷＯ１は、ダイパッド１のシフトがＨ１のときにはＷＯ２に、ダイパッド１のシフトがＨ２のときにはＷＯ３に伸ばされる。このＷＯ１からＷＯ２への変位を吊りリード補強材４の引張り荷重による変位に対する剛性で支えることになる。第一の吊りリード５の両端はダイパッド１と接続し、他端は吊りリード補強材４と接続されているために、ダイパッド１の面と直角なＺ方向への変位に対して両端の境界条件は、固定端とすることができる。このように吊りリード補強材４には引張り荷重剛性を、第一の吊りリード５には曲げモーメントに対して曲げ剛性の大きい両端の境界条件が固定端となるように形成することができる。
【００５９】
このダイパッド１の周囲に所定の間隔を有して、吊りリード補強材４を設けることに対して、吊りリード補強材４をダイパッド１とダムバー６とのあいだのどこに配置するのが効果的かという点に対して、本実施の形態では、吊りリード補強材４をダイパッド１からダムバー６までの距離の中間点近傍に形成している。一般に多ピンになると第一の吊りリード５の幅寸法は狭く長くなるが、本実施例では、図１９に示すように、第二の吊りリード７と第一の吊りリード５は長さおよび幅寸法が異なるばあいに、細くて短い第二の吊りリード７と広くて長い第一の吊りリード５を形成するようにしたことで、ダイパッドシフトに対する最良の効果をうることができる。
【００６０】
図１５および図２０では、ダイパッドが下にシフトするばあいを説明のために一例として示したが、ダイパッドが上にシフトするばあいも作用効果は同じである。ただし、ダイパッドが下にシフトするときには、上にシフトするときよりも、条件がよくなる。その理由は、半導体チップＣＰが吊りリード補強材４の外周寸法より大きいために、第一の吊りリード５の変位Ｈ１が大きいばあい、半導体チップＣＰと吊りリード補強材４とが当たり吊りリードの変位Ｈ１を吊りリード補強材４が制限するように作用するためである。
【００６１】
このことから、ワイヤボンド工程後、モールドをする前のダイパッド沈め量を、モールド樹脂の注入によって下側にシフトさせるように形成することが可能であり、またＴＱＦＰ、ＴＳＯＰのようにモールド外形の厚さ寸法が１ｍｍと薄いパッケージのばあい、モールド樹脂の注入時によってダイパッドシフトをさせない位置に形成することもできる。
【００６２】
図１９に示すダイパッド１に同図に示す一辺の長さがモールド外形寸法の一辺の長さの７０％の長さを有する半導体チップＣＰを樹脂ダイボンド材１０でダイボンドパット１の大きさと等しくして、ダイボンドし、そののち半導体チップの各電極とそれぞれに対応するインナーリード２の内端部２ａとボンディングワイヤーで接続し、ついでこの半導体チップＣＰを固定したリードフレームをモールド用成形金型に搭載したのち、溶融モールド樹脂を注入して、樹脂封入した結果、高品質および信頼性の高い半導体装置をうることができた。
【００６３】
図１９のような構造を有するリードフレームＦをボディサイズが１４ｍｍ×２０ｍｍの長方形のモールド外形の半導体装置と１２ｍｍ×１２ｍｍから２４ｍｍ×２４ｍｍまでの正方形の半導体装置に実施したが、いずれも良好な結果がえられた。とくにつぎのパッケージ反り、吸湿クラック耐性およびフレームの集約性が大幅に改善できた。
【００６４】
パッケージ反り：図１９に示すダイパッドを有するフレームに半導体チップＣＰを搭載した半導体装置は、図２１に示す大きいダイパッドを有するフレームＦ１に半導体チップを搭載した従来の半導体装置に比べ、反りを８０μｍから４０μｍに減少することができた。なお、図２２に示す吊り補強材のないダイパッドを有するフレームＦ２に半導体チップを搭載した従来の半導体装置については、モールド時チップが露出した。
【００６５】
吸湿クラック耐性：図１９に示すダイパットを有するフレームに半導体チップを搭載した半導体装置は、図２１に示す従来のダイパッドを有するフレームに半導体チップを搭載した半導体装置に比べ、吸湿クラック耐性は従来の３０℃／７０％Ｒ．Ｈ．９６時間までから３３６時間までにアップできた。
【００６６】
フレームの集約性：表１に示すように、図１９に示すダイパッドを有するフレームに大、中、小サイズの半導体チップを搭載した半導体装置のパッケージ反りは、図２１示すダイパッドを有するフレームおよび図２２に示す吊りリード補強材のない小さなダイパット構造のフレームに同じ大、中、小サイズの半導体チップを搭載した半導体装置のパッケージ反り（ＰＫＧ反り）に比べ、本実施例のパッケージ反りはチップの大きさに依存性が小さく、フレームの集約性がよいことが確認できた。
【００６７】
【表１】
Figure 0003892139
【００６８】
実施例２
本実施例は、前記実施例１とは、ダイパッドの１辺が３ｍｍの正方形である点で異なるリードフレームを用いるとともに、半導体チップ寸法は１４ｍｍ×１０ｍｍを用いて、モールド樹脂の外形寸法が２０ｍｍ×１４ｍｍ×１．４ｍｍになるように形成した。
【００６９】
本フレームと吊りリード補強材のない小さなダイパット構造を示す図２２のフレームと図２１に示す半導体チップの寸法より大きいダイパットのフレームを用い、ダイパッドに同じ大きな寸法の半導体チップを樹脂ダイボンド材でダイボンドし、そののち半導体チップの各電極とそれぞれに対応するインナーリードの内端部とボンディングワイヤーで接続し、モールド樹脂で封止した。図２３に本フレームＦと図２２のフレームＦ２について、封止後の各仕様の吊りリードＡ′、Ａ″とダイパットＢ′、Ｂ″の変位量の違いを示す。断面研磨で測定した実測値を表２に示す。表２中ＡとＢは、図２３に示すような額縁コーナーとダイパットコーナーである。ただし、従来例（図２１）のばあいはＡ、Ｂが同じ位置である。同時に各仕様の生フレームＦ、Ｆ１およびＦ２から、ダイボンド前（Ｓ）、ダイボンド後（Ｓ１）、ワイヤーボンド後（Ｓ２）およびモールド後（Ｓ３）のダイパッド沈め量の変化を測定した結果を図２４に示す。試作の結果により、従来の図２２に示すような長い吊りリードを有する小ダイパッドフレームが図１９のような額縁の補強材によって、モールド成形金型に溶融樹脂で注入するときに、その樹脂の注入アンバランスにより生じる吊りリードの変位とダイパッドシフトを抑えることができることが確認できた。図２１に示すフレームＦ１については、モールド後ダイパッドの露出が発生した。なお、補強材の位置によって、モールドするときにダイパッドシフト量が大きく左右する。
【００７０】
【表２】
Figure 0003892139
【００７１】
【発明の効果】
以上説明したとおり、請求項１にかかわる本発明によれば、半導体チップの１辺の長さが、モールド外径の１辺の寸法から２．５ｍｍ以下であり、額縁状に形成される吊りリード補強材の最外周の１辺の長さが、半導体チップの１辺の長さ以下であり、ダイパッドの１辺の長さが３ｍｍをこえて額縁状に形成される吊りリード補強材最外周の１辺の長さの５０％以下であるとともに、吊りリード補強材をダムバーに接続する第二の吊りリードが、吊りリード補強材に接続する近傍でダイパッド沈めが行なわれ、該第二の吊りリードに段差が設けられ、このため、半導体装置組立工程の歩留が向上するとともに、半導体装置の縦方向構成部の応力バランスが均一化し、半導体装置外形の反りを低減および防止することができる。また半導体装置の信頼性試験、とくに吸湿クラック耐性などの大幅な向上が実現できることから、半導体装置の実使用における耐久性の向上ができる。その結果、高品質および高信頼性の半導体装置をうることができる。
【００７２】
また請求項２にかかわる発明によれば、前記第二の吊りリードに、少なくとも前記第二の吊りリードの板厚の１．５倍以上の段差が設けられることで、補強材に接続する近傍でダイパッド沈めが行なわれ、請求項３にかかわる発明によれば、前記第一の吊りリードが第二の吊りリードの幅寸法より大きな幅を有しており、該第二の吊りリードを吊りリード補強材に接続する近傍でダイパッド沈めが行なわれ、第二の吊りリードに少なくともモールド厚さ寸法から半導体チップの厚さ寸法、ダイボンドの厚さ寸法およびダイパッドの厚さ寸法を引いた値の１／２の段差が設けられ、請求項４にかかわる発明によれば、第一の吊りリードが第二の吊りリードの幅寸法より大きな幅を有しており、前記第二の吊りリードを吊りリード補強材に接続する近傍でダイパッド沈めが行なわれ、第二の吊りリードに段差が設けられているので、ダイパットシフトを低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態にかかわる半導体装置用リードフレームにモールドした一部切欠平面図である。
【図２】 本発明の一実施の形態にかかわる半導体装置用リードフレームの平面図である。
【図３】 図２におけるリードフレームの要部断面図である。
【図４】 図２におけるリードフレームを用いた半導体装置の断面図である。
【図５】 図３におけるリードフレームに半導体チップをダイボントする状態を示す図である。
【図６】 本発明のモールドする前の理想的な変形のない状態でのダイパッド沈めを示す図である。
【図７】 ダイパッド沈め量の変化を示す図である。
【図８】 ダイパッド部分の等価バネ定数と半導体装置用リードフレームの各部分の合成等価バネ定数を組み合わせたモデル図である。
【図９】 ダイボンド、ワイヤボンドしたのちの半導体装置用リードフレームの変形状態を示す図である。
【図１０】 半導体装置用リードフレームをモールド金型にセットし締め付ける直前の状態を示す図である。
【図１１】 第２の吊りリードの変形を説明するための図である。
【図１２】 従来の半導体装置用リードフレームにおいて額縁状の吊りリード補強材を有しないばあいのダイパッドシフト量を示す図である。
【図１３】 吊りリード補強材とダイパッドの位置関係を示す説明図である。
【図１４】 第二の吊りリードを説明する斜視図である。
【図１５】 ダムバーを基準にしてダイパッドおよび吊りリードがシフトしたときの寸法の関係を示す図である。
【図１６】 モールド金型で変形のない半導体装置用リードフレームを締め付けたときの状態を示す図である。
【図１７】 変形のある半導体装置用リードフレームをモールド金型にセットし締め付ける直前の状態を示す図である。
【図１８】 モールド金型を締め付け完了したのちの第二の吊りリード、吊りリード補強材、第一の吊りリードおよびダイパッドの変形を示す図である。
【図１９】 実施例１、２にかかわる半導体装置用リードフレームの要部平面図である。
【図２０】 吊りリード補強材とダイパッドシフトの関係を示す説明図である。
【図２１】 従来の半導体装置用リードフレームにおけるダイパッドと吊りリードを示す平面図である。
【図２２】 従来の他の半導体装置用リードフレームにおけるダイパッドと吊りリードを示す平面図である。
【図２３】 モールド前後のダイパッドシフトを示す説明図である。
【図２４】 半導体装置の加工工程ごとのダイパッド沈め量の変位を示す図である。
【符号の説明】
１ ダイパッド、１ａ 周縁、２ インナーリード、３ アウターリード、４吊りリード補強材、５ 第一の吊りリード、６ ダムバー、７ 第二の吊りリード、８ 段差、９ フレーム枠レール部、１０ ダイボンド材、１１ 金線、１２ モールド樹脂、１３ アウリーリード終端部、１４ 第二の吊りリード端部、１５ ダイボンド用ヒートブロック、１６ モールド用上金型、１７ モールド用下金型、Ｆ リードフレーム、ＣＰ 半導体チップ。

Claims (4)

  1. 複数のコーナーを有するダイパッド（１）と、前記ダイパッド上に接着される半導体チップ（ＣＰ）と、前記半導体チップの外側に必要な隙間を介して周縁に沿って所定の間隔で配列された、内端部を有する複数のインナーリード（２）と、前記インナーリードの外方に延設される複数のアウターリード（３）と、前記ダイパッドの周縁に沿って額縁状に配置された吊りリード補強材（４）と、前記ダイパッドのコーナーを吊りリード補強材に接続する第一の吊りリード（５）と、前記吊りリード補強材から、その外方に延設される第二の吊りリード（７）と、前記半導体チップと前記複数のインナーリードとを電気的に接続するボンディングワイヤー（１１）と、前記半導体チップ、ダイパッド、第一の吊りリード、吊りリード補強材、第二の吊りリード、およびボンディングワイヤーを封止するモールド樹脂（１２）とを備える半導体装置であって、前記第一の吊りリードが第二の吊りリードの幅寸法より大きな幅を有しており、前記第二の吊りリードでダイパッド沈めが行なわれてなることを特徴とする半導体装置。
  2. 複数のコーナーを有するダイパッド（１）と、前記ダイパッド上に接着される半導体チップ（ＣＰ）と、前記半導体チップの外側に必要な隙間を介して周縁に沿って所定の間隔で配列された、内端部を有する複数のインナーリード（２）と、前記インナーリードの外方に延設される複数のアウターリード（３）と、前記ダイパッドの周縁に沿って額縁状に配置された吊りリード補強材（４）と、前記ダイパッドのコーナーを吊りリード補強材に接続する第一の吊りリード（５）と、前記吊りリード補強材から、その外方に延設される第二の吊りリード（７）と、前記半導体チップと前記複数のインナーリードとを電気的に接続するボンディングワイヤー（１１）と、前記半導体チップ、ダイパッド、第一の吊りリード、吊りリード補強材、第二の吊りリード、およびボンディングワイヤーを封止するモールド樹脂（１２）とを備える半導体装置であって、前記第二の吊りリードに、少なくとも前記第二の吊りリードの板厚の１．５倍以上の段差が設けられることで、ダイパッド沈めが行なわれてなることを特徴とする半導体装置。
  3. 前記第一の吊りリードは、前記第二の吊りリードよりも長いことを特徴とする請求項１から２のいずれかに記載の半導体装置。
  4. 前記ダイパッドの１辺の長さが、額縁状に形成される吊りリード補強材最外周の１辺の長さの５０％以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
JP08172398A 1998-03-27 1998-03-27 半導体装置 Expired - Fee Related JP3892139B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08172398A JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置
US09/162,788 US6020625A (en) 1998-03-27 1998-09-30 Lead frame including hanging leads and hanging lead reinforcement in a semiconductor device including the lead frame
KR1019980046466A KR100310523B1 (ko) 1998-03-27 1998-10-30 반도체 장치 및 반도체 장치용 리드 프레임
DE1998155216 DE19855216A1 (de) 1998-03-27 1998-11-30 Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement
CNB981223869A CN1151555C (zh) 1998-03-27 1998-12-01 半导体装置和半导体装置用的引线框

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08172398A JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH11284121A JPH11284121A (ja) 1999-10-15
JP3892139B2 true JP3892139B2 (ja) 2007-03-14

Family

ID=13754344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08172398A Expired - Fee Related JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置

Country Status (5)

Country Link
US (1) US6020625A (ja)
JP (1) JP3892139B2 (ja)
KR (1) KR100310523B1 (ja)
CN (1) CN1151555C (ja)
DE (1) DE19855216A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3403699B2 (ja) 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP4611503B2 (ja) * 2000-09-27 2011-01-12 ローム株式会社 半導体装置
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
AU2003261856A1 (en) * 2003-08-29 2005-03-29 Renesas Technology Corp. Lead frame and method of manufacturing the lead frame
US7328734B2 (en) * 2003-09-29 2008-02-12 Royal Group, Inc. Portable thermo-plastic welding machine and method
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
KR100782225B1 (ko) * 2005-09-02 2007-12-05 엘에스전선 주식회사 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP5632881B2 (ja) * 2012-06-15 2014-11-26 日立オートモティブシステムズ株式会社 熱式流量計
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
CN105023905B (zh) * 2015-07-31 2018-01-16 日月光封装测试(上海)有限公司 导线框架和使用该导线框架的功率集成电路封装件
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574226A (en) * 1980-06-11 1982-01-09 Agency Of Ind Science & Technol Transparent reactor
JPH0673358B2 (ja) * 1986-09-08 1994-09-14 三菱電機株式会社 半導体装置
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
JP2877479B2 (ja) * 1990-09-27 1999-03-31 株式会社東芝 半導体装置用リードフレーム
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH07202105A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置用リードフレーム
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH11284121A (ja) 1999-10-15
KR19990076527A (ko) 1999-10-15
US6020625A (en) 2000-02-01
CN1151555C (zh) 2004-05-26
KR100310523B1 (ko) 2001-11-17
DE19855216A1 (de) 1999-10-07
CN1230783A (zh) 1999-10-06

Similar Documents

Publication Publication Date Title
JP3892139B2 (ja) 半導体装置
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US7652357B2 (en) Quad flat no-lead (QFN) packages
US6750080B2 (en) Semiconductor device and process for manufacturing the same
US20100001386A1 (en) Semiconductor device and manufacturing method therefor
JP2012227445A (ja) 半導体装置及びその製造方法
US8017445B1 (en) Warpage-compensating die paddle design for high thermal-mismatched package construction
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
US6692989B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US6762490B2 (en) Semiconductor device and method for producing the same
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JP2007281380A (ja) 半導体素子およびその製造方法
JPH06295974A (ja) 半導体装置
JP2007129263A (ja) 樹脂封止型半導体装置の製造方法
KR19990002948A (ko) 내부리드 그리퍼를 갖는 리드 프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees