KR100632256B1 - 더미리드들을 포함하는 리드 온 칩형 리드 프레임 - Google Patents

더미리드들을 포함하는 리드 온 칩형 리드 프레임 Download PDF

Info

Publication number
KR100632256B1
KR100632256B1 KR1019990050136A KR19990050136A KR100632256B1 KR 100632256 B1 KR100632256 B1 KR 100632256B1 KR 1019990050136 A KR1019990050136 A KR 1019990050136A KR 19990050136 A KR19990050136 A KR 19990050136A KR 100632256 B1 KR100632256 B1 KR 100632256B1
Authority
KR
South Korea
Prior art keywords
lead
chip
leads
lead frame
dummy
Prior art date
Application number
KR1019990050136A
Other languages
English (en)
Other versions
KR20010046383A (ko
Inventor
최희국
오세용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990050136A priority Critical patent/KR100632256B1/ko
Publication of KR20010046383A publication Critical patent/KR20010046383A/ko
Application granted granted Critical
Publication of KR100632256B1 publication Critical patent/KR100632256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 리드 온 칩형 리드 프레임(Lead on chip type lead frame)에 관한 것으로, 더욱 구체적으로는 내부리드들이 다이 본딩, 와이어 본딩 및 성형 공정 등을 거치는 동안 열과 스트레스 등을 받아 변형되는 것을 방지하기 위한 리드 프레임 구조의 개선에 관한 것이며, 이를 위하여 하여 반도체 칩의 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드(Dummy lead)들을 포함하는 것을 특징으로 하는 리드 온 칩형 리드 프레임 구조를 개시하고 또한 더미리드들은 전기적으로 본딩패드에 전기적으로 연결되지 않는 것을 특징으로 하는 리드 프레임 구조를 개시하며, 이러한 구조적 특징에 따라 리드 온 칩형 반도체 패키지가 제조되는 과정에서 다이 본딩, 와이어 본딩 및 성형 공정 중 내부리드가 열에 의한 응력을 받아 변형되는 것을 감소시킬 수 있으며, 결국 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 수율을 향상시킬 수 있다.
리드 온 칩(LOC), 리드 프레임(Lead frame), 더미리드(Dummy lead), 내부리드(Inner lead), 열팽창계수(CTE)

Description

더미리드들을 포함하는 리드 온 칩형 리드 프레임{ Lead on chip type lead frame comprising dummy leads }
도 1은 종래의 리드 온 칩형 리드 프레임을 도시한 평면도,
도 2는 도 1의 리드 프레임을 이용한 리드 온 칩 패키지의 단면도,
도 3은 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임을 도시한 평면도,
도 4는 도 3의 리드 프레임을 이용한 리드 온 칩 패키지의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 내부리드 20, 120 : 외부리드
30, 130 : 사이드 레일 32, 132 : 사이드 바
34, 134 : 스프로켓 홀(Sprocket hole)
40, 140 : 리드 프레임(Lead frame)
60, 160 : 반도체 칩 62, 162 : 본딩패드
70, 170 : 접착 테이프(Adhesive tape)
80, 180 : 본딩 와이어
90, 190 : 패키지 몸체
100, 200 : 반도체 패키지(Semiconductor package)
150 : 더미리드(Dummy lead)
본 발명은 리드 온 칩형 리드 프레임(Lead on chip type lead frame)에 관한 것이며, 더욱 구체적으로는 내부리드(Inner lead)들이 다이 본딩(Die bonding), 와이어 본딩(Wire bonding) 및 성형(Molding) 공정 등을 거치는 동안 열과 스트레스 등을 받아 변형되는 것을 방지하기 위하여 반도체 칩의 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드(Dummy lead)들을 포함하는 것을 특징으로 하는 리드 온 칩형 리드 프레임 구조의 개선에 관한 것이다.
기존의 플라스틱 패키지 형태는 다이패드와 내부리드들과 외부리드들 및 타이바(Tie bar) 등을 포함하는 리드 프레임을 이용하였으며, 이때 반도체 칩이 실장되는 다이패드는 타이바를 통하여 고정된 것을 특징으로 하였다.
위와 같은 기존의 리드 프레임에 비하여, 소위 리드 온 칩(LOC ; Lead On Chip) 구조의 리드 프레임은 반도체 칩이 직접 내부리드를 통해 실장되기 때문에 다이패드와 타이바 등이 없는 것을 특징으로 한다. 도 1에는 종래의 리드 온 칩형 리드 프레임(40)의 평면도가 개략적으로 도시되어 있으며, 도 2는 도 1의 리드 프레임(40)을 이용한 반도체 패키지(100)의 단면이 도시되어 있다.
도 1 및 도 2를 참고로 하여, 종래의 리드 온 칩형 리드 프레임(40)의 구조 및 이를 이용한 리드 온 칩형 반도체 패키지(100)의 제조방법을 설명하면 다음과 같다.
종래의 리드 온 칩형 리드 프레임(40)은 반도체 칩(도 2의 60)의 상면에 대응하여 양쪽으로 배열된 내부리드(10)들과 각 내부리드(10)와 일체로 형성된 외부리드(20)들 및 외부리드(20)들이 사이드 바(32)를 통하여 고정된 한 쌍의 사이드 레일(30)을 포함한다. 각 사이드 레일에는 스프로켓 홀(34 ; Sprocket hole) 등이 형성되어 리드 프레임의 운반 및 이송에 사용된다.
이와 같은 리드 프레임을 이용하여 제조되는 리드 온 칩형 반도체 패키지의 단면을 참고로 하여 각 제조방법을 설명하면 다음과 같다.
먼저, 리드 프레임의 내부리드들 위로 폴리이미드 테이프(Polyimide tape)와 같은 양면 접착 테이프(70 ; Adhesive tape)를 부착한 후, 내부리드가 부착된 반대편의 접착 테이프(70)에 반도체 칩(60)의 상면을 부착하여 반도체 칩(60)을 내부리드(10)들에 직접 실장한다.
내부리드(10)들에 반도체 칩(60)이 실장된 상태에서, 반도체 칩의 각 본딩패드(62)와 본딩패드에 대응하는 내부리드(10)를 금(Au)과 같은 재질의 본딩 와이어(80 ; Bonding wire)로 연결한다.
이후, 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지를 이용하여 패키지 몸체(90)를 형성하고, 패키지 몸체(90) 외부로 돌출된 외부리드(20)들을 각각 절단/절곡(Trimming/Forming) 공정을 통하여 기판(Substrate)에 실장할 수 있는 형태로 가공함으로써 반도체 패키지(100)를 완성한다.
위에서 설명한 바와 같이, 리드 온 칩형 리드 프레임을 이용한 반도체 패키 지의 구조는 기존의 다이패드를 이용한 경우에 비하여 그 크기가 소형화되고 신호처리 속도가 향상되는 등의 장점을 갖는다.
하지만, 다른 한편으로는 내부리드들이 직접 반도체 칩의 상면 위로 접착되고(Die bonding) 또한 내부리드들 위로 와이어 본딩되는(Wire bonding) 과정에서 열에 의한 열팽창이 발생하고 이에 따라 내부리드에 응력이 발생하여 변형이 발생할 수 있다. 이와 같은 응력은, 내부리드들과 반도체 칩 또는 접착 테이프 사이의 열팽창 계수(CTE ; Coefficient Thermal Expansion)가 서로 다름에 따라 발생된다.
내부리드들이 응력으로 인하여 변형되는 경우, 결국 내부리드와 일체로 형성된 외부리드의 변형을 가져올 수 있으며, 변형되는 정도가 심한 경우에는 도 2에 도시된 것처럼 외부리드와 기판 사이에 간격(도 2의 A)이 형성되어 접촉되지 않는 등의 불량을 가져올 수 있다.
종래의 리드 온 칩형 리드 프레임을 이용하여 제조된 반도체 패키지를 정밀 조사한 결과 최대로 약 3 mil의 간격이 발생됨을 알 수 있었다. 또한, 다이패드가 구비된 기존의 리드 프레임과 비교하여 볼 때, 종래의 리드 온 칩형 리드 프레임을 이용한 경우에 위와 같은 변형이 발생하는 빈도가 커져 수율의 저하됨을 알 수 있었다.
이와 같이, 종래의 리드 온 칩형 리드 프레임은 내부리드들이 열팽창에 따른 응력 등으로 인해 변형되고, 각 내부리드에 연결된 외부리드들이 변형됨으로써 반도체 패키지가 기판에 실장될 때 외부리드와 기판 사이에서 접촉 불량이 발생하는 등 반도체 패키지 제조의 수율 저하를 가져올 수 있다.
본 발명의 목적은 열팽창 계수의 상이함에 따라 내부리드가 변형되는 것을 방지할 수 있는 리드 온 칩형 리드 프레임의 구조를 제공하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은 반도체 칩의 상면에 부착되며, 본딩패드들에 각각 연결되는 내부리드들과; 각 내부리드와 일체로 형성된 외부리드들; 및 외부리드들이 고정되는 사이드 레일;을 포함하는 리드 온 칩형 리드 프레임에 있어서, 반도체 칩의 상면 위에서 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드들을 더 포함하며, 더미리드들의 연결을 통하여 내부리드들의 변형이 감소되는 것을 특징으로 하는 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 제공한다.
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하면 다음과 같다.
도 3에는 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임(140)의 평면도가 개략적으로 도시되어 있으며, 도 4는 도 3의 리드 프레임(140)을 이용한 반도체 패키지(200)의 단면이 도시되어 있다.
도 3 및 도 4를 참고로 하여, 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임(140)의 구조 및 이를 이용한 리드 온 칩형 반도체 패키지(200)의 제조방법을 설명하면 다음과 같다.
본 발명에 따른 리드 온 칩형 리드 프레임(140)은 반도체 칩(도 4의 160)의 상면에 대응하여 양쪽으로 배열된 내부리드(110)들과 각 내부리드(110)와 일체로 형성된 외부리드(120)들 및 외부리드(120)들이 사이드 바(132)를 통하여 고정된 한 쌍의 사이드 레일(130)을 포함한다. 각 사이드 레일에는 스프로켓 홀(134) 등이 형성되어 리드 프레임의 운반 및 이송에 사용된다.
이에 더하여, 본 발명의 특징에 따라 양쪽의 내부리드들 사이에 형성되고 양쪽에서 가로질러 서로 연결되는 적어도 한 쌍의 더미리드들(150)이 형성된 것을 특징으로 한다. 더미리드들(150)은 추후 반도체 칩의 본딩패드와 전기적으로 연결되지 않고, 단지 양쪽으로 배열된 내부리드들을 서로 지지하여 고정시키는 역할만을 한다.
즉, 기존의 리드 프레임에서 타이바가 다이패드를 지지하듯이, 본 발명에서는 서로 연결된 한 쌍의 더미리드들이 다른 내부리드들을 지지하는 역할을 할 수 있다.
이와 같은 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 이용하여 제조되는 리드 온 칩형 반도체 패키지의 단면을 참고로 하여 각 제조방법을 설명하면 다음과 같다.
먼저, 리드 프레임(140)의 내부리드(110)들 및 더미리드(150)들 위로 폴리이미드 테이프(Polyimide tape)와 같은 양면 접착 테이프(170)를 부착한 후, 내부리드가 부착된 반대편의 접착 테이프(170)에 반도체 칩(160)의 상면을 부착하여 반도체 칩(160)을 내부리드(110)들 및 더미리드(150)들에 직접 실장한다.
내부리드(110)들 및 더미리드(150)들에 반도체 칩(160)이 실장된 상태에서, 반도체 칩의 각 본딩패드(162)와 본딩패드에 대응하는 내부리드(110)를 금(Au)과 같은 재질의 본딩 와이어(180)로 연결한다.
이후, 에폭시 몰딩 컴파운드(EMC)와 같은 성형수지를 이용하여 패키지 몸체(190)를 형성하고, 패키지 몸체(190) 외부로 돌출된 외부리드(120)들을 각각 절단/절곡(Trimming/Forming) 공정을 통하여 기판(Substrate)에 실장할 수 있는 형태로 가공함으로써 반도체 패키지(200)를 완성한다.
위에서 설명한 바와 같이, 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 구조는 기존의 다이패드를 이용한 경우에 비하여 그 크기가 소형화되고 신호처리 속도가 향상되는 등의 장점을 갖는다.
또한, 종래와 마찬가지로 내부리드들이 직접 반도체 칩의 상면 위로 접착되고(Die bonding) 또한 내부리드들 위로 와이어 본딩되는(Wire bonding) 과정에서 열에 의한 열팽창이 발생하고 이에 따라 내부리드에 응력(Stress)이 발생하지만, 본 발명에 따른 리드 프레임의 경우에는 반도체 칩 위에서 서로 연결된 더미리드들이 양방향에 배열된 내부리드들을 지지함으로써 변형을 감소시킬 수 있다.
즉, 더미리드들이 내부리드들의 응력을 완충시키는 역할을 함으로써 내부리드들의 변형되는 정도를 크게 줄일 수 있다.
따라서, 내부리드들의 변형이 감소함에 따라 외부리드의 변형 또한 감소될 수 있으며, 이에 따라 외부리드와 기판 사이의 접촉 불량을 방지할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 리드 온 칩형 리드 프레임의 구조에 있어서, 내부리드들 사이에 양 방향에서 가로질러 서로 연결되는 적어도 한쌍의 더 미리드들을 더 포함하는 것을 특징으로 하며, 이러한 특징에 따라 더미리드들이 양 방향에 배열된 내부리드들을 지지함으로써 열팽창에 따른 응력을 완화시켜 내부리드들의 변형을 감소시킬 수 있다.
본 발명에 따른 리드 온 칩형 리드 프레임은 양 방향에서 배열된 내부리드들 사이에 본딩패드와 연결되지 않는 더미리드들이 형성되고, 더미리드들이 양 방향에서 가로질러 서로 연결된 것을 특징으로 하며, 이러한 구조적 특징에 따라 리드 온 칩형 반도체 패키지가 제조되는 과정에서 다이 본딩, 와이어 본딩 및 성형 공정 중 내부리드가 열에 의한 응력을 받아 변형되는 것을 감소시킬 수 있으며, 결국 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 수율을 향상시킬 수 있다.

Claims (3)

  1. 반도체 칩의 상면에 부착되며, 본딩패드들에 각각 연결되는 내부리드들;
    상기 각 내부리드와 일체로 형성된 외부리드들; 및
    상기 외부리드들이 고정되는 사이드 레일;
    을 포함하는 리드 온 칩형 리드 프레임에 있어서,
    반도체 칩의 상면 위에서 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드들을 더 포함하며, 상기 더미리드들의 연결을 통하여 상기 내부리드들의 변형이 감소되는 것을 특징으로 하는 더미리드들을 포함하는 리드 온 칩형 리드 프레임.
  2. 제 1 항에 있어서, 상기 내부리드들의 변형은 열에 의한 것을 특징으로 하는 더미리드들을 포함하는 리드 온 칩형 리드 프레임.
  3. 제 1 항에 있어서, 상기 내부리드들과 더미리드들은 접착 테이프를 통하여 반도체 칩의 상면 위로 부착되는 것을 특징으로 하는 더미리드들을 포함하는 리드 온 칩형 리드 프레임.
KR1019990050136A 1999-11-12 1999-11-12 더미리드들을 포함하는 리드 온 칩형 리드 프레임 KR100632256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990050136A KR100632256B1 (ko) 1999-11-12 1999-11-12 더미리드들을 포함하는 리드 온 칩형 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990050136A KR100632256B1 (ko) 1999-11-12 1999-11-12 더미리드들을 포함하는 리드 온 칩형 리드 프레임

Publications (2)

Publication Number Publication Date
KR20010046383A KR20010046383A (ko) 2001-06-15
KR100632256B1 true KR100632256B1 (ko) 2006-10-11

Family

ID=19619737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050136A KR100632256B1 (ko) 1999-11-12 1999-11-12 더미리드들을 포함하는 리드 온 칩형 리드 프레임

Country Status (1)

Country Link
KR (1) KR100632256B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843782B1 (ko) 2007-06-04 2008-07-04 주식회사 에스제이이노테크 스크린 프린트기용 스텐실마스크 클리너

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545926B1 (ko) 2013-11-27 2015-08-20 엘지디스플레이 주식회사 광원모듈 및 이를 포함하는 백라이트 유닛

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318654A (ja) * 1986-07-11 1988-01-26 Hitachi Micro Comput Eng Ltd 電子装置
JPS63211657A (ja) * 1987-02-27 1988-09-02 Hitachi Ltd 半導体装置
JPH01173747A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH0864748A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10112521A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318654A (ja) * 1986-07-11 1988-01-26 Hitachi Micro Comput Eng Ltd 電子装置
JPS63211657A (ja) * 1987-02-27 1988-09-02 Hitachi Ltd 半導体装置
JPH01173747A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH0864748A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10112521A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843782B1 (ko) 2007-06-04 2008-07-04 주식회사 에스제이이노테크 스크린 프린트기용 스텐실마스크 클리너

Also Published As

Publication number Publication date
KR20010046383A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
KR100255550B1 (ko) 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법
JP3461720B2 (ja) 樹脂封止型半導体装置
JP2972096B2 (ja) 樹脂封止型半導体装置
KR100674548B1 (ko) 반도체 장치
JPH01161743A (ja) 半導体装置
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
US8258611B2 (en) Leadframe structure for electronic packages
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100546280B1 (ko) 롱 루프 와이어 본딩을 위한 히터블록
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR200224097Y1 (ko) 몰딩용 다이
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
KR950000101Y1 (ko) 반도체 패키지용 리드 프레임
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR100384079B1 (ko) 반도체 패키지
JPH08162596A (ja) リードフレーム及び半導体装置
JPH0737921A (ja) 半導体装置
JPH06291245A (ja) 半導体装置
JPH0669265A (ja) 半導体装置実装体
KR19980027094A (ko) 연장된 타이 바를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH04326741A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee